KR100273299B1 - 모스 트랜지스터 제조방법 - Google Patents

모스 트랜지스터 제조방법 Download PDF

Info

Publication number
KR100273299B1
KR100273299B1 KR1019980041120A KR19980041120A KR100273299B1 KR 100273299 B1 KR100273299 B1 KR 100273299B1 KR 1019980041120 A KR1019980041120 A KR 1019980041120A KR 19980041120 A KR19980041120 A KR 19980041120A KR 100273299 B1 KR100273299 B1 KR 100273299B1
Authority
KR
South Korea
Prior art keywords
gate
drain
forming
concentration source
high concentration
Prior art date
Application number
KR1019980041120A
Other languages
English (en)
Other versions
KR20000021847A (ko
Inventor
박병주
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980041120A priority Critical patent/KR100273299B1/ko
Publication of KR20000021847A publication Critical patent/KR20000021847A/ko
Application granted granted Critical
Publication of KR100273299B1 publication Critical patent/KR100273299B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Abstract

본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 종래 모스 트랜지스터 제조방법은 고농도 소스 및 드레인과 게이트를 절연하는 측벽을 실리사이드 형성 이전에 형성하여 게이트와 고농도 소스 및 드레인이 전기적으로 연결되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판 상부에 증착된 게이트산화막의 중앙상부를 노출시키는 질화막 패턴을 형성하고, 질화막 패턴의 측면에 산화막측벽을 형성하는 단계와; 상기 산화막측벽의 사이 게이트산화막 상부에 게이트전극을 형성하는 단계와; 상기 질화막과 그 하부의 게이트산화막 일부를 제거하여 그 하부의 기판을 노출시킨 후, 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인을 형성하는 단계와; 상기 고농도 소스 및 드레인과 게이트전극의 상부에 실리사이드를 형성하는 단계와; 상기 산화막 측벽과 그 하부의 게이트산화막을 제거하여 상기 게이트전극과 고농도 소스 및 드레인의 사이 기판을 노출시킨 후, 노출된 기판에 저농도 불순물 이온을 이온주입하여 저농도 소스 및 드레인을 형성하는 형성단계를 포함하여 게이트전극과 고농도 소스 및 드레인의 상부에 실리사이드를 형성한 후 산화막측벽을 제거하고, 저농도 소스 및 드레인을 형성함으로써, 게이트와 고농도 소스 및 드레인이 전기적으로 연결되는 것을 방지하여 공정의 신뢰성을 향상시키는 효과가 있다.

Description

모스 트랜지스터 제조방법
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 특히 측벽을 이용하여 게이트를 셀프어라인 방식으로 형성하여 측벽의 두께로 게이트의 길이를 용이하게 조절할 수 있는 모스 트랜지스터 제조방법에 관한 것이다.
일반적으로, 반도체 소자의 모스 트랜지스터는 엘디디(Lightly Doped Drain)구조를 형성하기 위해 게이트의 측면에 질화막 또는 산화막 측벽을 형성하며, 이와 같은 종래 모스 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 내지 도1d는 종래 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 게이트산화막(2)과 다결정실리콘(3)을 순차적으로 증착하고, 사진식각공정을 사용하여 패터닝하여 상기 다결정실리콘(3)과 게이트산화막(2)이 적층된 게이트를 형성하는 단계(도1a)와; 상기 게이트의 측면 기판(1)의 하부에 저농도 불순물 이온을 주입하여 저농도 소스 및 드레인(4)을 형성하는 단계(도1b)와; 상기 게이트의 상부전면에 질화막 또는 산화막을 증착하고, 건식식각하여 게이트의 측면에 측벽(5)을 형성하고, 상기 측벽(5)의 측면 기판(1) 하부에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인(6)을 형성하는 단계(도1c)와; 상기 다결정실리콘 및 고농도 소스 및 드레인(6)의 상부에 실리사이드(7)를 형성하는 단계(도1d)를 포함하여 구성된다.
이하, 상기와 같이 구성된 종래 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 게이트산화막(2)을 증착하고, 그 게이트산화막(2)의 상부에 다결정실리콘(3)을 증착한다.
그 다음, 사진식각공정을 통해 상기 다결정실리콘(3)과 게이트산화막(2)의 일부를 식각하여 상기 기판(1)의 상부영역에 위치하는 게이트를 형성한다.
그 다음, 도1b에 도시한 바와 같이 기판(1)과 반대의 형을 갖는 불순물 이온을 이온주입하고 어닐링하여 상기 형성한 게이트의 측면 기판(1) 하부에 저농도 소스 및 드레인(4)을 형성한다.
그 다음, 도1c에 도시한 바와 같이 상기 저농도 소스 및 드레인(4)과 다결정실리콘(3)의 상부전면에 질화막 또는 산화막을 증착하고, 그 증착된 질화막 또는 산화막을 건식식각하여 상기 다결정실리콘(3)과 게이트산화막(2)이 적층된 게이트의 측면에 측벽(5)을 형성한다.
그 다음, 상기 다결정실리콘(3)과 측벽(5)을 이온주입마스크로 사용하는 불순물 이온주입공정으로 고농도의 불순물 이온을 이온주입하여 상기 저농도 소스 및 드레인(4)과 동일형이며, 주입된 불순물의 농도가 높은 고농도 소스 및 드레인(6)을 형성한다.
그 다음, 도1d에 도시한 바와 같이 상기 다결정실리콘(3), 측벽(5), 고농도 소스 및 드레인(6)의 상부에 금속막을 증착하고, 열처리하여 상기 금속막의 원소가 상기 다결정실리콘(3)과 고농도 소스 및 드레인(6)의 상부로 확산되도록 한 후, 상기 금속막을 제거하여 상기 게이트와 고농도 소스 및 드레인(6)의 상부에 실리사이드(7)를 형성하여 모스 트랜지스터를 제조하게 된다.
그러나, 상기와 같은 종래 모스 트랜지스터 제조방법은 모스 트랜지스터의 게이트를 사진식각공정에 의해 형성함으로써, 비용이 증가하는 문제점과 아울러 상기 게이트와 고농도 소스 및 드레인에 실리사이드를 형성하는 과정에서 상기 소스 및 드레인과 게이트를 절연하는 측벽을 실리사이드 형성 이전에 형성하여 게이트와 고농도 소스 및 드레인이 전기적으로 연결되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 상기 게이트를 사진식각을 사용하지 않고 형성하며, 실리사이드 형성후 측벽을 제거할 수 있는 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1d는 종래 모스 트랜지스터 제조공정 수순단면도.
도2a 내지 도2f는 본 발명 모스 트랜지스터 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:게이트산화막
3:질화막 4:산화막측벽
5:다결정실리콘 6:고농도 소스 및 드레인
7:실리사이드 8:저농도 소스 및 드레인
상기와 같은 목적은 기판의 상부에 게이트산화막을 증착하는 게이트산화막 형성단계와; 상기 게이트산화막의 중앙상부를 노출시키는 질화막 패턴을 형성하고, 그 질화막 패턴의 측면에 산화막측벽을 형성하는 게이트영역 설정단계와; 상기 산화막측벽의 사이 게이트산화막 상부에 게이트전극을 형성하는 게이트전극 형성단계와; 상기 질화막과 그 하부의 게이트산화막 일부를 제거하여 그 하부의 기판을 노출시킨 후, 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인을 형성하는 고농도 소스 및 드레인 형성단계와; 상기 고농도 소스 및 드레인과 게이트전극의 상부에 실리사이드를 형성하는 실리사이드 형성단계와; 상기 산화막 측벽과 그 하부의 게이트산화막을 제거하여 상기 게이트전극과 고농도 소스 및 드레인의 사이 기판을 노출시킨 후, 노출된 기판에 저농도 불순물 이온을 이온주입하여 저농도 소스 및 드레인을 형성하는 저농도 소스 및 드레인 형성단계를 포함하여 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2f는 본 발명 모스 트랜지스터 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 게이트산화막(2)을 증착하고, 그 게이트산화막(2)의 상부에 두꺼운 질화막(3)을 증착한후, 패터닝하여 상기 게이트산화막(2)의 일부영역을 노출시키는 단계(도2a)와; 상기 노출된 게이트산화막(2)의 상부와 상기 식각된 질화막(3)의 식각면에 위치하는 산화막측벽(4)을 형성하는 단계(도2b)와; 상기 질화막(3), 산화막측벽(4) 및 노출된 게이트산화막(2)의 상부에 다결정실리콘(5)을 증착하는 단계(도2c)와; 상기 증착된 다결정실리콘(5)을 평탄화하여 그 산화막측벽(4)의 사이 게이트산화막(2) 상부에 게이트전극(5)을 형성하는 단계(도2d)와; 상기 질화막(3)을 제거하여 그 하부의 기판(1)을 노출시킨 후, 고농도 불순물 이온을 주입하여 고농도 소스 및 드레인(6)을 형성한 후, 그 게이트전극(5)과 고농도 소스 및 드레인(6)의 상부전면에 실리사이드(7)를 형성하는 단계(도2e)와; 상기 산화막측벽(4)을 제거하여 상기 게이트전극(5)과 고농도 소스 및 드레인(6) 사이의 기판(1)을 노출시키고, 그 노출된 기판(1)에 저농도 불순물 이온을 이온주입하여 저농도 소스 및 드레인(8)을 형성하는 단계(도2f)로 이루어진다.
이하, 상기와 같은 본 발명 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부전면에 게이트산화막(2)을 증착하고, 그 게이트산화막(2)의 상부전면에 질화막(3)을 증착한다.
그 다음, 사진식각공정을 사용하여 상기 질화막(3)의 일부를 제거하여 상기 기판(1)의 중앙상부에 위치하는 게이트산화막(2)의 일부를 노출시킨다.
그 다음, 도2b에 도시한 바와 같이 상기 질화막(3)과 게이트산화막(2)의 상부전면에 산화막을 증착하고, 건식식각하여 상기 질화막(3)의 식각면에 소정두께를 갖도록 형성되는 산화막측벽(4)을 형성한다.
그 다음, 도2c에 도시한 바와 같이 상기 질화막(3), 게이트산화막(2), 산화막측벽(4)의 상부전면에 다결정실리콘(5)을 증착한다. 이때, 상기 산화막측벽(4)의 사이 게이트산화막(2)의 상부측에 증착되는 다결정실리콘(5)은 다른 영역보다 그 수준이 낮게 증착된다.
그 다음, 도2d에 도시한 바와 같이 상기 증착된 다결정실리콘(5)을 평탄화하여 상기 산화막측벽(4)의 사이 게이트산화막(2)의 상부에만 위치하는 다결정실리콘(5)을 남겨 게이트전극을 형성한다. 이때 평탄화는 과도하게 실시하여 상기 산화막측벽(4)의 상부일부까지 식각되도록 한다.
그 다음, 도2e에 도시한 바와 같이 상기 질화막(3) 만을 선택적으로 식각하여 그 하부의 게이트산화막(2)을 노출시킨후, 그 노출된 게이트산화막(2)을 제거하여 그 하부의 기판(1)을 노출시킨다.
그 다음, 상기 노출된 기판(1)에 상기 다결정실리콘(5)인 게이트전극과 산화막측벽(4)을 이온주입마스크로 사용하는 이온주입공정으로 고농도의 불순물 이온을 이온주입하여 고농도 소스 및 드레인(6)을 형성한다.
그 다음, 상기 고농도 소스 및 드레인(6)과 게이트전극, 산화막측벽(4)의 상부전면에 금속막을 증착하고, 어닐링하여 상기 금속막의 원소가 상기 게이트전극과 고농도 소스 및 드레인(6)의 상부측으로 확산되도록 한 후, 상기 금속막을 제거하여 상기 게이트전극과 고농도 소스 및 드레인(6)의 상부영역에 실리사이드(7)를 형성한다.
그 다음, 도2f에 도시한 바와 같이 상기 산화막측벽(4)과, 그 하부의 게이트산화막(2)일부를 식각하여 상기 게이트전극과 고농도 소스 및 드레인(6)의 사이 기판(1)을 노출시킨 후, 그 노출된 기판(1)에 저농도 불순물 이온을 이온주입하여 저농도 소스 및 드레인(8)을 형성한다.
이와 같이 실리사이드(7)를 형성한 후, 산화막측벽(4)을 제거하여 게이트전극과 고농도 소스 및 드레인(6)이 전기적으로 연결되는 것을 방지할 수 있다.
상기한 바와 같이 본 발명은 게이트전극을 질화막과 산화막측벽을 이용하여 셀프어라인 방식으로 형성하고, 게이트전극과 고농도 소스 및 드레인의 상부에 실리사이드를 형성한 후 산화막측벽을 제거하고, 저농도 소스 및 드레인을 형성함으로써, 제조비용을 줄이는 효과와 아울러 게이트와 고농도 소스 및 드레인이 전기적으로 연결되는 것을 방지하여 공정의 신뢰성을 향상시키는 효과가 있다.

Claims (4)

  1. 기판의 상부에 게이트산화막을 증착하는 게이트산화막 형성단계와; 상기 게이트산화막의 중앙상부를 노출시키는 질화막 패턴을 형성하고, 그 질화막 패턴의 측면에 산화막측벽을 형성하는 게이트영역 설정단계와; 상기 산화막측벽의 사이 게이트산화막 상부에 게이트전극을 형성하는 게이트전극 형성단계와; 상기 질화막과 그 하부의 게이트산화막 일부를 제거하여 그 하부의 기판을 노출시킨 후, 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인을 형성하는 고농도 소스 및 드레인 형성단계와; 상기 고농도 소스 및 드레인과 게이트전극의 상부에 실리사이드를 형성하는 실리사이드 형성단계와; 상기 산화막 측벽과 그 하부의 게이트산화막을 제거하여 상기 게이트전극과 고농도 소스 및 드레인의 사이 기판을 노출시킨 후, 노출된 기판에 저농도 불순물 이온을 이온주입하여 저농도 소스 및 드레인을 형성하는 저농도 소스 및 드레인 형성단계를 포함하여 된 것을 특징으로 하는 모스 트랜지스터 제조방법.
  2. 제 1항에 있어서, 상기 게이트전극 형성단계는 상기 질화막 패턴과 산화막측벽 및 게이트산화막의 상부전면에 다결정실리콘을 증착하는 다결정실리콘 증착단계와; 상기 다결정실리콘을 평탄화하여 상기 산화막측벽의 사이에 위치하며, 그 산화막측벽 보다 낮은 게이트전극을 형성하는 평탄화단계로 이루어진 것을 특징으로 하는 모스 트랜지스터 제조방법.
  3. 제 2항에 있어서, 상기 평탄화단계는 과도식각에 의해 상기 산화막측벽의 상부일부가 식각되어 산화막측벽의 노출면이 일정한 면적이 되도록 하는 것을 특징으로 하는 모스 트랜지스터 제조방법.
  4. 제 1항에 있어서, 상기 질화막 패턴의 두께는 게이트의 크기를 고려하여 게이트가 큰 경우 두께를 낮게 증착하고, 게이트의 크기가 작은 경우 두께를 높게 형성하는 것을 특징으로 하는 모스 트랜지스터 제조방법.
KR1019980041120A 1998-09-30 1998-09-30 모스 트랜지스터 제조방법 KR100273299B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980041120A KR100273299B1 (ko) 1998-09-30 1998-09-30 모스 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980041120A KR100273299B1 (ko) 1998-09-30 1998-09-30 모스 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR20000021847A KR20000021847A (ko) 2000-04-25
KR100273299B1 true KR100273299B1 (ko) 2000-12-15

Family

ID=19552767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980041120A KR100273299B1 (ko) 1998-09-30 1998-09-30 모스 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR100273299B1 (ko)

Also Published As

Publication number Publication date
KR20000021847A (ko) 2000-04-25

Similar Documents

Publication Publication Date Title
JPH05166835A (ja) 自己整合ポリシリコン接触
KR100273296B1 (ko) 모스 트랜지스터 제조방법
US7326606B2 (en) Semiconductor processing methods
KR100273299B1 (ko) 모스 트랜지스터 제조방법
KR100209280B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100280527B1 (ko) 모스 트랜지스터 제조방법
KR100319633B1 (ko) 모스 트랜지스터 제조방법
KR0170436B1 (ko) 모스트랜지스터 제조방법
KR100273297B1 (ko) 모스 트랜지스터 제조방법
KR100307541B1 (ko) 모스 트랜지스터 제조방법
KR100347149B1 (ko) 반도체 장치 제조방법
KR20010045138A (ko) 반도체 장치 제조방법
KR100271661B1 (ko) 반도체 소자 제조방법
KR100500937B1 (ko) 모스트랜지스터의 구조 및 그 제조방법
KR100280537B1 (ko) 반도체장치 제조방법
KR100567047B1 (ko) 모스 트랜지스터 제조방법
KR100247811B1 (ko) 반도체장치의 제조방법
KR100273685B1 (ko) 반도체장치제조방법
KR100313505B1 (ko) 반도체 메모리 제조방법
KR19990084304A (ko) 반도체소자 및 그의 제조방법
KR100215836B1 (ko) 반도체 소자의 제조방법
KR100421899B1 (ko) 반도체소자제조방법
KR19990010370A (ko) 반도체 소자의 비아 콘택홀 형성 방법
KR19990074587A (ko) 모스 트랜지스터 제조방법
KR19990047003A (ko) 반도체 메모리의 플러그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee