KR100209280B1 - 반도체 소자의 콘택홀 형성방법 - Google Patents

반도체 소자의 콘택홀 형성방법 Download PDF

Info

Publication number
KR100209280B1
KR100209280B1 KR1019950069503A KR19950069503A KR100209280B1 KR 100209280 B1 KR100209280 B1 KR 100209280B1 KR 1019950069503 A KR1019950069503 A KR 1019950069503A KR 19950069503 A KR19950069503 A KR 19950069503A KR 100209280 B1 KR100209280 B1 KR 100209280B1
Authority
KR
South Korea
Prior art keywords
film
forming
contact hole
photoresist
bpsg
Prior art date
Application number
KR1019950069503A
Other languages
English (en)
Other versions
KR970052504A (ko
Inventor
박상훈
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950069503A priority Critical patent/KR100209280B1/ko
Publication of KR970052504A publication Critical patent/KR970052504A/ko
Application granted granted Critical
Publication of KR100209280B1 publication Critical patent/KR100209280B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

본 발명은 자기 정렬된 텅스텐 플러그에 의한 초미세 콘택홀 제조방법을 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위한 본 발명의 콘택홀 제조방법은 LDD MOSFET구조의 전면에 절연막 산화막, 질화막을 적층하고 질화막 상부에는 소정 패턴의 제1감광막 마스크를 형성하여 질화막을 비등방성 식각하는 단계; 제1감광막을 제거하고, BPSG막을 형성하여 열처리하고, 제2감광막 마스크를 형성하는 단계; BPSG막을 비등방성 식각하고 제2감광막을 제거하여 PSG막을 도포한 다음 제3감광막 마스크를 형성하는 단계; PSG막을 비동방성 식각하고 제3감광막을 제거한 다음, 절연용 산화막, BPSG막 및 PSG막을 블랭킷 식각하는 단계를 포함한다.

Description

반도체 소자의 콘택홀 형성방법
제1도는 종래의 실시예에 따른 반도체 소자의 콘택홀을 포함하는 부분의 평면도.
제2도는 제1도의 A-A'선을 따라 절단된 단면도.
제3(a)도 내지 제3(f)도는 본 발명의 제1 실시예에 따른 반도체 소자의 콘택홀 형성방법을 설명하는 공정 흐름도.
제4(a)도 내지 제4(e)도는 본 발명의 제2 실시예에 따른 반도체 소자의 콘택홀 형성방법을 설명하는 공정 흐름도.
* 도면의 주요부분에 대한 부호의 설명
21 : 반도체 기판 22 : 게이트 산화막
23 : 게이트 전극 24 : N-영역
25 : 산화막 스페이서 26 : N+영역
27 : 절연용 산화막 28, 33 : BPSG막
29 : 금속배선 31 : 질화막
32 : 제1감광막 34 : 제2감광막
35 : PSG막 36 : 제3감광막
본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로서, 특히, 초미세 콘택홀 형성방법에 관한 것이다.
첨부된 도면 제1도는 종래의 콘택홀 형성방법을 나타내는 레이아우트이며, 제2도는 제1도의 a-a'를 절단한 단면도이다.
제1도 및 제2도에서 10은 콘택홀, 21은 실리콘 기판, 22는 게이트 산화막, 23은 게이트 전극, 24는 N-영역, 25는 산화막 스페이서, 26은 N+영역, 27은 절연용 산화막, 28은 BPSG막, 29는 금속 배선을 각각 나타낸다.
제2도를 참조하여, 종래 기술에 따른 콘택홀 형성방법은 반도체 기판(21) 상에 게이트 산화막(22) 및 게이트 전극(23)을 형성하는 단계와, 불순물 이온 주입으로 N-영역(24)을 형성하는 단계와, 공지의 방법으로 게이트 전극(23)의 측벽에 산화막 스페이서(25)를 형성하는 단계와, 불순물 이온 주입으로 N+영역(26)을 형성하는 단계와, 소정의 절연용 산화막(27) 및 BPSG막(28)을 증착하는 단계와, 습식식각 및 건식식각에 의한 사진식각법으로 콘택홀(10)을 형성하는 단계로 구성된다.
그러나, 최근 들어서 반도체 소자의 집적도가 증가함에 따라 상대적으로 콘택홀의 크기가 초미세화되는 추세이기 때문에, 상기와 같은 종래의 콘택홀 형성방법으로는 원하는 크기를 갖는 초미세 콘택홀을 형성할 수 없는 문제점이 있었다.
따라서, 본 발명의 목적은 기존의 노광장치를 사용하면서도 초미세 크기의 콘택홀을 형성할 수 있는 반도체 소자의 콘택홀 형성방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 콘택홀 형성방법은, 반도체 기판 상에 게이트 산화막 및 게이트 전극을 형성하는 단계; 불순물 이온 주입으로 N-영역을 형성하는 단계; 상기 게이트 전극의 측벽에 산화막 스페이서를 형성하는 단계; 불순물 이온 주입으로 N+영역을 형성하는 단계; 상기 단계까지의 결과적인 구조의 전면에 절연용 산화막을 증착하는 단계; 상기 절연용 산화막 상에 소정 패턴의 제1감광막을 형성하는 단계; 상기 제1감광막을 식각보호층으로 하여 상기 질화막을 비등방성 식각하는 단계; 상기 제1감광막을 제거하는 단계; 상기 단계의 결과적인 구조의 전면에 BPGS막을 형성하는 단계; 상기 BPSG막을 평탄화 시키기 위한 열처리를 실시하는 단계; 상기 BPSG막 상에 소정 패턴의 제2감광막을 형성하는 단계; 상기 2감광막을 식각보호층으로 하여 상기 BPSG막을 비등방성 식각 하는 단계; 상기 제2감광막을 제거하는 단계; 상기 단계에서의 결과적인 구조의 전면에 PSG막을 형성하는 단계; 소정 패턴의 제3감광막을 형성하는 단계; 상기 제3감광막을 식각보호층으로 하여 상기 PSG막을 비등방성 식각 하는 단계; 상기 제3감광막을 제거하는 단계; 및 상기 PSG막, BPSG막 및 절연용 산화막을 블랭킷 식각하여 N+영역을 노출시키는 단계를 포함하는 것을 특징으로 한다.
본 발명의 콘택홀 형성방법은, N+영역을 노출시키기 위한 상기 PSG막, BPSG막 및 절연용 산화막에 대한 블랭킷 식각시에 과도식각하여 N+영역의 표면에 요홈을 형성하고, 이후에 N+영역 표면의 일부가 식각된 것을 보상하기 위하여 N+영역에 재차 N+형 불순물을 이온주입하여 상기 N+영역의 저면에 새로운 N+영역을 형성하는 단계를 더 포함한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.
첨부한 도면 제3(a)도 내지 (f)는 본 발명의 제1 실시예에 따른 콘택홀 형성방법을 설명하기 위한 공정 흐름도이다.
먼저, 제3(a)도에 도시된 바와 같이, 반도체 기판(21) 상에 열산화 공정으로 약 50 ~ 150의 게이트 산화막(22)을 형성하고, 상기 게이트 산화막(22) 상에 소정 농도의 불순물이 도핑된 폴리실리콘막 또는 전이금속막에 의한 실리사이드로 구성된 게이트용 도전막을 증착한 후에, 상기 게이트용 도전막 및 게이트 산화막(22)을 사진식각하여 게이트 전극(23)을 형성한다.
그런 다음, LDD구조의 MOSFET를 형성하기 위하여, 먼저, N형의 불순물 이온을 임계농도 이하로 주입하여 반도체 기판(21) 내에 N- 영역(24)을 형성하고, 공지의 방법으로 게이트 전극(23)의 측벽에 산화막 스페이서(25)를 형성한 다음, N형의 불순물 이온을 임계농도 이상으로 주입으로 반도체 기판(21) 내에 N+영역(26)을 형성한다.
이어서, 약 1000 ~ 3000의 TEOS 산화막과 같은 절연용 산화막(27)을 전 단계까지의 결과적인 구조의 전면에 증착한 다음에, 절연용 산화막(27) 상에 약 300 ~ 1000의 질화막(31)을 저압 화학 기상 증착법(LP CVD)으로 증착한다. 그리고 나서, 질화막(31) 상에 소정 패턴의 제1감광막(32)을 형성한다.
다음으로, 제3(b)도와 같이, 상기 제1감광막(32)을 식각보호층으로 하여 질화막(31)을 비등방성 식각함으로써, 절연용 산화막(27)을 노출시킨다. 이어서, 제1감광막(32)을 제거한 다음에, 전체 상부에 약 3000 ~ 5000의 BPGS막(33)을 도포하고, 그 도포된 막의 평탄화를 위하여 약 700 ~ 1000 ℃, N2분위기에서 30 ~ 60분간 열처리한다.
그리고 나서, 평탄화된 BPSG막(33) 상에 콘택홀을 형성하기 위한 마스크로 사용될 소정 패턴의 제2감광막(34)을 형성한다.
그 다음, 제3(c)도와 같이, 제2감광막(34)을 식각보호층으로하여 상기 BPSG막(33)을 비등방성 식각함으로써, 질화막(31) 및 절연용 산화막(27)을 노출시킨다. 이 후, 제2감광막(34)을 제거한 다음에, 전체 상부에 약 4000 ~ 5000의 PSG막(35)을 형성하고, 상기 PSG 막(35) 상에 그의 소정 부분을 제거하기 위한 소정 패턴의 제3감광막(36)을 형성한다.
그 다음, 제3(d)도와 같이, 제3감광막(36)을 식각보호층으로 하여 상기 PSG막(35)을 비등방성 식각함으로써, 상기 BPSG막(33) 및 절연용 산화막(27)을 노출시켜 콘택홀(10)을 형성하고 제3감광막(36)을 제거한다.
그 다음, 제3(e)도와 같이, PSG막(35), BPSG막(33) 및 절연용 산화막(27)을 블랭킷(Blancket) 과도식각하여 N+영역(26)을 노출시킨다. 여기서, 블랭킷 과도식각은 N+영역(26)이 확실하게 노출되도록 하기 위함이며, 이 결과로, N+영역(26)의 표면에 약 500 ~ 2000Å 깊이의 요홈부위가 형성된다. 이어서, N+영역(26)의 일부 두께가 식각된 것을 보상하기 위하여, 노출된 N+영역에 N+형 불순물을 재차 이온주입하여 상기 N+영역(26)의 저면에 새로운 N+영역(37)을 형성한다.
여기서, PSG막(35), BPSG막(33) 및 절연용 산화막(27)의 블랭킷 식각시에는 PSG막(35)의 식각속도가 BPSG막(33) 보다 상대적으로 빠르기 때문에, 상기 PSG막(35)은 BPSG막(33)의 측벽에 스페이서 형태로 남게 된다.
이 후, 제3(f)도에 도시된 바와 같이, 공지방법으로 콘택홀 내에 텅스텐-플러그(38)를 형성한 다음에, 전체 상부에 금속 배선(29)을 형성한다.
첨부한 도면 제4(a)도 내지 (e)는 본 발명의 제2 실시예에 따른 반도체 소자의 콘택홀 형성방법을 보여 주는 공정 흐름도로서, 제3도와 동일한 구성 요소들은 설명의 편의를 위하여 동일 부호를 사용하였다.
도시한 바와 같이, 제4(d)도 까지의 공정은 제3(d)도 까지의 공정과 동일하다. 따라서, 여기에서는 그 이후의 공정만을 설명한다.
제3감광막(36)을 식각보호층으로 하여 PSG막(35)을 비등방성 식각함으로써, BPSG막(33) 및 절연용 산화막(27)을 노출시켜 미세 크기의 콘택홀(10)을 형성하고, 상기 제3감광막(36)을 제거한다.
다음으로, 제4(e)도와 같이, PSG막(35), BPSG막(33) 및 절연용 산화막(27)을 블랭킷(Blancket) 식각하여 N+영역(26)을 노출시킨다. 여기서, PSG막(35), BPSG막(33) 및 절연용 산화막(27)의 블랭킷 식각시에는 PSG막(35)의 식각속도가 BPSG막(33) 보다 상대적으로 빠르기 때문에, 상기 PSG막(35)은 BPSG막(33)의 측벽에 스페이서 형태로 남게 된다.
이후, 공지의 방법으로 콘택홀 내에 텅스텐-플러그(37)를 형성한 다음, 전체 상부에 금속 배선(29)을 형성한다.
이상에서 설명한 바와 같이, 본 발명의 콘택홀 형성방법은, 질화막을 이용함으로써, 기존의 노광장치를 사용하면서도 미세 크기의 콘택홀을 용이하게 형성할 수 있다.
여기에서는 본 발명의 특정실시예에 대하여 설명하고 도시하였지만 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (7)

  1. 반도체 기판 상에 게이트 산화막 및 게이트 전극을 형성하는 단계; 불순물 이온 주입으로 N-영역을 형성하는 단계; 상기 게이트 전극의 측벽에 산화막 스페이서를 형성하는 단계; 불순물 이온 주입으로 N+영역을 형성하는 단계; 상기 단계까지의 결과적인 구조의 전면에 절연용 산화막을 증착하는 단계; 상기 절연용 산화막 상에 소정 패턴의 제1감광막을 형성하는 단계; 상기 제1감광막을 식각보호층으로 하여 상기 질화막을 비등방성 식각하는 단계; 상기 제1감광막을 제거하는 단계; 상기 단계의 결과적인 구조의 전면에 BPGS막을 형성하는 단계; 상기 BPSG막을 평탄화 시키기 위한 열처리를 실시하는 단계; 상기 BPSG막 상에 소정 패턴의 제2감광막을 형성하는 단계; 상기 2감광막을 식각보호층으로 하여 상기 BPSG막을 비등방성 식각 하는 단계; 상기 제2감광막을 제거하는 단계; 상기 단계에서의 결과적인 구조의 전면에 PSG막을 형성하는 단계; 소정 패턴의 제3감광막을 형성하는 단계; 상기 제3감광막을 식각보호층으로 하여 상기 PSG막을 비등방성 식각 하는 단계; 상기 제3감광막을 제거하는 단계; 및 상기 PSG막, BPSG막 및 졀연용 산화막을 블랭킷 식각하여 N+영역을 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  2. 제1항에 있어서, 상기 게이트 산화막의 두께는 50 ~ 150의 범위를 갖는 것을 특징으로 하는 콘택홀 형성방법.
  3. 제1항에 있어서, 상기 절연용 산화막은 1000 ~ 3000의 두께 범위를 갖는 TEOS 인 것을 특징으로 하는 콘택홀 형성방법.
  4. 제1항에 있어서, 상기 질화막은 저압 화학 기상증착법에 의하여 300 ~ 1000의 두께로 형성하는 것을 특징으로 하는 콘택홀 형성방법.
  5. 제1항에 있어서, 상기 BPSG막의 두께는 3000 ~ 5000의 범위를 갖는 것을 특징으로 하는 콘택홀 형성방법.
  6. 제1항에 있어서, 상기 BPSG막의 열처리는 700 ~ 1000의 온도 범위에서 N2분위기에서 30 ~ 60분간 행하는 것을 특징으로 하는 콘택홀 형성방법.
  7. 제1항에 있어서, 상기 PSG막의 두께는 4000 ~ 5000의 범위인 것을 특징으로 하는 콘택홀 형성방법.
KR1019950069503A 1995-12-30 1995-12-30 반도체 소자의 콘택홀 형성방법 KR100209280B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069503A KR100209280B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069503A KR100209280B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR970052504A KR970052504A (ko) 1997-07-29
KR100209280B1 true KR100209280B1 (ko) 1999-07-15

Family

ID=19448489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069503A KR100209280B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR100209280B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429008B1 (ko) * 2001-11-21 2004-04-29 한국디엔에스 주식회사 반도체 장치의 콘택 홀 형성 방법
KR100845718B1 (ko) * 2002-12-20 2008-07-10 동부일렉트로닉스 주식회사 모스 트랜지스터 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713327B1 (ko) * 2002-12-30 2007-05-04 동부일렉트로닉스 주식회사 반도체 소자의 트랜지스터 형성방법
KR100713326B1 (ko) * 2002-12-30 2007-05-04 동부일렉트로닉스 주식회사 반도체 소자의 극 미세 트랜지스터 제작방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429008B1 (ko) * 2001-11-21 2004-04-29 한국디엔에스 주식회사 반도체 장치의 콘택 홀 형성 방법
KR100845718B1 (ko) * 2002-12-20 2008-07-10 동부일렉트로닉스 주식회사 모스 트랜지스터 제조 방법

Also Published As

Publication number Publication date
KR970052504A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US5858843A (en) Low temperature method of forming gate electrode and gate dielectric
US5272099A (en) Fabrication of transistor contacts
JPH0846201A (ja) 半導体素子及びその製造方法
JPH05243373A (ja) 集積回路チップの製造方法
US5742088A (en) Process having high tolerance to buried contact mask misalignment by using a PSG spacer
KR19980054327A (ko) 반도체 소자 및 그 제조방법
US5977600A (en) Formation of shortage protection region
KR100212455B1 (ko) 이중 게이트 구조의 반도체 소자 제조 방법
KR100209280B1 (ko) 반도체 소자의 콘택홀 형성방법
JPH1098009A (ja) 半導体素子の配線構造及び製造方法
KR0170515B1 (ko) Gold구조를 갖는 반도체장치 및 그의 제조방법
KR100190367B1 (ko) 소자분리막형성방법
JPH1064898A (ja) 半導体装置の製造方法
KR100290881B1 (ko) 반도체 소자의 티형 게이트 및 그 제조방법
KR0170436B1 (ko) 모스트랜지스터 제조방법
KR100273299B1 (ko) 모스 트랜지스터 제조방법
KR100246625B1 (ko) 커패시터와 자기 정렬된 이중 게이트 전극을 갖는 반도체 소자의 제조 방법
KR100280528B1 (ko) 반도체 장치의 내부배선 형성방법
KR20010045138A (ko) 반도체 장치 제조방법
KR100226753B1 (ko) 반도체 소자의 금속배선 형성방법
KR100186518B1 (ko) 반도체 소자의 제조방법
KR100503379B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100298463B1 (ko) 반도체 소자 및 그의 제조방법
KR100567047B1 (ko) 모스 트랜지스터 제조방법
KR0122520B1 (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050322

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee