KR100252859B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100252859B1
KR100252859B1 KR1019970068706A KR19970068706A KR100252859B1 KR 100252859 B1 KR100252859 B1 KR 100252859B1 KR 1019970068706 A KR1019970068706 A KR 1019970068706A KR 19970068706 A KR19970068706 A KR 19970068706A KR 100252859 B1 KR100252859 B1 KR 100252859B1
Authority
KR
South Korea
Prior art keywords
insulating film
pattern
film
layer
gate
Prior art date
Application number
KR1019970068706A
Other languages
English (en)
Other versions
KR19990049711A (ko
Inventor
이영진
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970068706A priority Critical patent/KR100252859B1/ko
Publication of KR19990049711A publication Critical patent/KR19990049711A/ko
Application granted granted Critical
Publication of KR100252859B1 publication Critical patent/KR100252859B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 노광장비를 이용하여 게이트 영역을 디파인할 때 디파인된 영역 보다 작은 게이트를 형성하는데 적당한 반도체 소자의 제조방법에 관한 것으로서, 반도체 기판상에 게이트 절연막 및 질화막을 차례로 형성하는 단계와, 상기 질화막상에 폴리 실리콘층 및 절연막을 차례로 형성하는 단계와, 상기 절연막상에 마스크 패턴층을 형성하여 게이트 영역의 디파인하는 단계와, 상기 마스크 패턴층을 마스크로 이용하여 상기 절연막 및 폴리 실리콘층을 선택적으로 제거하여 절연막 패턴 및 폴리 실리콘 패턴을 형성하는 단계와, 상기 절연막 패턴 및 질화막을 마스크로 이용하여 상기 폴리 실리콘 패턴을 산화시키어 노출된 양측면 및 표면내에 산화막을 형성하는 단계와, 그리고 상기 산화막을 습식식각으로 제거하여 디파인된 게이트 영역 보다 작은 캡 절연막 및 게이트 전극을 형성하는 단계를 포함하여 형성함을 특징으로 한다.

Description

반도체 소자의 제조방법
본 발명은 반도체 소자에 관한 것으로, 특히 노광장비의 디파인(Define) 능력을 향상시키는데 적당한 반도체 소자의 제조방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도이다.
먼저, 도 1a에 도시한 바와같이 반도체 기판(11)상에 게이트 절연막(12)을 형성하고, 상기 게이트 절연막(12)상에 게이트 전극용 폴리 실리콘층(13)을 형성한다.
이어, 상기 폴리 실리콘층(13)상에 HLD(High temperature Low pressure Deposition)막(14)을 형성하고, 상기 HLD막(14)상에 포토레지스트(Photo Resist)(15)를 도포한 후, 노광 및 현상공정으로 포토레지스트(15)를 패터닝하여 게이트 영역을 디파인(Define)한다.
도 1b에 도시한 바와같이 상기 패터닝된 포토레지스트(15)를 마스크로 이용하여 상기 HLD막(14)과 폴리 실리콘층(13)을 선택적으로 제거하여 캡 HLD막(14a)과 게이트 전극(13a)을 형성한다.
도 1c에 도시한 바와같이 상기 포토레지스트(15)를 제거하고, 상기 캡 HLD막(14a) 및 게이트 전극(13a)을 마스크로 이용하여 상기 반도체 기판(11)의 전면에 저농도 불순물 이온을 주입하여 상기 게이트 전극(13a) 양측의 반도체 기판(11) 표면내에 LDD 영역(16)을 형성한다.
도 1d에 도시한 바와같이 상기 게이트 전극(13a)을 포함한 반도체 기판(11 의 전면에 절연막을 형성한 후 에치백 공정으로 상기 캡 HLD막(14a)과 게이트 전극(13a)의 양측면에 절연막 측벽(17)을 형성한다.
이어, 상기 HLD막(14a)과 절연막 측벽(17)을 마스크로 이용하여 소오스/드레인용 고농도 불순물 이온을 주입하여 상기 절연막 측벽(17) 양측의 반도체 기판(11) 표면내에 LDD 영역(16)과 연결되는 소오스/드레인 불순물 영역(18)을 형성한다.
그러나 상기와 같은 종래의 반도체 소자의 제조방법에 있어서 게이트 영역을 정의하기 위한 노광 공정에 사용되는 노광장비의 능력이 0.8㎛급이기 때문에 더욱 작은 CD(Cirtical Dmension)를 갖는 게이트 영역을 디파인 하려면 새로운 노광장비를 개발해야 되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 현재의 노광장비를 이용하여 게이트 영역의 디파인 보다 작은 게이트를 형성할 수 있도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도
도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 게이트 절연막
23 : 질화막 24b : 게이트 전극
25b : 캡 HLD막 26 : 포토레지스트
27 : LDD 영역 28 : 절연막 측벽
29 : 소오스/드레인 불순물 영역
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법은 반도체 기판상에 게이트 절연막 및 질화막을 차례로 형성하는 단계와, 상기 질화막상에 폴리 실리콘층 및 절연막을 차례로 형성하는 단계와, 상기 절연막상에 마스크 패턴층을 형성하여 게이트 영역의 디파인하는 단계와, 상기 마스크 패턴층을 마스크로 이용하여 상기 절연막 및 폴리 실리콘층을 선택적으로 제거하여 절연막 패턴 및 폴리 실리콘 패턴을 형성하는 단계와, 상기 절연막 패턴 및 질화막을 마스크로 이용하여 상기 폴리 실리콘 패턴을 산화시키어 노출된 양측면 및 표면내에 산화막을 형성하는 단계와, 그리고 상기 산화막을 습식식각으로 제거하여 디파인된 게이트 영역 보다 작은 캡 절연막 및 게이트 전극을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 제조방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와같이 반도체 기판(21)상에 게이트 절연막(22) 및 질화막(23)을 차례로 형성하고, 상기 질화막(23)상에 게이트 전극용 폴리 실리콘층(24)을 형성한다.
이어, 상기 폴리 실리콘층(24)상에 HLD막(25)을 형성하고, 상기 HLD막(25)상에 포토레지스트(26)를 도포한 후, 노광 및 현상공정으로 포토레지스트(26)를 패터닝하여 게이트 영역을 디파인한다.
도 2b에 도시한 바와같이 상기 패터닝된 포토레지스트(26)를 마스크로 이용하여 상기 HLD막(25)과 폴리 실리콘층(24)을 선택적으로 제거하여 HLD막 패턴(25a)과 폴리 실리콘 패턴(24a)을 형성한다.
도 2c에 도시한 바와같이 상기 포토레지스트(26)를 제거하고, 상기 HLD막 패턴(25a)과 질화막(23)을 마스크로 이용하여 상기 폴리 실리콘 패턴(24a)을 산화시키어 상기 폴리 실리콘 패턴(24a)의 양측면에 산화막(27)을 형성한다.
여기서 상기 산화막(27)은 상기 폴리 실리콘 패턴(24a) 양측면의 표면으로부터 소정깊이로 파고 들어가 형성되므로 산화량을 조절하여 이후 형성되는 게이트 전극의 크기를 게이트 영역의 디파인 보다 작게 형성할 수 있다.
도 2d에 도시한 바와같이 상기 산화막(27)을 습식식각을 제거한다. 이때 상기 HLD막 패턴(25a)도 함께 선택적으로 식각되어지고 게이트 영역을 디파인 한 영역 보다 작은 게이트 전극(24b)이 형성된다.
여기서 상기 산화막(27)의 습식식각시 선택적으로 식각된 HLD막 패턴(25a)이 게이트 전극(24b)의 상측에만 소정두께로 섬(Island) 형태로 캡 HLD막(25b)이 형성된다.
이어, 상기 캡 HLD막(25b) 및 게이트 전극(24b)을 마스크로 이용하여 반도체 기판(21)의 전면에 저농도 불순물 이온을 주입하여 상기 게이트 전극(24b) 양측의 반도체 기판(21) 표면내에 LDD 영역(27)을 형성한다.
도 2e에 도시한 바와같이 상기 캡 HLD막(25b) 및 게이트 전극(24b)을 포함한 반도체 기판(21)의 전면에 절연막을 형성한 후 에치백하여 상기 캡 HLD막(25b) 및 게이트 전극(24b)의 양측면에 절연막 측벽(28)을 형성한다.
이어, 상기 절연막 측벽(28) 및 캡 HLD막(25b)을 마스크로 이용하여 반도체 기판(21)의 전면에 소오스/드레인용 고농도 불순물 이온을 주입하여 상기 LDD 영역(27)과 연결되는 소오스/드레인 불순물 영역(28)을 형성한다.
이상에서 설명한 바와같이 본 발명에 의한 반도체 소자의 제조방법에 있어서 현재 사용되고 있는 노광장비의 디파인 능력 이상의 게이트를 형성할 수 있는 효과가 있다.

Claims (2)

  1. 반도체 기판상에 게이트 절연막 및 질화막을 차례로 형성하는 단계;
    상기 질화막상에 폴리 실리콘층 및 절연막을 차례로 형성하는 단계;
    상기 절연막상에 마스크 패턴층을 형성하여 게이트 영역의 디파인하는 단계;
    상기 마스크 패턴층을 마스크로 이용하여 상기 절연막 및 폴리 실리콘층을 선택적으로 제거하여 절연막 패턴 및 폴리 실리콘 패턴을 형성하는 단계;
    상기 절연막 패턴 및 질화막을 마스크로 이용하여 상기 폴리 실리콘 패턴을 산화시키어 노출된 양측면 및 표면내에 산화막을 형성하는 단계; 그리고
    상기 산화막을 습식식각으로 제거하여 디파인된 게이트 영역 보다 작은 캡 절연막 및 게이트 전극을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 산화막을 습식식각으로 제거할 때 상기 절연막 패턴도 선택적으로 식각하여 상기 게이트 전극의 상부에만 섬 형태의 캡 절연막을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019970068706A 1997-12-15 1997-12-15 반도체 소자의 제조방법 KR100252859B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970068706A KR100252859B1 (ko) 1997-12-15 1997-12-15 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970068706A KR100252859B1 (ko) 1997-12-15 1997-12-15 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR19990049711A KR19990049711A (ko) 1999-07-05
KR100252859B1 true KR100252859B1 (ko) 2000-04-15

Family

ID=19527306

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970068706A KR100252859B1 (ko) 1997-12-15 1997-12-15 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100252859B1 (ko)

Also Published As

Publication number Publication date
KR19990049711A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
KR100206878B1 (ko) 반도체소자 제조방법
KR100252859B1 (ko) 반도체 소자의 제조방법
KR100343471B1 (ko) 반도체 소자 제조방법
KR100226739B1 (ko) 반도체 소자의 제조방법
KR950013789B1 (ko) 반도체 소자의 미세 게이트 전극 형성 방법
KR100226733B1 (ko) 반도체소자 제조방법
KR100215871B1 (ko) 반도체 소자의 제조방법
KR100489350B1 (ko) 반도체소자의 게이트 형성방법
KR0172296B1 (ko) 반도체 소자의 게이트전극 형성방법
KR100485933B1 (ko) 반도체 소자의 게이트 형성 방법
KR100309138B1 (ko) 반도체소자의스페이서형성방법
KR100239452B1 (ko) 반도체 소자의 제조방법
KR100259362B1 (ko) 반도체소자의 제조방법
KR100338095B1 (ko) 반도체소자의콘택홀형성방법
KR100396689B1 (ko) 반도체소자의게이트제조방법
KR100335776B1 (ko) 반도체소자의필드산화막형성방법
KR100277898B1 (ko) 반도체 소자의 듀얼 게이트 형성방법
KR19990080191A (ko) 모스 트랜지스터 제조방법
KR100232212B1 (ko) 반도체 소자의 제조 방법
KR100364794B1 (ko) 반도체소자의 제조방법
KR100268913B1 (ko) 반도체소자의콘택홀형성방법
KR100252892B1 (ko) 반도체소자의 배선 형성방법
KR100268884B1 (ko) 듀얼 문턱 전압 형성방법
KR20020050918A (ko) 플레쉬 메모리 소자의 제조방법
KR19990011564A (ko) 반도체 장치의 트렌치 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee