KR100335776B1 - 반도체소자의필드산화막형성방법 - Google Patents
반도체소자의필드산화막형성방법 Download PDFInfo
- Publication number
- KR100335776B1 KR100335776B1 KR1019950046324A KR19950046324A KR100335776B1 KR 100335776 B1 KR100335776 B1 KR 100335776B1 KR 1019950046324 A KR1019950046324 A KR 1019950046324A KR 19950046324 A KR19950046324 A KR 19950046324A KR 100335776 B1 KR100335776 B1 KR 100335776B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- field
- oxide layer
- silicon substrate
- region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 32
- 125000006850 spacer group Chemical group 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000005468 ion implantation Methods 0.000 claims abstract description 6
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 238000002955 isolation Methods 0.000 abstract description 6
- 230000009977 dual effect Effects 0.000 abstract 3
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 210000003323 beak Anatomy 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체 소자의 필드 산화막 형성방법이 개시된다.
본 발명은 패드 산화막과 질화막을 패턴닝하여 필드 영역을 확정하고, 패턴닝된 패드 산화막과 질화막의 식각측벽에 산화막 스페이서와 질화막 스페이서(이중 스페이서)를 형성하여 버즈 비크의 발생을 억제하고, 필드 산화막이 형성될 부분을 산화막으로 덮은 다음 필드 산화공정을 실시하므로 필드 산화막이 실리콘 기판내부로 성장되게 하여 필드 산화막의 체적비를 증대시킬 수 있다.
따라서, 본 발명은 소자의 고집적화를 실현할 수 있게하며, 후속공정에서 패턴 형성이 용이하며, 또한 스페이서에 의하여 채널스톱이온주입이 좁은 지역에서 이루어지므로 필드 문턱전압이 높아지고, 필드 산화막의 체적비 증가로 인하여 소자분리 특성이 강화되는 효과가 있다.
Description
본 발명은 반도체 소자의 필드 산화막 형성방법에 관한 것으로, 특히 필드 산화막의 버즈 비크(bird's beak) 발생을 최소화 하면서 체적비(volume ratio)를증가시킬 수 있는 반도체 소자의 필드 산화막 형성방법에 관한 것이다.
일반적으로, 반도체 소자의 제조공정에 있어서 소자와 소자사이를 분리시키기 위하여 소자분리막인 필드산화막을 형성시키는데, 소자가 고집적화 되어감에 따라 최소한의 소자 분리영역 유지 및 0.05㎛ 이하의 버즈비크 유지, 표면 단차의 완화, 필드 산화막의 전체 두께에 대한 실리콘 기판의 산화두께를 나타내는 체적비 증가등이 요구된다.
제 1A 내지 1C 도는 종래 반도체 소자의 필드 산화막 형성방법을 설명하기 위해 도시한 소자의 단면도이다.
제 1A 도는 실리콘 기판(1)상에 패드 산화막(2) 및 질화막(3)을 순차적으로 형성시키고, 질화막(3)상에 소자분리 마스크를 이용한 리소그라피 공정으로 필드 영역이 개방된 포토레지스트 패턴(4)을 형성한 것이 도시된다.
제 1B 도는 포토레지스트 패턴(4)을 식각마스크로 한 비등방정식각공정으로 질화막(3)을 패턴닝하고, 소자간의 전기적 절연 특성을 강화하기 위하여 채널스톱이온주입공정으로 필드 영역의 실리콘 기판(1)에 채널스톱영역(5)을 형성한 것이 도시된다.
제 1C 도는 포토레지스트 패턴(4)을 제거한 후, 패턴닝된 질화막(3)을 산화저지층으로하여 열산화공정을 실시하고, 질화막(3)을 습식식각공정으로 제거한 후, 희생 산화막(도시않됨) 성장과 제거공정을 통해 필드 영역의 실리콘 기판(1)에 본 발명의 필드 산화막(6)을 완성한 것이 도시된다. 희생 산화막 제거공정시 패드 산화막(2)도 함께 제거된다.
상기한 공정으로 필드 산화막을 형성할 경우, 표면단차가 커지고 이로인하여 그후에 다른 층의 패턴형성공정을 할 때 스페이서가 형성된 것과 같은 원리로 인해 불필요한 잔존물들이 남아 소자의 신뢰성을 저하시키게 된다. 그러나 표면단차를 줄이기 위해서는 필드 산화막의 두께를 줄여야 하지만 필드 트랜지스터의 문턱 전압값이 낮아져 소자를 전기적으로 절연하는 목적을 달성하기 어렵다. 또한, 필드 산화막을 형성하기 위한 산화공정시 액티브 영역의 실리콘 기판이 일부 산화되어 일명 버즈 비크(bird's beak)가 발생되고, 이로인하여 소자의 고집적화를 실현하기 어렵다.
따라서, 본 발명은 버즈 버크 길이를 효과적으로 제어하면서 작은 표면 단차를 갖고 체적비를 증가시킬 수 있는 반도체 소자의 필드 산화막 형성방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 필드 산화막 형성방법은 필드 영역이 개방되도록 패턴닝된 패드 산화막과 질화막이 실리콘 기판상에 형성되는 단계; 상기 패턴닝된 패드 산화막 및 질화막의 식각측벽에 이중 스페이서막을 형성한 후, 채널스톱이온주입공정에 의해 상기 필드 영역의 실리콘 기판에 채널스톱영역이 형성되는 단계; 상기 이중 스페이서막을 포함한 상기 실리콘 기판상에 산화막이 형성되는 단계; 및 필드 산화공정을 실시한 후, 상기 산화막 및 이중 스페이서막을 제거하고, 희생 산화막 성장 및 제거공정으로 상기 필드 영역의 실리콘 기판에 필드 산화막이 완성되는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제 2A 내지 2H 도는 본 발명의 실시예에 의한 반도체 소자의 필드 산화막 형성방법을 설명하기 위해 도시한 소자의 단면도이다.
제 2A 도는 실리콘 기판(11)상에 패드 산화막(12) 및 제 1 질화막(13)을 순차적으로 형성시키고, 제 1 질화막(13)상에 소자분리 마스크를 이용한 리소그라피 공정으로 필드 영역이 개방된 포토레지스트 패턴(14)을 형성한 것이 도시된다.
제 2B 도는 포토레지스트 패턴(14)을 식각마스크로 한 비등방정식각공정으로 제 1 질화막(3) 및 패드 산화막(12)을 순차적으로 식각하여 패턴닝하고, 포토레지스트 패턴(14)을 제거한 후, 패턴닝된 제 1 질화막(13) 및 패드 산화막(12)을 포함한 실리콘 기판(11)상에 제 1 산화막(15)을 형성한 것이 도시된다.
제 2C 도는 제 1 산화막(15)을 과도식각하여 패턴닝된 제 1 질화막(13) 및 패드 산화막(12)의 식각측벽에 산화막 스페이서(15A)를 형성한 것이 도시된다.
제 2D 도는 산화막 스페이서(15A) 및 패턴닝된 제 1 질화막(13)을 포함한 실리콘 기판(11)상에 제 2 질화막(16)을 형성한 것이 도시된다.
제 2E 도는 제 2 질화막(16)을 스페이서 식각공정으로 식각하여 산화막 스페이서(15A)상에 질화막 스페이서(16A)를 형성하고, 소자간의 전기적 절연 특성을 강화하기 위하여 채널스톱이온주입공정으로 필드 영역의 실리콘 기판(11)에 채널스톱영역(17)을 형성한 것이 도시된다.
제 2F 도는 질화막 스페이서(16A) 및 패턴닝된 제 1 질화막(13)을 포함한 실리콘 기판(11)상에 제 2 산화막(18)을 형성한 것이 도시된다.
제 2G 도는 필드 산화공정을 실시하여 필드 산화막(19)을 성장시킨 것이 도시된다. 이때, 질화막 스페이서(16A)는 액티브 영역쪽으로 측면 산화되는 것을 방지하고, 산화막 스페이서(15A)는 스트레스를 완충하는 역할을 하면서 질화막 스페이서(16A) 및 패턴닝된 제 1 질화막(13)에 압력을 가하게 된다. 따라서 이중 스페이서막(15A 및 16A)의 존재에 의해 버즈 비크 발생이 억제된다. 또한 제 2 산화막(18)은 실리콘 기판(11)보다 산화비가 작고 눌러주는 역할을 하므로 필드 산화막(19)이 실리콘 기판(11)내부로 성장되게하여 체적비를 증대시킨다.
제 2H 도는 산화막(15A 및 18)과 질화막(13 및 16A)을 제거한 후, 희생 산화막(도시않됨) 성장과 제거공정을 통해 필드 영역의 실리콘 기판(11)에 본 발명의 필드 산화막(19)을 완성한 것이 도시된다. 희생 산화막 제거공정시 패드 산화막(12)도 함께 제거된다.
상술한 바와같이 본 발명은 패드 산화막과 질화막을 패턴닝하여 필드 영역을 확정하고, 패턴닝된 패드 산화막과 질화막의 식각측벽에 산화막 스페이서와 질화막 스페이서(이중 스페이서막)를 형성하여 버즈 비크의 발생을 억제하고, 필드 산화막이 형성될 부분을 산화막으로 덮은 다음 필드 산화공정을 실시하므로 필드 산화막이 실리콘 기판내부로 성장되게 하여 필드 산화막의 체적비를 증대시킬 수 있다.
따라서, 본 발명은 소자의 고집적화를 실현할 수 있게 하며, 후속공정에서 패턴 형성이 용이하며, 또한 스페이서에 의하여 채널스톱이온주입이 좁은 지역에서 이루어지므로 필드 문턱전압이 높아지고, 필드 산화막의 체적비 증가로 인하여 소자분리 특성이 강화되는 효과가 있다.
제 1A 내지 1C 도는 종래 반도체 소자의 필드 산화막 형성방법을 설명하기 위해 도시한 소자의 단면도.
제 2A 내지 2H 도는 본 발명의 실시예에 의한 반도체 소자의 필드 산화막 형성방법을 설명하기 위해 도시한 소자의 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
11: 실리콘 기판 12: 패드 산화막
13: 제 1 질화막 14: 포토레지스트 패턴
15: 제 1 산화막 15A: 산화막 스페이서
16: 제 2 질화막 16A: 질화막 스페이서
17: 채널스톱영역 18: 제 2 산화막
19 : 필드 산화막
Claims (2)
- 필드 영역이 개방되도록 패터닝된 패드 산화막 및 질화막이 실리콘 기판 상부에 형성되는 단계와,상기 패터닝된 패드 산화막 및 질화막의 식각 측벽에 이중 스페이서가 형성된 후, 채널 스톱 이온 주입 공정에 의해 상기 필드 영역의 실리콘 기판에 채널 스톱 영역이 형성되는 단계와,상기 이중 스페이서를 포함한 전체 구조 상부에 산화막이 형성되는 단계와,필드 산화 공정을 실시한 후 상기 산화막 및 이중 스페이서를 제거하고 희생 산화막 성장 및 제거 공정으로 상기 필드 영역의 실리콘 기판에 필드 산화막이 형성되는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
- 제 1 항에 있어서, 상기 이중 스페이서는 산화막 및 질화막으로 구성된 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950046324A KR100335776B1 (ko) | 1995-12-04 | 1995-12-04 | 반도체소자의필드산화막형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950046324A KR100335776B1 (ko) | 1995-12-04 | 1995-12-04 | 반도체소자의필드산화막형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052189A KR970052189A (ko) | 1997-07-29 |
| KR100335776B1 true KR100335776B1 (ko) | 2002-09-04 |
Family
ID=37479814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950046324A KR100335776B1 (ko) | 1995-12-04 | 1995-12-04 | 반도체소자의필드산화막형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100335776B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63151047A (ja) * | 1986-12-16 | 1988-06-23 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型半導体装置の製造方法 |
-
1995
- 1995-12-04 KR KR1019950046324A patent/KR100335776B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63151047A (ja) * | 1986-12-16 | 1988-06-23 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052189A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100335776B1 (ko) | 반도체소자의필드산화막형성방법 | |
| KR20000042870A (ko) | 반도체 소자의 트렌치 형성방법 | |
| KR0183718B1 (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법 | |
| US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
| KR100557977B1 (ko) | 반도체소자의 듀얼 게이트산화막 형성방법 | |
| KR100187676B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR100344825B1 (ko) | 반도체소자의 제조방법 | |
| KR100311172B1 (ko) | 반도체소자분리방법 | |
| KR0168148B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR19980053393A (ko) | 반도체 장치의 제조방법 | |
| KR100439107B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100408863B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| KR100252859B1 (ko) | 반도체 소자의 제조방법 | |
| KR0166835B1 (ko) | 반도체 소자 격리형성 방법 | |
| KR100356478B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100249167B1 (ko) | 격리막 형성 방법 | |
| KR100309138B1 (ko) | 반도체소자의스페이서형성방법 | |
| KR0130369B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR100422960B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR0152933B1 (ko) | 반도체 소자 제조방법 | |
| KR100485933B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR100370132B1 (ko) | 반도체 소자의 제조방법 | |
| KR20000028124A (ko) | 반도체 소자의 트렌치 소자 분리 방법 | |
| KR100364124B1 (ko) | 반도체소자의소자분리막제조방법 | |
| KR19990041771A (ko) | 로코스형 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100325 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |