KR100311172B1 - 반도체소자분리방법 - Google Patents

Abstract

본 발명은 반도체소자를 전기적으로 분리하기 위한 소자분리 영역을 형성하는 방법에 관한 것으로, 특히 소자분리를 위한 개구부형성후 개구부 측벽절연층을 마스킹으로 하여 2차에 걸쳐 열산화시키므로서 버드비크가 없고 충분한 두께의 필드산화막을 얻도록 실리콘 기판상에 버퍼층을 형성하고 그 위에 제1산화방지층을 형성한, 소자분리영역에 정의하여 소자분리영역의 반도체기판이 노출되게 하는 단계; 전면에 제2산화방지층을 데포지션하고 제2산화방지층위에 제2산화방지층과 식각 선택성이 있는 물질로 중간층을 데포지션한 후 실리콘 기판이 노출되도록 에치백하여 소자분리영역 측벽에 측벽스페이스를 형성하는 단계; 노출된 실리콘층을 산화시켜 1차 필드산화막을 형성하고, 측벽스페이스를 마스크로 하여 상기 제1필드산화막을 일부 식각하여 실리콘기판이 노출되게 하는 단계; 다시 노출된 실리콘기판에 대해 산화시켜 2차 필드 산화막을 형성하는 단계를 포함한다.

Description

반도체 소자 분리방법

제1도(a) 내지 (e)는 종래 기술에 따른 반도체 소자 분리 공정도.

제2도(a) 내지 (d)는 본 발명의 기술에 따른 반도체 소자 분리 공정도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 반도체 기판 2 : 제1산화막

3 : 제1질화막 8 : 측벽절연층

10 : 1차 필드산화막 13 : 2차 필드산화막

본 발명은 반도체소자를 전기적으로 분리하기 위한 소자분리 영역을 형성하는 방법에 관한 것으로, 특히 소자분리를 위한 개구형성후 개구부 측벽절연층을 마스킹으로 하여 2차에 걸쳐 열산화시키므로서 비드비크가 없고 충분한 두께의 필드산화막을 얻도록 한 반도체 소자 분리방법에 관한 것이다. 반도체 장치는 동일한 기판상에 형성되기 때문에 통상 이들을 전기적으로 분리하기 위해 소자분리시킨다. 소자분리 기술로서 종래에 잘 사용되고 있는 방법은 LOCOS로 알려진 선택산화법이다. 이 방법은 실리콘 기판상에 버퍼 산화막이라고 하는 산화막을 형성하고 그 위에 비산화성 실리콘 질화막을 형성한 후 소자 분리 영역에서만 상기 막들을 제거하고 필요에 따라 분리영역에 불순물을 이온 주입하여 열산화시켜 필드막을 형성하는 공정을 갖고 있다.

그러나 이 방법은 선택산화시 버드비크라고 하는 산화막부분이 분리영역에서 소자영역으로 형성되어 특히 고집적 반도체 소자제조에는 부적합하다.

이에 보다 진보된 선택산화방법이 제공되고 있는데 이중에서 측벽 마스킹 분리에 의한 소자분리 방법이 제공되고 있다. 이는 제1도(a) 내지 (e)의 공정도에서 보듯이 버드 비크 침투를 보다 적게 하고 있다. 이 공정을 구체적으로 살펴보면 다음과 같다.

제1도(a)와 같이 실리콘 기판(1)상에 제1산화막(2)과 제1질화막(3)을 연속하여 증착하여 두고 소자 분리영역(W)이 되는 부위에 개구부를 형성하도록 사진식각 방법으로 개구부(W)를 형성한다. 이것은 소자형성영역의 정의 단계이기도 하다.

다음에 제1도(b)와 같이 전면에 제2질화막(4)과 제2산화막(5)을 다시 형성시키고 건식식각방법으로 제1질화막(3)의 표면이 노출되도록 식각을 진행하면 제1산화막 및 질화막 패턴의 측벽에는 제1도(c)와 같이 측벽 절연층(8)이 형성된다. 측벽절연층(8)은 측벽질화층(6)과 측벽산화층(7)으로 구성되고 있다.

측벽절연층(8)에 의해서 소자분리될 영역에서 노출된 실리콘층의 폭(9)은 LOCOS의 경우와 비교해 매우 협소해져 있고 이 실리콘을 시드로 열산화시키면 제1도(d)와 같이 필드산화막(10)이 형성되고 이 공정에 사용된 막질들을 제거하면 제1도(e)와 같이 완성된 필드산화막(1O)을 얻는다.

그러나 이러한 방법에서도 버드비크(11)는 여전히 존재하여 소자 집접도에 영향을 미치고, 또한 종래 LOCOS에대한 버드비크 방지를 위해 필드 산화막 두께의 증가가 제한되어 격리특성이 악화되는 문제가 있다.

본 발명의 목적은 이러한 문제를 해결하는 것으로, 고집적 반도체 소자 형성에 적합하게 버드비크가 없으며 또한 충분한 두께의 소자 분리영역을 형성하게 하는 반도체 소자 분리방법을 제공하는 것이다.

본 발명의 목적에 따른 반도체소자의 분리방법은 실리콘 기판상에 버퍼층을 형성하고 그위에 제1산화방지층을 형성한, 소자분리영역에 정의하여 소자 분리영역의 반도체기판이 노출되게 하는 단계; 전면에 제2산화방지층을 데포지션하고 제2산화방지층위에 제2산화방지층과 식각 선택성이 있는 물질로 중간층을 데포지션한 후 실리콘 기판이 노출되도록 에치백하여 소자분리영역 측벽에 잔류한 상기 제2산화방지층과 상기 중간층으로 이루어진 측벽스페이스를 형성하는 단계; 노출된 상기 실리콘 기판 부위를 산화시켜 1차 필드산화막을 형성하되 상기 1차 필드 산화막을 상기 제1산화방지층의 하부로 성장하지 않도록 형성한 후, 측벽스페이스를 마스크로 하여 상기 제1필드산화막을 일부 식각하여 실리콘기판이 노출되게 하는 단계; 노출된 실리콘기판에 대해 다시 산화시켜 2차 필드 산화막을 형성하는 단계를 포함한다.

상기한 구성을 실현하는 본 발명의 바람직한 실시예를 통해 다음에 보다 상세히 본 발명을 설명한다.

본 발명의 공정은 종래기술을 보다 진보시킨 것으로 제1도(a) 내지 (d)의 과정을 포함한다. 제2도(a)는 제1도(d)에 대응하고 제2도(a) 내지 (d)는 이 단계부터 진행되는 공정을 보이고 있다. 반복하여 간단히 제2도(a) 이전의 공정을 설명한다.

반도체 실리콘 기판(1)의 선택된 위치에서 소자분리영역이 형성되도록, 연속하여 증착형성된 버퍼층으로서의 산화막과 제1산화방지층인 질화막을 사진식각방법으로 패터닝하여 개구부를 형성한 뒤에 선택적으로 채널스톱이온 주입공정을 행하고, 제2산화방지층으로서 산화막과 식각선택성이 있는 물질로 중간층인 질화막으로 된 측벽스페이서를 형성하고 측벽스페이서에 의해 정의된 노출된 실리콘 영역에 대해 열산화시켜 1차 필드 산화막(10)을 형성한다. 이때, 1차 필드 산화막(10)를 충분히 산화시키지 않아 제1질화막(3)의 하부로 성장되지 않도록 한다. 또한, 개구부 형성후에 채널 스톱이온 주입을 행할 수 있다.

다음에 제2도(b)와 같이 측벽스페이서(8)을 마스크로하여 제1차 필드산화막(10)을 부분적으로 식각하여 기판의 실리콘이 노출되게 한다. 이때 제1질화막(3)은 산화막 식각시 마찬가지로 마스킹 역할을 하고 있다.

그리고, 제2도(c)와 같이, 노출된 기판의 실리콘을 다시 산화시켜 제2차필드 산화막(13)을 형성한다. 그러므로, 제1차 필드산화막(10)과 제2차 필드산화막(13)으로 된 충분한 두께를 갖는 필드산화막(14)이 완성된다. 상기에서 제2차 필드산화막(13)을 형성하기 위한 산화 공정시 잔류하는 제1차 필드산화막(10)은 산소가 제1질화막(3)의 하부로 침투되어 산화되는 것을 방지하므로 버드비크가 발생되지 않는다.

제2도(d)는 2차에 걸쳐 국부 산화하여 요구되는 필드산화막(14)을 형성한 후에 불필요한 막질들을 식각하여 제거한 후의 단면을 나타낸 것이다.

상술한 바와 같이 본 발명은 필드산화막을 2번의 산화 공정에 의해 형성하므로 2차 필드산화막에 의해서 필드 산화막이 실리콘 기판에 형성되는 깊이가 깊어짐으로 해서 격리특성이 향상되며, 또한, 2차 필드산화막 형성시 잔류하는 1차 필드산화막에 의해 산소가 제1질화막 하부로 침투되는 것을 방지하여 버드 비크는 종래기술에 비해 상대적으로 줄어듦으로서 소자 집적도가 향상될 수 있다.

Claims (5)

1. (2차 정정) 실리콘 기판상에 버퍼층을 형성하고 그위에 제1산화방지층을 형성한, 소자분리영역에 정의하여 소자분리영역의 반도체기판이 노출되게 하는 단계; 전면에 제2산화방지층을 데포지션하고 제2산화방지층위에 제2산화방지층과 식각 선택성이 있는 물질로 중간층을 데포지션한 후 실리콘 기판이 노출되도록 에치백하여 소자분리영역 측벽에 잔류한 상기 제2산화방지층과 상기 중간층으로 이루어진 측벽스페이스를 형성하는 단계; 노출된 상기 실리콘 기판 부위를 산화시켜 1차 필드산화막을 형성하되 상기 1차 필드 산화막을 상기 제1산화방지층의 하부로 성장하지 않도록 형성한 후, 측벽스페이스를 마스크로 하여 상기 제1필드산화막을 일부 식각하여 실리콘기판이 노출되게 하는 단계; 상기 노출된 실리콘기판에 대해 다시 산화시켜 2차 필드 산화막을 형성하는 단계를 포함하여 이루어지는 반도체 소자 분리 방법.
2. (정정) 제1항에 있어서, 상기 제1산화방지층 및 제2산화방지층을 실리콘 질화막으로 형성하는 것을 특징으로 하는 반도체 소자 분리 방법.
3. (정정) 제1항에 있어서, 상기 버퍼층과 중간층을 실리콘산화막으로 형성하는 것을 특징으로 하는 반도체 소자 분리 방법.
4. (정정) 제1항에 있어서, 상기 소자분리영역 측벽에 측벽스페이스를 형성한후 채널 스톱이온 주입단계를 더 포함하는 것을 특징으로 하는 반도체 소자 분리 방법.
5. (정정) 제1항에 있어서, 상기 측벽스페이스를 마스크로 하여 상기 제1필드산화막을 일부 식각하여 실리콘기판이 노출되게 하는 단계후에 채널 스톱이온 주입단계를 더 포함하는 것을 특징으로 하는 반도체 소자 분리 방법.