JPH09232304A - 半導体装置のｌｏｃｏｓ素子分離方法 - Google Patents
半導体装置のｌｏｃｏｓ素子分離方法Info
- Publication number
- JPH09232304A JPH09232304A JP9030503A JP3050397A JPH09232304A JP H09232304 A JPH09232304 A JP H09232304A JP 9030503 A JP9030503 A JP 9030503A JP 3050397 A JP3050397 A JP 3050397A JP H09232304 A JPH09232304 A JP H09232304A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- pad insulating
- semiconductor device
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 活性領域におけるバーズビークの形成を防止
しながら、フィールド酸化膜と活性領域との間に形成さ
れた段差部位がスムーズな傾斜度を有する半導体素子の
ＬＯＣＯＳ素子分離方法を提供する。 【解決手段】 半導体基板１１０上に第１パッド絶縁膜
１２０及び第１酸化防止膜１３０を順次に形成し、前記
第１パッド絶縁膜及び第１酸化防止膜をパターンエッチ
ングして、前記半導体基板の所定領域を露出させるよう
に第１パッド絶縁膜パターン１２０ａ及び酸化防止膜パ
ターン１３０ａを形成し、露出された前記半導体基板の
表面に第２パッド絶縁膜１４０を形成し、前記半導体基
板の全面に第２酸化防止膜１５０を形成し、前記第２酸
化防止膜の一部をエッチングして酸化防止膜パターンの
側壁にスペーサ１５０ａを形成し、前記第２パッド絶縁
膜及びその下部の基板を酸化させてフィールド酸化膜１
６０を形成し、前記第１パッド絶縁膜パターン、酸化防
止膜パターン及びスペーサを取り除くことで、ＬＯＣＯ
Ｓ素子分離を行う。
しながら、フィールド酸化膜と活性領域との間に形成さ
れた段差部位がスムーズな傾斜度を有する半導体素子の
ＬＯＣＯＳ素子分離方法を提供する。 【解決手段】 半導体基板１１０上に第１パッド絶縁膜
１２０及び第１酸化防止膜１３０を順次に形成し、前記
第１パッド絶縁膜及び第１酸化防止膜をパターンエッチ
ングして、前記半導体基板の所定領域を露出させるよう
に第１パッド絶縁膜パターン１２０ａ及び酸化防止膜パ
ターン１３０ａを形成し、露出された前記半導体基板の
表面に第２パッド絶縁膜１４０を形成し、前記半導体基
板の全面に第２酸化防止膜１５０を形成し、前記第２酸
化防止膜の一部をエッチングして酸化防止膜パターンの
側壁にスペーサ１５０ａを形成し、前記第２パッド絶縁
膜及びその下部の基板を酸化させてフィールド酸化膜１
６０を形成し、前記第１パッド絶縁膜パターン、酸化防
止膜パターン及びスペーサを取り除くことで、ＬＯＣＯ
Ｓ素子分離を行う。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に半導体装置のＬＯＣＯＳ（localoxidati
on of silicon）素子分離方法に関するものである。
法に係り、特に半導体装置のＬＯＣＯＳ（localoxidati
on of silicon）素子分離方法に関するものである。
【０００２】
【従来の技術】半導体装置の素子分離方法は、ＬＯＣＯ
Ｓ素子分離方法とトレンチ素子分離方法とに分離され
る。ＬＯＣＯＳ素子分離方法は、単純な工程で広い部位
と狭い部位とを同時に素子分離できる。しかしながら、
バーズビーク（bird′s beak）が形成されるため、素子
分離領域の幅が広がり、活性領域の専用面積が縮まると
いう問題がある。
Ｓ素子分離方法とトレンチ素子分離方法とに分離され
る。ＬＯＣＯＳ素子分離方法は、単純な工程で広い部位
と狭い部位とを同時に素子分離できる。しかしながら、
バーズビーク（bird′s beak）が形成されるため、素子
分離領域の幅が広がり、活性領域の専用面積が縮まると
いう問題がある。
【０００３】更に、このようなバーズビークの不均一な
形状は、半導体装置の信頼性を低下させる。その上、フ
ィールド酸化膜の形成時に、フィールド酸化膜の縁部に
熱膨張係数の差による応力が集まることにより、シリコ
ン基板に結晶欠陥が生じて、漏れ電流が増える。前記バ
ーズビークの形成を防止するため、パッド酸化膜を１０
０Å以下としてフィールド酸化膜を形成したり、パッド
酸化膜の代わりにシリコンオキシナイトライド（ＳｉＯ
x Ｎy ）膜を用いてフィールド酸化膜を形成する方法な
どが提案されている。
形状は、半導体装置の信頼性を低下させる。その上、フ
ィールド酸化膜の形成時に、フィールド酸化膜の縁部に
熱膨張係数の差による応力が集まることにより、シリコ
ン基板に結晶欠陥が生じて、漏れ電流が増える。前記バ
ーズビークの形成を防止するため、パッド酸化膜を１０
０Å以下としてフィールド酸化膜を形成したり、パッド
酸化膜の代わりにシリコンオキシナイトライド（ＳｉＯ
x Ｎy ）膜を用いてフィールド酸化膜を形成する方法な
どが提案されている。
【０００４】しかしながら、かかる方法でフィールド酸
化膜を形成する場合には、バーズビークの発生は減少さ
せうるが、フィールド酸化膜の縁部の傾斜が急になる。
その結果、フィールド酸化膜と活性領域との間に形成さ
れた段差部位の傾斜も急になり、後続の工程に悪影響を
及ぼす。例えば、後続の工程でゲート酸化膜を形成する
場合に、フィールド酸化膜とこれに隣接する活性領域と
の境界部位で酸化膜の成長が遅くなり、ゲート酸化膜の
厚さが薄くなる現象が発生する。したがって、ゲート酸
化膜の厚さが不均一になり、素子の信頼性を低下させ
る。
化膜を形成する場合には、バーズビークの発生は減少さ
せうるが、フィールド酸化膜の縁部の傾斜が急になる。
その結果、フィールド酸化膜と活性領域との間に形成さ
れた段差部位の傾斜も急になり、後続の工程に悪影響を
及ぼす。例えば、後続の工程でゲート酸化膜を形成する
場合に、フィールド酸化膜とこれに隣接する活性領域と
の境界部位で酸化膜の成長が遅くなり、ゲート酸化膜の
厚さが薄くなる現象が発生する。したがって、ゲート酸
化膜の厚さが不均一になり、素子の信頼性を低下させ
る。
【０００５】図１乃至図４は、従来の技術による半導体
装置のＬＯＣＯＳ素子分離方法を説明するための断面図
である。図１はパッド絶縁膜２０及び酸化防止膜３０を
形成する工程を説明するための断面図である。まず、半
導体基板１０の上にパッド絶縁膜２０を形成する。ここ
で、前記パッド絶縁膜２０はバーズビークの発生を防止
するため、シリコンオキシナイトライド（ＳｉＯx Ｎ
y ）で形成される。
装置のＬＯＣＯＳ素子分離方法を説明するための断面図
である。図１はパッド絶縁膜２０及び酸化防止膜３０を
形成する工程を説明するための断面図である。まず、半
導体基板１０の上にパッド絶縁膜２０を形成する。ここ
で、前記パッド絶縁膜２０はバーズビークの発生を防止
するため、シリコンオキシナイトライド（ＳｉＯx Ｎ
y ）で形成される。
【０００６】図２はパターニングされたパッド絶縁膜パ
ターン２０ａ及び酸化防止膜パターン３０ａを形成する
工程を説明するための断面図である。この工程におい
て、前記半導体基板１０の所定領域を露出させるよう
に、前記酸化防止膜３０及び前記パッド絶縁膜２０をパ
ターンエッチングして、酸化防止膜パターン３０ａ及び
パッド絶縁膜パターン２０ａを形成する。
ターン２０ａ及び酸化防止膜パターン３０ａを形成する
工程を説明するための断面図である。この工程におい
て、前記半導体基板１０の所定領域を露出させるよう
に、前記酸化防止膜３０及び前記パッド絶縁膜２０をパ
ターンエッチングして、酸化防止膜パターン３０ａ及び
パッド絶縁膜パターン２０ａを形成する。
【０００７】図３はフィールド酸化膜４０を形成する工
程を説明するための断面図である。前記露出された半導
体基板を酸化させてフィールド酸化膜４０を形成する。
この際、前記パッド絶縁膜パターン２０ａがバーズビー
クの形成を防止する。図４は前記酸化防止膜パターン３
０ａ及びパッド絶縁膜パターン２０ａを取り除いた結果
物を示す断面図である。前記フィールド酸化膜４０が形
成されない部分は活性領域をなす。
程を説明するための断面図である。前記露出された半導
体基板を酸化させてフィールド酸化膜４０を形成する。
この際、前記パッド絶縁膜パターン２０ａがバーズビー
クの形成を防止する。図４は前記酸化防止膜パターン３
０ａ及びパッド絶縁膜パターン２０ａを取り除いた結果
物を示す断面図である。前記フィールド酸化膜４０が形
成されない部分は活性領域をなす。
【０００８】ここで、前記活性領域４０にはバーズビー
クが形成されないので、前記フィールド酸化膜４０の縁
部の傾斜度（θ）は大きくなる。したがって、前記活性
領域とフィールド酸化膜との間に形成された段差部位の
傾斜度も大きくなり、後続の工程時のパターン不良及び
段差塗布性などの問題を発生させるおそれがある。
クが形成されないので、前記フィールド酸化膜４０の縁
部の傾斜度（θ）は大きくなる。したがって、前記活性
領域とフィールド酸化膜との間に形成された段差部位の
傾斜度も大きくなり、後続の工程時のパターン不良及び
段差塗布性などの問題を発生させるおそれがある。
【０００９】
【発明が解決しようとする課題】上述したように、従来
の技術による半導体装置のＬＯＣＯＳ素子分離方法によ
れば、前記フィールド酸化膜４０の縁部の傾斜度（θ）
が急になり、後続の工程時のパターン不良及び段差塗布
性などの問題がある。したがって、本発明が解決しよう
とする課題は、活性領域におけるバーズビークの形成を
防止しながら、フィールド酸化膜の縁部の傾斜度を減ら
すことが出来る半導体装置のＬＯＣＯＳ素子分離方法を
提供することにある。
の技術による半導体装置のＬＯＣＯＳ素子分離方法によ
れば、前記フィールド酸化膜４０の縁部の傾斜度（θ）
が急になり、後続の工程時のパターン不良及び段差塗布
性などの問題がある。したがって、本発明が解決しよう
とする課題は、活性領域におけるバーズビークの形成を
防止しながら、フィールド酸化膜の縁部の傾斜度を減ら
すことが出来る半導体装置のＬＯＣＯＳ素子分離方法を
提供することにある。
【００１０】
【課題を解決するための手段】前記課題を達成するため
に、本発明の半導体装置のＬＯＣＯＳ素子分離方法は、
（ａ）半導体基板上に第１パッド絶縁膜及び第１酸化防
止膜を順次に形成する工程と、（ｂ）前記半導体基板の
所定領域を露出させるように、前記第１パッド絶縁膜及
び第１酸化防止膜をパターニングして第１パッド絶縁膜
パタ−ン及び酸化防止膜パタ−ンを形成する工程と、
（ｃ）露出された前記半導体基板の表面に第２パッド絶
縁膜を形成する工程と、（ｄ）前記半導体基板の全面に
第２酸化防止膜を形成する工程と、（ｅ）前記第２酸化
防止膜の一部をエッチングして酸化防止膜パターンの側
壁にスペーサを形成する工程と、（ｆ）前記第２パッド
絶縁膜及びその下部の基板を酸化させてフィールド酸化
膜を形成する工程と、（ｇ）前記第１パッド絶縁膜パタ
ーン、酸化防止膜パターン及びスペーサを取り除く工程
とを含むことを特徴とする。
に、本発明の半導体装置のＬＯＣＯＳ素子分離方法は、
（ａ）半導体基板上に第１パッド絶縁膜及び第１酸化防
止膜を順次に形成する工程と、（ｂ）前記半導体基板の
所定領域を露出させるように、前記第１パッド絶縁膜及
び第１酸化防止膜をパターニングして第１パッド絶縁膜
パタ−ン及び酸化防止膜パタ−ンを形成する工程と、
（ｃ）露出された前記半導体基板の表面に第２パッド絶
縁膜を形成する工程と、（ｄ）前記半導体基板の全面に
第２酸化防止膜を形成する工程と、（ｅ）前記第２酸化
防止膜の一部をエッチングして酸化防止膜パターンの側
壁にスペーサを形成する工程と、（ｆ）前記第２パッド
絶縁膜及びその下部の基板を酸化させてフィールド酸化
膜を形成する工程と、（ｇ）前記第１パッド絶縁膜パタ
ーン、酸化防止膜パターン及びスペーサを取り除く工程
とを含むことを特徴とする。
【００１１】本発明による半導体装置のＬＯＣＯＳ素子
分離方法によれば、前記第１パッド絶縁膜パターンによ
り活性領域におけるバーズビークの形成を防止するのみ
ならず、前記フィールド酸化膜と活性領域との間に形成
された段差部位の傾斜をスムーズにすることができる。
分離方法によれば、前記第１パッド絶縁膜パターンによ
り活性領域におけるバーズビークの形成を防止するのみ
ならず、前記フィールド酸化膜と活性領域との間に形成
された段差部位の傾斜をスムーズにすることができる。
【００１２】
【発明の実施の形態】以下、添付した図面に基づき本発
明の実施の形態を詳しく説明する。図５乃至図１１は、
本発明による実施の形態の半導体装置のＬＯＣＯＳ素子
分離方法を説明するための断面図である。図５は、第１
パッド絶縁膜１２０及び第１酸化防止膜１３０を形成す
る工程を説明するための断面図である。まず、半導体基
板１１０の上に第１パッド絶縁膜１２０を形成する。こ
こで、前記第１パッド絶縁膜１２０はバーズビークの形
成を防止するため、シリコンオキシナイトライド（Ｓｉ
Ｏx Ｎy ）、又は７０〜１００Åの厚さを有するシリコ
ン酸化物で形成されることが望ましい。
明の実施の形態を詳しく説明する。図５乃至図１１は、
本発明による実施の形態の半導体装置のＬＯＣＯＳ素子
分離方法を説明するための断面図である。図５は、第１
パッド絶縁膜１２０及び第１酸化防止膜１３０を形成す
る工程を説明するための断面図である。まず、半導体基
板１１０の上に第１パッド絶縁膜１２０を形成する。こ
こで、前記第１パッド絶縁膜１２０はバーズビークの形
成を防止するため、シリコンオキシナイトライド（Ｓｉ
Ｏx Ｎy ）、又は７０〜１００Åの厚さを有するシリコ
ン酸化物で形成されることが望ましい。
【００１３】次いで、前記第１パッド絶縁膜１２０の上
に第１酸化防止膜１３０を形成する。ここで、前記第１
酸化防止膜１３０はシリコン窒化物又はシリコンオキシ
ナイトライド膜で形成される。図６は、パターニングさ
れた酸化防止膜パターン１３０ａ及び第１パッド絶縁膜
パターン１２０ａを形成する工程を示すための断面図で
ある。前記半導体基板１１０の所定領域を露出させるよ
うに、前記第１酸化防止膜１３０及び前記第１パッド絶
縁膜１２０をパターンエッチングして、酸化防止膜パタ
ーン１３０ａ及び第１パッド絶縁膜パターン１２０ａを
形成する。
に第１酸化防止膜１３０を形成する。ここで、前記第１
酸化防止膜１３０はシリコン窒化物又はシリコンオキシ
ナイトライド膜で形成される。図６は、パターニングさ
れた酸化防止膜パターン１３０ａ及び第１パッド絶縁膜
パターン１２０ａを形成する工程を示すための断面図で
ある。前記半導体基板１１０の所定領域を露出させるよ
うに、前記第１酸化防止膜１３０及び前記第１パッド絶
縁膜１２０をパターンエッチングして、酸化防止膜パタ
ーン１３０ａ及び第１パッド絶縁膜パターン１２０ａを
形成する。
【００１４】図７は、第２パッド絶縁膜１４０を形成す
る工程を説明するための断面図である。ここで、露出さ
れた前記半導体基板１１０の上に第２パッド絶縁膜１４
０を形成する。ここで、前記第２パッド絶縁膜１４０は
熱酸化工程で形成される。この時、フィールド酸化膜
（図１０の１６０参照）の形成時のバーズビークの発生
を防止するため、前記第２パッド絶縁膜１４０を前記第
１パッド絶縁膜１２０より厚く、例えば１６０Å程度と
することが望ましい。
る工程を説明するための断面図である。ここで、露出さ
れた前記半導体基板１１０の上に第２パッド絶縁膜１４
０を形成する。ここで、前記第２パッド絶縁膜１４０は
熱酸化工程で形成される。この時、フィールド酸化膜
（図１０の１６０参照）の形成時のバーズビークの発生
を防止するため、前記第２パッド絶縁膜１４０を前記第
１パッド絶縁膜１２０より厚く、例えば１６０Å程度と
することが望ましい。
【００１５】図８は、第２酸化防止膜１５０を形成する
工程を説明するための断面図である。前記第２パッド絶
縁膜１４０が形成された基板の全面に、第２酸化防止膜
１５０を約２００Åの厚さに形成する。ここで、前記第
２酸化防止膜１５０はシリコン窒化物又はシリコンオキ
シナイトライドで形成される。図９は、スペーサ１５０
ａを形成する工程を説明するための断面図である。前記
第２パッド絶縁膜１４０を露出させるように、前記第２
酸化防止膜１５０を異方性エッチングすることにより、
前記酸化防止膜パターン１３０ａの側壁にスペーサ１５
０ａを形成する。
工程を説明するための断面図である。前記第２パッド絶
縁膜１４０が形成された基板の全面に、第２酸化防止膜
１５０を約２００Åの厚さに形成する。ここで、前記第
２酸化防止膜１５０はシリコン窒化物又はシリコンオキ
シナイトライドで形成される。図９は、スペーサ１５０
ａを形成する工程を説明するための断面図である。前記
第２パッド絶縁膜１４０を露出させるように、前記第２
酸化防止膜１５０を異方性エッチングすることにより、
前記酸化防止膜パターン１３０ａの側壁にスペーサ１５
０ａを形成する。
【００１６】図１０は、フィールド酸化膜１６０を形成
する工程を説明するための断面図である。湿式酸化方法
で前記第２パッド絶縁膜１４０とその下部の半導体基板
１１０を酸化させて、約３５００Åの厚さを有するフィ
ールド酸化膜１６０を形成する。ここで、シリコン窒化
物又はシリコンオキシナイトライドからなる前記スペー
サ１５０ａの下部にはバーズビークが形成される。前記
バーズビークは主として非活性領域１７２に形成され、
活性領域に形成される一部のバーズビークは最小量とな
るように保持される。これは、前記第１パッド絶縁膜パ
ターン１２０ａにより前記活性領域１７１におけるバー
ズビークの発生が防止されるからである。第２酸化防止
膜１５０の厚さが増えるにつれて非活性領域１７２にお
けるバーズビークの長さは延びる。したがって、フィー
ルド酸化膜１６０の表面上部の傾斜度は低下する。すな
わち、フィールド酸化膜１６０の表面上部はスムーズに
なる。
する工程を説明するための断面図である。湿式酸化方法
で前記第２パッド絶縁膜１４０とその下部の半導体基板
１１０を酸化させて、約３５００Åの厚さを有するフィ
ールド酸化膜１６０を形成する。ここで、シリコン窒化
物又はシリコンオキシナイトライドからなる前記スペー
サ１５０ａの下部にはバーズビークが形成される。前記
バーズビークは主として非活性領域１７２に形成され、
活性領域に形成される一部のバーズビークは最小量とな
るように保持される。これは、前記第１パッド絶縁膜パ
ターン１２０ａにより前記活性領域１７１におけるバー
ズビークの発生が防止されるからである。第２酸化防止
膜１５０の厚さが増えるにつれて非活性領域１７２にお
けるバーズビークの長さは延びる。したがって、フィー
ルド酸化膜１６０の表面上部の傾斜度は低下する。すな
わち、フィールド酸化膜１６０の表面上部はスムーズに
なる。
【００１７】図１１は、前記第パッド絶縁膜パターン１
２０ａ、前記酸化防止膜パターン１３０ａ及び前記スペ
ーサ１５０ａを取り除いた結果物を示す断面図である。
具体的には、前記スペーサ１５０ａはその下部のフィー
ルド酸化膜１６０が厚く形成されることを防止するの
で、前記フィールド酸化膜１６０の縁部の傾斜度（α）
が小さくなり、前記フィールド酸化膜１６０と前記活性
領域との間に形成される段差部位はスムーズな傾斜度を
有する。
２０ａ、前記酸化防止膜パターン１３０ａ及び前記スペ
ーサ１５０ａを取り除いた結果物を示す断面図である。
具体的には、前記スペーサ１５０ａはその下部のフィー
ルド酸化膜１６０が厚く形成されることを防止するの
で、前記フィールド酸化膜１６０の縁部の傾斜度（α）
が小さくなり、前記フィールド酸化膜１６０と前記活性
領域との間に形成される段差部位はスムーズな傾斜度を
有する。
【００１８】尚、本発明は前記実施の形態に限るもので
なく、多くの変形が本発明の技術的な思想内で塗布分野
の通常の知識を持つ者により可能なのは明らかである。
なく、多くの変形が本発明の技術的な思想内で塗布分野
の通常の知識を持つ者により可能なのは明らかである。
【００１９】
【発明の効果】上述したように、本発明による半導体装
置のＬＯＣＯＳ素子分離方法によれば、第１パッド絶縁
膜パターン１２０ａにより活性領域におけるバーズビー
クの形成を防止するのみならず、フィールド酸化膜１６
０と活性領域との間に形成される段差部位の傾斜度をス
ムーズにすることができる。
置のＬＯＣＯＳ素子分離方法によれば、第１パッド絶縁
膜パターン１２０ａにより活性領域におけるバーズビー
クの形成を防止するのみならず、フィールド酸化膜１６
０と活性領域との間に形成される段差部位の傾斜度をス
ムーズにすることができる。
【図１】従来の技術による半導体装置のＬＯＣＯＳ素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図２】従来の技術による半導体装置のＬＯＣＯＳ素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図３】従来の技術による半導体装置のＬＯＣＯＳ素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図４】従来の技術による半導体装置のＬＯＣＯＳ素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図５】本発明による実施の形態の半導体装置のＬＯＣ
ＯＳ素子分離方法を説明するための断面図である。
ＯＳ素子分離方法を説明するための断面図である。
【図６】本発明による実施の形態の半導体装置のＬＯＣ
ＯＳ素子分離方法を説明するための断面図である。
ＯＳ素子分離方法を説明するための断面図である。
【図７】本発明による実施の形態の半導体装置のＬＯＣ
ＯＳ素子分離方法を説明するための断面図である。
ＯＳ素子分離方法を説明するための断面図である。
【図８】本発明による実施の形態の半導体装置のＬＯＣ
ＯＳ素子分離方法を説明するための断面図である。
ＯＳ素子分離方法を説明するための断面図である。
【図９】本発明による実施の形態の半導体装置のＬＯＣ
ＯＳ素子分離方法を説明するための断面図である。
ＯＳ素子分離方法を説明するための断面図である。
【図１０】本発明による実施の形態の半導体装置のＬＯ
ＣＯＳ素子分離方法を説明するための断面図である。
ＣＯＳ素子分離方法を説明するための断面図である。
【図１１】本発明による実施の形態の半導体装置のＬＯ
ＣＯＳ素子分離方法を説明するための断面図である。
ＣＯＳ素子分離方法を説明するための断面図である。
１１０ 半導体基板 １２０ 第１パッド絶縁膜 １２０ａ 第１パッド絶縁膜パターン １３０ 第１酸化防止膜 １３０ａ 第１酸化防止膜パターン １４０ 第２パッド絶縁膜 １５０ 第２酸化防止膜 １５０ａ スペーサ １６０ フィールド酸化膜
Claims (10)
- 【請求項１】 （ａ）半導体基板上に第１パッド絶縁膜
及び第１酸化防止膜を順次に形成する工程と、 （ｂ）前記半導体基板の所定領域を露出させるように、
前記第１パッド絶縁膜及び第１酸化防止膜をパターニン
グして第１パッド絶縁膜パタ−ン及び酸化防止膜パタ−
ンを形成する工程と、 （ｃ）露出された前記半導体基板の表面に第２パッド絶
縁膜を形成する工程と、 （ｄ）前記半導体基板の全面に第２酸化防止膜を形成す
る工程と、 （ｅ）前記第２酸化防止膜の一部をエッチングして酸化
防止膜パターンの側壁にスペーサを形成する工程と、 （ｆ）前記第２パッド絶縁膜及びその下部の基板を酸化
させてフィールド酸化膜を形成する工程と、 （ｇ）前記第１パッド絶縁膜パターン、酸化防止膜パタ
ーン及びスペーサを取り除く工程とを含むことを特徴と
する半導体装置のＬＯＣＯＳ素子分離方法。 - 【請求項２】 前記第１パッド絶縁膜は、シリコン酸化
物で形成されることを特徴とする請求項１に記載の半導
体装置のＬＯＣＯＳ素子分離方法。 - 【請求項３】 前記第２パッド絶縁膜の厚さは、前記第
１パッド絶縁膜より厚く形成されることを特徴とする請
求項２に記載の半導体装置のＬＯＣＯＳ素子分離方法。 - 【請求項４】 前記第１パッド絶縁膜は、７０〜１００
Åの厚さで形成されることを特徴とする請求項２に記載
の半導体装置のＬＯＣＯＳ素子分離方法。 - 【請求項５】 前記第１パッド絶縁膜は、シリコンオキ
シナイトライド膜（ＳｉＯx Ｎy ）で形成されることを
特徴とする請求項１に記載の半導体装置のＬＯＣＯＳ素
子分離方法。 - 【請求項６】 前記第２パッド絶縁膜は、シリコン酸化
物で形成されることを特徴とする請求項１に記載の半導
体装置のＬＯＣＯＳ素子分離方法。 - 【請求項７】 前記第２パッド絶縁膜は、熱酸化工程で
形成されることを特徴とする請求項６に記載の半導体装
置のＬＯＣＯＳ素子分離方法。 - 【請求項８】 前記第１及び第２酸化防止膜は、シリコ
ン窒化物及びシリコンオキシナイトライド膜からなる群
から選ばれるいずれか１つで形成されることを特徴とす
る請求項１に記載の半導体装置のＬＯＣＯＳ素子分離方
法。 - 【請求項９】 前記スペーサは、シリコン窒化物及びシ
リコンオキシナイトライド膜からなる群から選ばれるい
ずれか１つで形成されることを特徴とする請求項１に記
載の半導体装置のＬＯＣＯＳ素子分離方法。 - 【請求項１０】 半導体装置のＬＯＣＯＳ素子分離方法
であって、 活性領域の半導体基板上を覆う第１パッド絶縁膜の形成
より、フィールド酸化膜形成時のバーズビークを抑え、 前記第１パッド絶縁膜及び前記第１パッド絶縁膜を覆う
第１酸化防止膜の側壁への第２パッド絶縁膜からなるス
ペーサの形成により、前記フィールド酸化膜と活性領域
との間に形成される段差部位の傾斜度をスムーズにする
ことを特徴とする半導体装置のＬＯＣＯＳ素子分離方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR96-4201 | 1996-02-22 | ||
| KR1019960004201A KR0176196B1 (ko) | 1996-02-22 | 1996-02-22 | 반도체 장치의 로코스 소자분리 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232304A true JPH09232304A (ja) | 1997-09-05 |
Family
ID=19451576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9030503A Pending JPH09232304A (ja) | 1996-02-22 | 1997-02-14 | 半導体装置のｌｏｃｏｓ素子分離方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5846596A (ja) |
| JP (1) | JPH09232304A (ja) |
| KR (1) | KR0176196B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4027447B2 (ja) * | 1996-04-24 | 2007-12-26 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| KR100228773B1 (ko) * | 1996-12-31 | 1999-11-01 | 김영환 | 반도체소자 및 그 제조방법 |
| US6069059A (en) | 1997-11-18 | 2000-05-30 | Micron Technology, Inc. | Well-drive anneal technique using preplacement of nitride films for enhanced field isolation |
| KR100831671B1 (ko) * | 2001-12-15 | 2008-05-22 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| US7118935B2 (en) * | 2003-03-31 | 2006-10-10 | Intel Corporation | Bump style MEMS switch |
| US6949448B2 (en) * | 2003-04-01 | 2005-09-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Local oxidation of silicon (LOCOS) method employing graded oxidation mask |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4583281A (en) * | 1985-03-13 | 1986-04-22 | General Electric Company | Method of making an integrated circuit |
| US4758530A (en) * | 1986-12-08 | 1988-07-19 | Delco Electronics Corporation | Doubly-self-aligned hole-within-a-hole structure in semiconductor fabrication involving a double LOCOS process aligned with sidewall spacers |
| US4729816A (en) * | 1987-01-02 | 1988-03-08 | Motorola, Inc. | Isolation formation process with active area protection |
| US4863562A (en) * | 1988-02-11 | 1989-09-05 | Sgs-Thomson Microelectronics, Inc. | Method for forming a non-planar structure on the surface of a semiconductor substrate |
-
1996
- 1996-02-22 KR KR1019960004201A patent/KR0176196B1/ko not_active IP Right Cessation
-
1997
- 1997-02-04 US US08/794,929 patent/US5846596A/en not_active Expired - Lifetime
- 1997-02-14 JP JP9030503A patent/JPH09232304A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5846596A (en) | 1998-12-08 |
| KR970063667A (ko) | 1997-09-12 |
| KR0176196B1 (ko) | 1999-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326282B1 (en) | Method of forming trench isolation in a semiconductor device and structure formed thereby | |
| KR100192178B1 (ko) | 반도체 소자의 아이솔레이션 방법 | |
| US5629230A (en) | Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion | |
| JPH09232304A (ja) | 半導体装置のｌｏｃｏｓ素子分離方法 | |
| US5696020A (en) | Method for fabricating semiconductor device isolation region using a trench mask | |
| JP3998288B2 (ja) | 半導体装置の素子分離方法 | |
| US5348906A (en) | Method for manufacturing semiconductor device | |
| JPH08236611A (ja) | 半導体装置の素子分離方法 | |
| JPH11340315A (ja) | 半導体装置の製造方法 | |
| KR20000042870A (ko) | 반도체 소자의 트렌치 형성방법 | |
| US5930647A (en) | Methods of forming field oxide and active area regions on a semiconductive substrate | |
| JPH0744214B2 (ja) | 半導体装置の製造方法 | |
| JP3923584B2 (ja) | 半導体装置の素子分離膜形成方法 | |
| JPH0258778B2 (ja) | ||
| KR100464939B1 (ko) | 반도체장치의소자분리막형성방법 | |
| KR100311172B1 (ko) | 반도체소자분리방법 | |
| KR100223758B1 (ko) | 반도체 소자의 소자 분리 산화막 형성방법 | |
| US6482075B1 (en) | Process for planarizing an isolation structure in a substrate | |
| KR100422960B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| JPH1070186A (ja) | 半導体装置の素子分離膜形成方法 | |
| KR100239403B1 (ko) | 격리막 형성 방법 | |
| JPH0547921A (ja) | 半導体装置の製造方法 | |
| KR19980085786A (ko) | 반도체장치의 에어 버퍼 트렌치 소자분리 형성방법 | |
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPH05218193A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050218 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050729 |