JP3998288B2 - 半導体装置の素子分離方法 - Google Patents
半導体装置の素子分離方法 Download PDFInfo
- Publication number
- JP3998288B2 JP3998288B2 JP01635197A JP1635197A JP3998288B2 JP 3998288 B2 JP3998288 B2 JP 3998288B2 JP 01635197 A JP01635197 A JP 01635197A JP 1635197 A JP1635197 A JP 1635197A JP 3998288 B2 JP3998288 B2 JP 3998288B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- pattern
- film pattern
- pad insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は局部的酸化（Local Oxidation of Silicon、以下LOCOSと称する）方法による半導体装置の素子分離方法に係り、特に素子活性領域と非活性領域との境界部からバーズビーク（Bird's Beak ）が形成されることを防止しながら、素子活性領域基板面に対したフィールド酸化膜のエッジ部に形成される段差を緩和させ、半導体装置の製造工程中にゲート絶縁膜が薄く形成されることを防止しうるLOCOS方法を用いた半導体装置の素子分離方法に関する。
【０００２】
【従来の技術】
従来には半導体装置を製造するにおいて、半導体装置の素子間分離は工程の簡便性に因してLOCOS方法が代表的な素子分離方法として採択されて来た。
しかし、従来のLOCOS方法による素子分離は、その製造工程中素子分離領域に形成されたフィールド酸化膜と素子活性領域基板間の境界部からバーズビークと呼ばれるとがった形の不要な要素が発生される。このようなバーズビークの形成は素子活性領域の面積を減少させることにより高集積を要する現在の半導体装置の製造における合理的な方法とならない。一方、バーズビークは不均一に発生されるのでその形成を抑制しにくい。
【０００３】
また、素子分離領域上にフィールド酸化膜を形成する際、その絶縁膜の縁部で隣接物質間の熱膨張係数の差による応力（stress）の集中に因して基板に結晶欠陥がもたらされることにより漏れ電流が増加することになる。
前述したLOCOS方法による半導体装置の素子分離の問題点はバーズビークの形成から始まるのでこれを除去するための様々の努力の中、パッド絶縁膜を１００Å以下の薄膜で形成した後、フィールド酸化膜を形成する方法とパッド絶縁膜をシリコンオキシナイトライドを用いて形成した後、フィールド酸化膜を形成する方法がその代表的な改善方法である。
【０００４】
しかし、前記２つの方法によれば、前述したバーズビークが形成されることを防止しうる反面、素子活性領域の基板面に対したフィールド酸化膜のエッジ部の傾斜度が急に形成されることにより、素子活性領域の基板とフィールド酸化膜間の大きな段差をもたらす。半導体装置の製造工程で基板上に形成されたパターン等間の段差が大きいほどその製造工程の円滑な進行ができない。即ち、後続のゲート絶縁膜を形成するための酸化工程及びゲート形成工程時、前記発生された大きな段差は後続工程に影響を与えて完成された半導体素子、特にゲート酸化物の信頼性を低下させる要因として作用する。
【０００５】
以下、添付の図面に基づき従来の半導体装置の素子分離方法に対して具体的に説明し、その問題点を述べる。
図１乃至図４は従来のLOCOS方法を用いた半導体装置の素子分離方法を説明するため示した断面図である。
図１は基板１０上にパッド絶縁膜１５及び酸化防止膜２０を順次的に形成する工程を説明するため示した断面図であって、これは前記基板１０上にパッド絶縁膜１５を形成する第１工程及び前記パッド絶縁膜１５上に酸化防止膜２０を形成する第２工程で進行する。この際、前記パッド絶縁膜１５は後続の酸化工程でバーズビークが発生することを防止するため薄膜で形成することが望ましく、シリコンオキシナイトライドを用いて形成することもできる。
【０００６】
図２は前記基板１０の素子分離領域を露出させる酸化防止膜パターン２０ａ及びパッド絶縁膜パターン１５ａの開口部２５を形成する工程を説明するため示した断面図である。前記基板１０の素子活性領域上には前記酸化防止膜パターン２０ａ及びパッド絶縁膜パターン１５ａが残存し、前記基板１０で素子分離領域及びフィールド領域は露出されるように前記酸化防止膜（図１の２０）及びパッド絶縁膜（図１の１５）を除去することにより前記開口部２５を形成するパタニング工程で進行する。
【０００７】
図３はフィールド酸化膜３０を形成する工程を説明するため示した断面図であって、これは前記酸化防止膜パターン２０ａが露出された基板１０の酸化のためマスクで用いた後、前記露出された基板１０上に前記フィールド酸化膜３０を形成する酸化工程で進行する。この際、前記パッド絶縁膜パターン１５ａは従来のLOCOS酸化工程から随伴されるバーズビークが発生されることを抑制する役割をする。
【０００８】
図４は素子活性領域の基板１０を露出させる工程を説明するため示した断面図であって、これは前記酸化防止膜パターン（図３の２０ａ）及びパッド絶縁膜パターン（図３の１５ａ）を除去することにより前記基板１０の素子活性領域を露出させる工程で進行する。この際、前記フィールド酸化膜３０は露出された活性領域の基板面に対した傾斜度θ1 、即ち段差が大きく形成され、後続工程時形成される膜またはパターンを不均一にする段差塗布性等の問題点をもたらす。
【０００９】
【発明が解決しょうとする課題】
前述した従来のLOCOS方法を用いた半導体素子の分離方法によれば、フィールド酸化膜のエッジ部と素子活性領域の基板面との大きな段差に因した後続工程の劣化をもたらすので他の改善方法が必要となった。
本発明の目的は従来のLOCOS方法を用いた半導体素子の分離方法でフィールド酸化膜と活性領域の基板面との段差を緩和させることにより後続工程を容易に進行しうる半導体装置の素子分離方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の目的を達成するための半導体装置の素子分離方法は、基板上にパッド絶縁膜及び酸化防止膜を順次的に積層する段階と、前記酸化防止膜及びパッド絶縁膜をパタニングして基板の非活性領域を露出させる酸化防止膜パターン及びパッド絶縁膜パターンを形成する段階と、前記基板の露出されたフィールド領域を酸化させることによりフィールド酸化膜を形成する段階と、前記パッド絶縁膜パターンの縁部が露出されるように前記酸化防止膜の前記酸化防止膜パターンを内側に除去する段階と、前記基板の全面に絶縁膜を塗布する段階と、前記酸化防止膜パターンの上面が露出されるように前記絶縁膜をエッチングバックする段階と、活性領域を形成する前記基板を露出するため酸化防止膜パターン及び前記パッド絶縁膜パターンの下部を除去する段階と、前記活性領域の前記露出された基板と前記フィールド酸化膜のエッジとの間の段差を低める段差緩和パターンを形成するため前記エッチングバックされた絶縁膜パターンとその下部に形成された残存するパッド絶縁膜パターンを部分的に湿式蝕刻する段階とを含んで進行することを特徴とする。
【００１１】
【発明の実施の形態】
以下、添付の図面に基づき本発明に対してさらに詳しく説明する。図５乃至図１２は本発明による半導体装置の素子分離方法の一実施例を説明するため示した断面図である。
図５は基板１１０上にパッド絶縁膜１１５及び酸化防止膜１２０を順次的に形成する工程を説明するため示した断面図であって、これは前記基板１１０上にパッド絶縁膜１１５を形成する第１工程及び前記パッド絶縁膜１１５上に酸化防止膜１２０を形成する第２工程で進行する。この際、前記パッド絶縁膜１１５は後続の酸化工程でバーズビークが発生することを防止するため可能な限り薄膜で形成することが望ましく、例えば１６０Åほどの厚さを有するように形成しうる。一方、前記パッド絶縁膜１１５はシリコンオキシナイトライドを用いて形成することによりフィールド酸化膜１２５（図７参照）を形成する際発生されるバーズビークを防止することもできる。また、前記酸化防止膜１２０は窒化物を用いて形成でき、前記パッド絶縁膜１１５に比べて相当厚く、例えば１５００Åほどで形成しうる。
【００１２】
また、前記パッド絶縁膜１１５をストレスバッファ用酸化膜を用いて１００Å以下、例えば６０Åほどの厚さで形成しうる。
図６は前記基板１１０のフィールド領域１５０を露出させる酸化防止膜パターン１２０ａ及びパッド絶縁膜パターン１１５ａを形成する工程を説明するため示した断面図であって、酸化防止膜（図５の１２０）及びパッド絶縁膜（図５の１１５）は酸化防止膜パターン１２０ａ及びパッド絶縁膜パターン１１５ａが基板１１０の活性領域１６０に残存するようにパタニングし、基板１１０のフィールド領域１５０で蝕刻する。
【００１３】
図７はフィールド酸化膜１２５を形成する工程を説明するため示した断面図であって、これは前記酸化防止膜パターン１２０ａを露出された基板を酸化させるためのマスクで用いて前記フィールド酸化膜１２５を形成する酸化工程で進行する。この際、前記フィールド酸化膜１２５は３５００Åほどで形成しうる。
図８は素子活性領域の基板１１０上のパッド絶縁膜パターン１１５ａが酸化防止膜パターン１２０ｂにより一部露出されるように形成する工程を説明するため示した断面図であって、これは前記酸化防止膜パターン（図７の１２０ａ）を燐酸溶液（H3PO4）を用いた湿式蝕刻方法により内側に除去することにより前記パッド絶縁膜パターン１１５ａのエッジ部１７０を露出させる工程で進行する。この際、前記酸化防止膜パターン１２０ａ（図７）はパッド絶縁膜パターン１１５ａのエッジ部１７０を露出させるため２００Åほどの幅で蝕刻しうる。
【００１４】
図９は絶縁膜１３０を前記図８の行程による結果物基板の全面に形成する工程を説明するため示した断面図である。これは化学気相蒸着（ＣＶＤ）方法による工程で進行する。この際、前記絶縁膜１３０は高温熱酸化膜（ＨＴＯ）で形成することが望ましく、２５００Åほどの厚さで形成しうる。また、前記絶縁膜１３０はHTO、BPSG、PSG及びUSGの中何れか１つの物質を用いて形成しうる。
【００１５】
図１０は前記絶縁膜（図９の１３０）をエッチングバックする工程を説明するため示した断面図であって、１３０ａはエッチングバックされた絶縁膜を示し、ここで絶縁膜（図９の１３０）は酸化防止膜パターン１２０ｂが露出されるまで蝕刻される。その結果、エッチングバックされた絶縁膜１３０ａが形成される。この際、前記エッチングバックはＣＭＰまたは乾式蝕刻方法を用いて進行しうる。
【００１６】
図１１は基板１１０の素子活性領域１６０を露出させる開口部１３５を形成するように蝕刻する工程を説明するため示した断面図であって、１１５ｂはエッチングバック工程後に残存するパッド絶縁膜パターン、１３５は基板１１０の素子活性領域１６０を露出させる開口部を示す。これは前記行程による結果物基板上で前記露出された酸化防止膜パターン（図１０の１２０ｂ）及びその下部のパッド絶縁膜パターン（図１０の１１５ａ）を除去することにより基板１１０の素子活性領域１６０を露出させる前記開口部１３５を形成する湿式蝕刻工程で進行する。
【００１７】
図１２は前記フィールド酸化膜１２５のエッジ部の段差を緩和させるため進行する蝕刻工程を説明するため示した断面図であって、１４０は前記蝕刻により形成された段差緩和パターン、θ2 は前記基板１１０の素子活性領域１６０と前記段差緩和パターン１４０間の傾斜度を示す。
これは前記エッチングバックされた絶縁膜（図１１の１３０ａ）の１００Åほどを湿式パターンにより除去することにより前記フィールド酸化膜１２５のエッジ部上にその段差を緩和させる前記段差緩和パターン１４０を形成する工程で進行する。前記段差緩和パターン１４０は前記図１１の行程による結果物からエッチングバックされた絶縁膜１３０ａとその下部の残存するパッド絶縁膜パターン１１５ｂよりなる。即ち厳しく区分すれば、前記段差緩和パターン１４０の基板１０と面する一定の厚さは前記残存パッド絶縁膜パターン１１５ｂ（図１１）の一部よりなり、エッチングバックされた絶縁膜１３０ａ（図１１）は残存パッド絶縁膜パターン１１５ｂの一部上に置かれる。
【００１８】
前記段差緩和パターン１４０はフィールド酸化膜１５０の境界部と基板１１０の活性領域の露出された基板面との間で発生する大きな段差（または傾斜度、図４のθ1 ）の問題を改善しうる。
【００１９】
【発明の効果】
本発明の素子分離方法によれば、段差緩和パターンは後続工程、例えばゲート酸化物形成工程を容易にする。よって、大きな段差に因した従来の素子分離方法の問題点等を解決しうる。
本発明は前記実施例に限定されなく、多くの変形が本発明が属する技術的思想内で通常の知識を有する者により可能であることは明白である。
【図面の簡単な説明】
【図１】従来のLOCOS素子分離方法を説明するため示した断面図である。
【図２】従来のLOCOS素子分離方法を説明するため示した断面図である。
【図３】従来のLOCOS素子分離方法を説明するため示した断面図である。
【図４】従来のLOCOS素子分離方法を説明するため示した断面図である。
【図５】本発明による素子分離方法の一実施例を説明するため示した断面図である。
【図６】本発明による素子分離方法の一実施例を説明するため示した断面図である。
【図７】本発明による素子分離方法の一実施例を説明するため示した断面図である。
【図８】本発明による素子分離方法の一実施例を説明するため示した断面図である。
【図９】本発明による素子分離方法の一実施例を説明するため示した断面図である。
【図１０】本発明による素子分離方法の一実施例を説明するため示した断面図である。
【図１１】本発明による素子分離方法の一実施例を説明するため示した断面図である。
【図１２】本発明による素子分離方法の一実施例を説明するため示した断面図である。
【符号の説明】
１１０ 基板
１１５ パッド絶縁膜
１１５ａ パッド絶縁膜パターン
１１５ｂ パッド絶縁膜パターン
１２０ 酸化防止膜
１２０ａ 酸化防止膜パターン
１２０ｂ 酸化防止膜パターン
１２５ フィールド酸化膜
１３０ 絶縁膜
１３０ａ エッチングバックされた絶縁膜
１３５ 開口部
１４０ 段差緩和パターン
１５０ フィールド領域
１６０ 活性領域
１７０ エッジ部
【発明の属する技術分野】
本発明は局部的酸化（Local Oxidation of Silicon、以下LOCOSと称する）方法による半導体装置の素子分離方法に係り、特に素子活性領域と非活性領域との境界部からバーズビーク（Bird's Beak ）が形成されることを防止しながら、素子活性領域基板面に対したフィールド酸化膜のエッジ部に形成される段差を緩和させ、半導体装置の製造工程中にゲート絶縁膜が薄く形成されることを防止しうるLOCOS方法を用いた半導体装置の素子分離方法に関する。
【０００２】
【従来の技術】
従来には半導体装置を製造するにおいて、半導体装置の素子間分離は工程の簡便性に因してLOCOS方法が代表的な素子分離方法として採択されて来た。
しかし、従来のLOCOS方法による素子分離は、その製造工程中素子分離領域に形成されたフィールド酸化膜と素子活性領域基板間の境界部からバーズビークと呼ばれるとがった形の不要な要素が発生される。このようなバーズビークの形成は素子活性領域の面積を減少させることにより高集積を要する現在の半導体装置の製造における合理的な方法とならない。一方、バーズビークは不均一に発生されるのでその形成を抑制しにくい。
【０００３】
また、素子分離領域上にフィールド酸化膜を形成する際、その絶縁膜の縁部で隣接物質間の熱膨張係数の差による応力（stress）の集中に因して基板に結晶欠陥がもたらされることにより漏れ電流が増加することになる。
前述したLOCOS方法による半導体装置の素子分離の問題点はバーズビークの形成から始まるのでこれを除去するための様々の努力の中、パッド絶縁膜を１００Å以下の薄膜で形成した後、フィールド酸化膜を形成する方法とパッド絶縁膜をシリコンオキシナイトライドを用いて形成した後、フィールド酸化膜を形成する方法がその代表的な改善方法である。
【０００４】
しかし、前記２つの方法によれば、前述したバーズビークが形成されることを防止しうる反面、素子活性領域の基板面に対したフィールド酸化膜のエッジ部の傾斜度が急に形成されることにより、素子活性領域の基板とフィールド酸化膜間の大きな段差をもたらす。半導体装置の製造工程で基板上に形成されたパターン等間の段差が大きいほどその製造工程の円滑な進行ができない。即ち、後続のゲート絶縁膜を形成するための酸化工程及びゲート形成工程時、前記発生された大きな段差は後続工程に影響を与えて完成された半導体素子、特にゲート酸化物の信頼性を低下させる要因として作用する。
【０００５】
以下、添付の図面に基づき従来の半導体装置の素子分離方法に対して具体的に説明し、その問題点を述べる。
図１乃至図４は従来のLOCOS方法を用いた半導体装置の素子分離方法を説明するため示した断面図である。
図１は基板１０上にパッド絶縁膜１５及び酸化防止膜２０を順次的に形成する工程を説明するため示した断面図であって、これは前記基板１０上にパッド絶縁膜１５を形成する第１工程及び前記パッド絶縁膜１５上に酸化防止膜２０を形成する第２工程で進行する。この際、前記パッド絶縁膜１５は後続の酸化工程でバーズビークが発生することを防止するため薄膜で形成することが望ましく、シリコンオキシナイトライドを用いて形成することもできる。
【０００６】
図２は前記基板１０の素子分離領域を露出させる酸化防止膜パターン２０ａ及びパッド絶縁膜パターン１５ａの開口部２５を形成する工程を説明するため示した断面図である。前記基板１０の素子活性領域上には前記酸化防止膜パターン２０ａ及びパッド絶縁膜パターン１５ａが残存し、前記基板１０で素子分離領域及びフィールド領域は露出されるように前記酸化防止膜（図１の２０）及びパッド絶縁膜（図１の１５）を除去することにより前記開口部２５を形成するパタニング工程で進行する。
【０００７】
図３はフィールド酸化膜３０を形成する工程を説明するため示した断面図であって、これは前記酸化防止膜パターン２０ａが露出された基板１０の酸化のためマスクで用いた後、前記露出された基板１０上に前記フィールド酸化膜３０を形成する酸化工程で進行する。この際、前記パッド絶縁膜パターン１５ａは従来のLOCOS酸化工程から随伴されるバーズビークが発生されることを抑制する役割をする。
【０００８】
図４は素子活性領域の基板１０を露出させる工程を説明するため示した断面図であって、これは前記酸化防止膜パターン（図３の２０ａ）及びパッド絶縁膜パターン（図３の１５ａ）を除去することにより前記基板１０の素子活性領域を露出させる工程で進行する。この際、前記フィールド酸化膜３０は露出された活性領域の基板面に対した傾斜度θ1 、即ち段差が大きく形成され、後続工程時形成される膜またはパターンを不均一にする段差塗布性等の問題点をもたらす。
【０００９】
【発明が解決しょうとする課題】
前述した従来のLOCOS方法を用いた半導体素子の分離方法によれば、フィールド酸化膜のエッジ部と素子活性領域の基板面との大きな段差に因した後続工程の劣化をもたらすので他の改善方法が必要となった。
本発明の目的は従来のLOCOS方法を用いた半導体素子の分離方法でフィールド酸化膜と活性領域の基板面との段差を緩和させることにより後続工程を容易に進行しうる半導体装置の素子分離方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の目的を達成するための半導体装置の素子分離方法は、基板上にパッド絶縁膜及び酸化防止膜を順次的に積層する段階と、前記酸化防止膜及びパッド絶縁膜をパタニングして基板の非活性領域を露出させる酸化防止膜パターン及びパッド絶縁膜パターンを形成する段階と、前記基板の露出されたフィールド領域を酸化させることによりフィールド酸化膜を形成する段階と、前記パッド絶縁膜パターンの縁部が露出されるように前記酸化防止膜の前記酸化防止膜パターンを内側に除去する段階と、前記基板の全面に絶縁膜を塗布する段階と、前記酸化防止膜パターンの上面が露出されるように前記絶縁膜をエッチングバックする段階と、活性領域を形成する前記基板を露出するため酸化防止膜パターン及び前記パッド絶縁膜パターンの下部を除去する段階と、前記活性領域の前記露出された基板と前記フィールド酸化膜のエッジとの間の段差を低める段差緩和パターンを形成するため前記エッチングバックされた絶縁膜パターンとその下部に形成された残存するパッド絶縁膜パターンを部分的に湿式蝕刻する段階とを含んで進行することを特徴とする。
【００１１】
【発明の実施の形態】
以下、添付の図面に基づき本発明に対してさらに詳しく説明する。図５乃至図１２は本発明による半導体装置の素子分離方法の一実施例を説明するため示した断面図である。
図５は基板１１０上にパッド絶縁膜１１５及び酸化防止膜１２０を順次的に形成する工程を説明するため示した断面図であって、これは前記基板１１０上にパッド絶縁膜１１５を形成する第１工程及び前記パッド絶縁膜１１５上に酸化防止膜１２０を形成する第２工程で進行する。この際、前記パッド絶縁膜１１５は後続の酸化工程でバーズビークが発生することを防止するため可能な限り薄膜で形成することが望ましく、例えば１６０Åほどの厚さを有するように形成しうる。一方、前記パッド絶縁膜１１５はシリコンオキシナイトライドを用いて形成することによりフィールド酸化膜１２５（図７参照）を形成する際発生されるバーズビークを防止することもできる。また、前記酸化防止膜１２０は窒化物を用いて形成でき、前記パッド絶縁膜１１５に比べて相当厚く、例えば１５００Åほどで形成しうる。
【００１２】
また、前記パッド絶縁膜１１５をストレスバッファ用酸化膜を用いて１００Å以下、例えば６０Åほどの厚さで形成しうる。
図６は前記基板１１０のフィールド領域１５０を露出させる酸化防止膜パターン１２０ａ及びパッド絶縁膜パターン１１５ａを形成する工程を説明するため示した断面図であって、酸化防止膜（図５の１２０）及びパッド絶縁膜（図５の１１５）は酸化防止膜パターン１２０ａ及びパッド絶縁膜パターン１１５ａが基板１１０の活性領域１６０に残存するようにパタニングし、基板１１０のフィールド領域１５０で蝕刻する。
【００１３】
図７はフィールド酸化膜１２５を形成する工程を説明するため示した断面図であって、これは前記酸化防止膜パターン１２０ａを露出された基板を酸化させるためのマスクで用いて前記フィールド酸化膜１２５を形成する酸化工程で進行する。この際、前記フィールド酸化膜１２５は３５００Åほどで形成しうる。
図８は素子活性領域の基板１１０上のパッド絶縁膜パターン１１５ａが酸化防止膜パターン１２０ｂにより一部露出されるように形成する工程を説明するため示した断面図であって、これは前記酸化防止膜パターン（図７の１２０ａ）を燐酸溶液（H3PO4）を用いた湿式蝕刻方法により内側に除去することにより前記パッド絶縁膜パターン１１５ａのエッジ部１７０を露出させる工程で進行する。この際、前記酸化防止膜パターン１２０ａ（図７）はパッド絶縁膜パターン１１５ａのエッジ部１７０を露出させるため２００Åほどの幅で蝕刻しうる。
【００１４】
図９は絶縁膜１３０を前記図８の行程による結果物基板の全面に形成する工程を説明するため示した断面図である。これは化学気相蒸着（ＣＶＤ）方法による工程で進行する。この際、前記絶縁膜１３０は高温熱酸化膜（ＨＴＯ）で形成することが望ましく、２５００Åほどの厚さで形成しうる。また、前記絶縁膜１３０はHTO、BPSG、PSG及びUSGの中何れか１つの物質を用いて形成しうる。
【００１５】
図１０は前記絶縁膜（図９の１３０）をエッチングバックする工程を説明するため示した断面図であって、１３０ａはエッチングバックされた絶縁膜を示し、ここで絶縁膜（図９の１３０）は酸化防止膜パターン１２０ｂが露出されるまで蝕刻される。その結果、エッチングバックされた絶縁膜１３０ａが形成される。この際、前記エッチングバックはＣＭＰまたは乾式蝕刻方法を用いて進行しうる。
【００１６】
図１１は基板１１０の素子活性領域１６０を露出させる開口部１３５を形成するように蝕刻する工程を説明するため示した断面図であって、１１５ｂはエッチングバック工程後に残存するパッド絶縁膜パターン、１３５は基板１１０の素子活性領域１６０を露出させる開口部を示す。これは前記行程による結果物基板上で前記露出された酸化防止膜パターン（図１０の１２０ｂ）及びその下部のパッド絶縁膜パターン（図１０の１１５ａ）を除去することにより基板１１０の素子活性領域１６０を露出させる前記開口部１３５を形成する湿式蝕刻工程で進行する。
【００１７】
図１２は前記フィールド酸化膜１２５のエッジ部の段差を緩和させるため進行する蝕刻工程を説明するため示した断面図であって、１４０は前記蝕刻により形成された段差緩和パターン、θ2 は前記基板１１０の素子活性領域１６０と前記段差緩和パターン１４０間の傾斜度を示す。
これは前記エッチングバックされた絶縁膜（図１１の１３０ａ）の１００Åほどを湿式パターンにより除去することにより前記フィールド酸化膜１２５のエッジ部上にその段差を緩和させる前記段差緩和パターン１４０を形成する工程で進行する。前記段差緩和パターン１４０は前記図１１の行程による結果物からエッチングバックされた絶縁膜１３０ａとその下部の残存するパッド絶縁膜パターン１１５ｂよりなる。即ち厳しく区分すれば、前記段差緩和パターン１４０の基板１０と面する一定の厚さは前記残存パッド絶縁膜パターン１１５ｂ（図１１）の一部よりなり、エッチングバックされた絶縁膜１３０ａ（図１１）は残存パッド絶縁膜パターン１１５ｂの一部上に置かれる。
【００１８】
前記段差緩和パターン１４０はフィールド酸化膜１５０の境界部と基板１１０の活性領域の露出された基板面との間で発生する大きな段差（または傾斜度、図４のθ1 ）の問題を改善しうる。
【００１９】
【発明の効果】
本発明の素子分離方法によれば、段差緩和パターンは後続工程、例えばゲート酸化物形成工程を容易にする。よって、大きな段差に因した従来の素子分離方法の問題点等を解決しうる。
本発明は前記実施例に限定されなく、多くの変形が本発明が属する技術的思想内で通常の知識を有する者により可能であることは明白である。
【図面の簡単な説明】
【図１】従来のLOCOS素子分離方法を説明するため示した断面図である。
【図２】従来のLOCOS素子分離方法を説明するため示した断面図である。
【図３】従来のLOCOS素子分離方法を説明するため示した断面図である。
【図４】従来のLOCOS素子分離方法を説明するため示した断面図である。
【図５】本発明による素子分離方法の一実施例を説明するため示した断面図である。
【図６】本発明による素子分離方法の一実施例を説明するため示した断面図である。
【図７】本発明による素子分離方法の一実施例を説明するため示した断面図である。
【図８】本発明による素子分離方法の一実施例を説明するため示した断面図である。
【図９】本発明による素子分離方法の一実施例を説明するため示した断面図である。
【図１０】本発明による素子分離方法の一実施例を説明するため示した断面図である。
【図１１】本発明による素子分離方法の一実施例を説明するため示した断面図である。
【図１２】本発明による素子分離方法の一実施例を説明するため示した断面図である。
【符号の説明】
１１０ 基板
１１５ パッド絶縁膜
１１５ａ パッド絶縁膜パターン
１１５ｂ パッド絶縁膜パターン
１２０ 酸化防止膜
１２０ａ 酸化防止膜パターン
１２０ｂ 酸化防止膜パターン
１２５ フィールド酸化膜
１３０ 絶縁膜
１３０ａ エッチングバックされた絶縁膜
１３５ 開口部
１４０ 段差緩和パターン
１５０ フィールド領域
１６０ 活性領域
１７０ エッジ部
Claims (8)
- 半導体装置の素子分離方法において、
（１）基板上にパッド絶縁膜及び酸化防止膜を順次的に積層する段階と、
（２）前記酸化防止膜及びパッド絶縁膜をパタニングして基板の非活性領域を露出させる酸化防止膜パターン及びパッド絶縁膜パターンを形成する段階と、
（３）前記基板の露出されたフィールド領域を酸化させることによりフィールド酸化膜を形成する段階と、
（４）前記パッド絶縁膜パターンの縁部が露出されるように前記酸化防止膜の前記酸化防止膜パターンを内側に除去する段階と、
（５）前記基板の全面に絶縁膜を化学気相蒸着する段階と、
（６）前記酸化防止膜パターンの上面が露出されるように前記絶縁膜をエッチングバックする段階と、
（７）活性領域を形成する前記基板を露出するため前記酸化防止膜パターン及びその下部に形成された前記パッド絶縁膜パターンを除去する段階と、
（８）前記活性領域の前記露出された基板と前記フィールド酸化膜のエッジとの間の段差を低める段差緩和パターンを形成するため前記エッチングバックされた絶縁膜パターンとその下部に形成された残存するパッド絶縁膜パターンを部分的に湿式蝕刻する段階とを含んで進行することを特徴とする半導体装置の素子分離方法。 - 前記パッド絶縁膜はシリコンオキシナイトライドを用いて形成する段階を含んで進行することを特徴とする請求項１に記載の半導体装置の素子分離方法。
- 前記第（４）段階において前記酸化防止膜パターンの内側への除去は、湿式蝕刻方法で進行することを特徴とする請求項１に記載の半導体装置の素子分離方法。
- 前記湿式蝕刻方法は蝕刻剤として燐酸を用いて進行することを特徴とする請求項３に記載の半導体装置の素子分離方法。
- 前記絶縁膜はHTO、BPSG、PSG及びUSGの中何れか１つの物質を用いて形成することを特徴とする請求項１に記載の半導体装置の素子分離方法。
- 前記パッド絶縁膜は酸化膜を用いて形成することを特徴とする請求項１に記載の半導体装置の素子分離方法。
- 前記酸化膜は１００Å以下の厚さで形成することを特徴とする請求項６に記載の半導体装置の素子分離方法。
- 前記第（６）段階のエッチングバック工程はＣＭＰ方法または乾式蝕刻方法で進行することを特徴とする請求項１に記載の半導体装置の素子分離方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996P3063 | 1996-02-08 | ||
| KR1019960003063A KR0176193B1 (ko) | 1996-02-08 | 1996-02-08 | 반도체 장치의 소자 분리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09223694A JPH09223694A (ja) | 1997-08-26 |
| JP3998288B2 true JP3998288B2 (ja) | 2007-10-24 |
Family
ID=19450949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01635197A Expired - Fee Related JP3998288B2 (ja) | 1996-02-08 | 1997-01-30 | 半導体装置の素子分離方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5858860A (ja) |
| JP (1) | JP3998288B2 (ja) |
| KR (1) | KR0176193B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9269765B2 (en) | 2013-10-21 | 2016-02-23 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device having gate wire disposed on roughened field insulating film |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5930647A (en) * | 1997-02-27 | 1999-07-27 | Micron Technology, Inc. | Methods of forming field oxide and active area regions on a semiconductive substrate |
| KR19990004609A (ko) * | 1997-06-28 | 1999-01-15 | 김영환 | 반도체소자의 소자분리막 형성방법 |
| US6054368A (en) * | 1997-06-30 | 2000-04-25 | Taiwan Semiconductor Manufacturing Company | Method of making an improved field oxide isolation structure for semiconductor integrated circuits having higher field oxide threshold voltages |
| US6143664A (en) * | 1997-09-12 | 2000-11-07 | Vanguard International Semiconductor Corporation | Method of planarizing a structure having an interpoly layer |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60194570A (ja) * | 1984-03-16 | 1985-10-03 | Toshiba Corp | 半導体装置の製造方法 |
| JPH04150030A (ja) * | 1990-10-12 | 1992-05-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2849199B2 (ja) * | 1990-11-09 | 1999-01-20 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPH04213828A (ja) * | 1990-12-10 | 1992-08-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0582515A (ja) * | 1991-09-19 | 1993-04-02 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP3311044B2 (ja) * | 1992-10-27 | 2002-08-05 | 株式会社東芝 | 半導体装置の製造方法 |
| US5554560A (en) * | 1994-09-30 | 1996-09-10 | United Microelectronics Corporation | Method for forming a planar field oxide (fox) on substrates for integrated circuit |
| US5672538A (en) * | 1995-12-04 | 1997-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd | Modified locus isolation process in which surface topology of the locos oxide is smoothed |
-
1996
- 1996-02-08 KR KR1019960003063A patent/KR0176193B1/ko not_active IP Right Cessation
-
1997
- 1997-01-30 JP JP01635197A patent/JP3998288B2/ja not_active Expired - Fee Related
- 1997-02-06 US US08/795,103 patent/US5858860A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9269765B2 (en) | 2013-10-21 | 2016-02-23 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device having gate wire disposed on roughened field insulating film |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0176193B1 (ko) | 1999-04-15 |
| US5858860A (en) | 1999-01-12 |
| KR970063664A (ko) | 1997-09-12 |
| JPH09223694A (ja) | 1997-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11233612A (ja) | 半導体装置のトレンチ隔離形成方法 | |
| JP3998288B2 (ja) | 半導体装置の素子分離方法 | |
| US5989980A (en) | Semiconductor processing method of forming field isolation oxide relative to a semiconductor substrate | |
| JPH09232304A (ja) | 半導体装置のｌｏｃｏｓ素子分離方法 | |
| JPH06349820A (ja) | 半導体装置の製造方法 | |
| KR100808377B1 (ko) | 반도체 소자 제조 방법 | |
| US5966621A (en) | Semiconductor processing method of forming field isolation oxide relative to a semiconductor substrate | |
| JPH1154499A (ja) | 半導体装置の製造方法 | |
| KR100470943B1 (ko) | 반도체소자의필드산화막형성방법 | |
| KR0139267B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR100223758B1 (ko) | 반도체 소자의 소자 분리 산화막 형성방법 | |
| KR100464939B1 (ko) | 반도체장치의소자분리막형성방법 | |
| KR100419877B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| KR100521449B1 (ko) | 반도체 소자의 소자 분리막 및 그의 제조 방법 | |
| KR100422960B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR0143579B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100248349B1 (ko) | 필드산화막제조방법 | |
| KR100252768B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| US6482075B1 (en) | Process for planarizing an isolation structure in a substrate | |
| KR100189974B1 (ko) | 반도체장치의 pbl 소자분리 방법 | |
| JPH1070186A (ja) | 半導体装置の素子分離膜形成方法 | |
| KR19980085786A (ko) | 반도체장치의 에어 버퍼 트렌치 소자분리 형성방법 | |
| KR19990004605A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| JPH06333921A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070807 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |