KR100521449B1 - 반도체 소자의 소자 분리막 및 그의 제조 방법 - Google Patents

반도체 소자의 소자 분리막 및 그의 제조 방법 Download PDF

Info

Publication number
KR100521449B1
KR100521449B1 KR10-2003-0101891A KR20030101891A KR100521449B1 KR 100521449 B1 KR100521449 B1 KR 100521449B1 KR 20030101891 A KR20030101891 A KR 20030101891A KR 100521449 B1 KR100521449 B1 KR 100521449B1
Authority
KR
South Korea
Prior art keywords
film
silicon
device isolation
silicon substrate
layer
Prior art date
Application number
KR10-2003-0101891A
Other languages
English (en)
Other versions
KR20050069632A (ko
Inventor
정대호
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0101891A priority Critical patent/KR100521449B1/ko
Publication of KR20050069632A publication Critical patent/KR20050069632A/ko
Application granted granted Critical
Publication of KR100521449B1 publication Critical patent/KR100521449B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명의 실시예에 따른 반도체 소자의 소자 분리막은 활성 영역과 소자 분리 영역으로 구분되어 있는 실리콘 기판, 실리콘 기판의 활성 영역 위에 소정 높이로 형성되어 있는 실리콘 성장막, 실리콘 기판의 소자 분리 영역 위에 형성되어 있는 패드 산화막, 실리콘 기판의 소자 분리 영역 위에 형성되어 있으며 패드 산화막의 위 및 실리콘 성장막의 측벽에 위치하는 베리어막, 실리콘 기판의 소자 분리 영역 위에 형성되어 있으며 서로 이웃하는 실리콘 성장막 사이에 위치하는 필드 산화막을 포함한다.

Description

반도체 소자의 소자 분리막 및 그의 제조 방법{Isolation Layer of Semiconductor Device and manufacturing process thereof}
본 발명은 반도체 소자의 소자 분리막 및 그의 제조 방법에 관한 것이다.
일반적으로 반도체 장치에서 널리 이용되는 선택산화에 의한 소자분리 방법 중 하나인 종래의 국부산화막 (local oxidation of silicon : 이하 LOCOS"라 한다) 공정은 소자가 형성되는 실리콘 기판에 먼저 패드 산화막을 성장시키고 그 위에 산화 방지 마스크 물질인 패드 질화막을 증착한 후 마스크를 이용한 노광 및 식각공정을 거쳐 소자 분리막이 형성되는 지역을 설정하고 고온에서 습식 및 건식 산화방식으로 두꺼운 산화막을 성장시켜 이 산화막을 소자 분리막으로 사용하는 기술이다.
그러나, LOCOS 공정 방식에 있어서 측면산화에 의한 버즈 빅 (Bird's beak)현상 및 열 공정으로 유발되는 패드 질화막의 응력에 의한 실리콘 기판의 결정결함 등으로 인하여 반도체 소자의 전기적 특성 및 고집적화 추세에 문제가 되고 있다.
그래서, LOCOS 공정 방식 대체로 STI(shallow trench isolation; 이하 STI"라고 한다) 공정 방식을 도입하여 소자 분리 방법에 적용하였다.
STI 공정은 실리콘 기판에 먼저 패드 산화막을 형성하고 그 위에 산화 방지 마스크 물질인 패드 질화막을 증착한 다음 마스크를 이용한 노광 및 식각공정을 거쳐 소자 분리막이 형성되는 지역을 설정한다. 그리고, 패드 질화막을 마스크로 실리콘 기판에 소정의 깊이를 갖는 트렌치를 형성하고 나서, 이 트렌치에 산화막을 증착시킨 후, 화학 기계적 연마공정으로 이 산화막의 불필요한 부분을 폴리싱(polishing) 식각함으로써, 소자 분리막을 형성하는 기술이다.
그런데 종래의 LOCOS 공정 및 STI 공정 방식은 반도체 소자의 집적도가 증가함에 따라서 소자의 디자인 룰 역시 감소하여 소자와 소자를 분리하는 소자 분리막의 사이즈(CD)를 조절하기 어렵다. 또한 LOCOS 공정 및 STI 공정 방식은 소자 분리막을 형성하기 위한 막 중 하나로 질화막을 사용하게 되는데, 질화막(Si3N4)은 SiH2Cl2 가스와 NH3 가스를 반응시켜 형성하게 되는 바, 질화막을 형성할 때, 반응 이물질에 의한 파티클 등의 오염물이 발생한다. 이러한 오염물은 후속 패턴 형성 또는 식각 공정을 진행 할 때, 장애물 역할을 하여 패턴 또는 식각을 불량하게 한다. 이에 따라 소자와 이웃하는 소자를 분리하는 소자 분리막이 불안정하게 형성되어 소자의 특성 및 동작이 불안정해진다.
본 발명이 이루고자 하는 기술적 과제는 소자와 이웃하는 소자를 서로 안전하게 분리하도록 하는 반도체 소자의 소자 분리막 및 그의 제조 방법에 관한 것이다.
이러한 과제를 이루기 위하여 본 발명에서는 다음과 같은 반도체 소자의 소자 분리막 및 그의 제조 방법을 마련한다.
보다 상세하게는 활성 영역과 소자 분리 영역으로 구분되어 있는 실리콘 기판, 실리콘 기판의 활성 영역 위에 소정 높이로 형성되어 있는 실리콘 성장막, 실리콘 기판의 소자 분리 영역 위에 형성되어 있는 패드 산화막, 실리콘 기판의 소자 분리 영역 위에 형성되어 있으며 패드 산화막의 위 및 실리콘 성장막의 측벽에 위치하는 베리어막, 실리콘 기판의 소자 분리 영역 위에 형성되어 있으며 서로 이웃하는 실리콘 성장막 사이에 위치하는 필드 산화막을 포함하는 반도체 소자의 소자 분리막을 마련한다.
여기서 실리콘 성장막은 2000~10000Å 두께를 가지는 것이 바람직하다.
또한 베리어막은 절연 물질로 이루어는 것이 바람직하다.
다르게는 실리콘 기판 위에 패드 산화막을 형성하는 단계, 패드 산화막 위에 실리콘 기판의 활성 영역을 정의하는 감광막 패턴을 형성하는 단계, 감광막 패턴을 마스크로 패드 산화막을 선택적 식각하여 실리콘 기판의 활성 영역을 드러내는 단계, 실리콘 기판의 활성 영역에 실리콘 성장막을 형성하는 단계, 실리콘 성장막 및 패드 산화막을 포함하는 기판 전면에 절연 물질을 증착하는 단계, 절연 물질 위에 실리콘 성장막이 매립되도록 필드 산화막을 증착하는 단계, 필드 산화막을 실리콘 성장막의 표면이 드러나는 시점까지 화학 기계적 연마하여 평탄화하는 단계를 포함하는 반도체 소자의 소자 분리막 제조 방법을 마련한다.
또한 패드 산화막은 50~200Å 두께로 형성하는 것이 바람직하다.
또한 실리콘 성장막은 실리콘 애피택셜 성장 공정에 의해 소자 분리막의 두께만큼 형성하는 것이 바람직하다.
또한 실리콘 성장막은 2000~10000Å 두께로 형성하는 것이 바람직하다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 본 발명의 실시예에 따른 반도체 소자의 소자 분리막을 첨부된 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 소자 분리막을 개략적으로 도시한 단면도이다.
도 1에 도시한 바와 같이, 실리콘 기판(100)은 소자 분리막(155)에 의하여 소자 분리 영역(B)과 소자 활성 영역(A)으로 구획되어 있다.
소자 분리막(155)은 실리콘 기판(100)의 소자 활성 영역(A) 위에 소정의 두께만큼 형성되어 있는 실리콘 성장막(130)과 실리콘 성장막(130)의 측벽 및 실리콘 기판(100)의 소자 분리 영역(B) 위에 형성되어 있는 패드 산화막(110) 위에 형성되어 있는 베리어막(140) 및 베리어막(140) 내에 매립되어 있으며 서로 이웃하는 실리콘 성장막(130) 사이에 위치하는 필드 산화막(150)으로 이루어진다. 이때, 실리콘 성장막(130)은 실리콘 애피택셜 성장에 의해 소자 분리막(155)의 두께 즉, 2000~10000Å 두께로 형성하는 것이 바람직하다.
앞서 설명한 바와 같이, 본 발명의 반도체 소자의 소자 분리막에 따르면 반도체 소자의 집적도가 증가함에 따라서 소자의 디자인 룰이 감소하더라도 소자와 소자를 분리하는 소자 분리막의 사이즈(CD)를 조절하기 쉽다. 또한, LOCOS 공정 및 STI 공정에서 식각 정지막 또는 소자 분리 영역을 정의하는 마스크로 사용되던 질화막을 사용하지 않기 때문에 질화막으로 인해 발생하는 식각 또는 패턴 불량을 방지한다.
이상 설명한 본 발명의 일 실시예에 따른 반도체 소자의 소자 분리막을 제조하는 방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 반도체 소자의 소자 분리막 제조 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
도 2a에 도시한 바와 같이, 실리콘 기판(100) 위에 패드 산화막(110)을 형성한 다음 패드 산화막(110) 위에 감광막(도시하지 않음)을 도포한 다음 노광 및 현상 공정을 진행하여 실리콘 기판(100)에 활성 영역(A)과 소자 분리 영역(B)을 정의하는 감광막 패턴(120)을 형성한다. 이때, 패드 산화막(110)은 O2 가스를 이용하여 50~200Å 두께로 형성한다. 또한, 패드 산화막(110)은 후속 공정으로 실리콘 애피택셜 성장 공정에 의해 실리콘 성장막을 형성할 영역의 실리콘 기판(100)에서는 제거하므로 바람직하게는 150~160Å 두께로 형성하는 것이 좋다.
이어 감광막 패턴(120)을 마스크로 실리콘 기판(100)의 활성 영역 상부에 형성되어 있는 패드 산화막(110)을 선택적 식각하여 활성 영역의 실리콘 기판(100)을 드러낸다. 이때, 소자 분리 영역의 실리콘 기판(100) 위에는 패드 산화막(110)이 잔류되어 소자 분리 영역의 실리콘 기판(100)을 후속 공정인 실리콘 애피택셜 성장 공정으로부터 보호하여 실리콘 성장막이 형성되는 것을 방지한다.
그리고 도 2b에 도시한 바와 같이, 패드 산화막(110) 위에 위치한 감광막 패턴(120)을 제거한 후, 기판(100)에 세정 공정을 진행하여 미세 먼지 또는 자연 산화막 등의 파티클을 제거한다. 이는 후속 공정인 실리콘 애피택셜 성장 공정 시, 실리콘 성장막의 성장을 원활하게 하기 위함이다.
도 2c에 도시한 바와 같이, 소자 분리 영역이 패드 산화막(110)으로 가려진 실리콘 기판(100)에 실리콘 애피택셜 성장 공정을 진행하여 실리콘 성장막(130)을 형성한다. 이때, 패드 산화막(100)으로 가려진 소자 분리 영역의 실리콘 기판(100) 위에는 실리콘 성장막이 형성되지 않고, 대기에 드러난 활성 영역의 실리콘 기판(100) 위에만 실리콘 성장막(130)이 형성된다. 또한, 실리콘 성장막(130)은 소자 분리막(155)의 두께 즉, 2000~10000Å 두께로 형성하는 것이 바람직하다.
이어 도 2d에 도시한 바와 같이, 실리콘 성장막(130) 및 패드 산화막(110)을 가지는 실리콘 기판(100) 전면에 절연 물질로 이루어진 베리어막(140)을 형성한다. 이때, 베리어막(140)은 실리콘 성장막(130) 및 패드 산화막(110)을 가지는 실리콘 기판(100)을 산화처리 하여 열 산화막으로 형성하는 것이 바람직하다.
그리고, 베리어막(140) 위에 필드 산화막(150)을 증착하여 실리콘 성장막(130)을 완전히 매립한다. 이때 필드 산화막(150)은 HLD 또는 TEOS 산화막 따위의 산화막을 이용하여 형성한다.
이어 필드 산화막(170)을 패드 산화막(110)의 표면이 드러나는 시점까지 화학기계적 연마 공정을 진행하여 소자 분리막(155)을 형성한다(도 1 참조).
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같은 본 발명에 따르면 반도체 소자가 고집적화 되어 소자의 디자인 룰 역시 감소하더라도 소자와 소자를 분리하는 소자 분리막의 사이즈(CD)를 쉽게 조절할 수 있다. 또한, 소자 분리 영역을 정의하는 공정에서 질화막을 사용할 필요가 없어 질화막으로 인한 오염물이 발생하는 것을 방지할 수 있다.
따라서, 소자 분리막이 불량해지는 것을 방지하여 소자의 특성 및 동작을 안정화시키며 제조 수율을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 소자 분리막를 개략적으로 도시한 단면도이고,
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 반도체 소자의 소자 분리막 제조 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.

Claims (7)

  1. 활성 영역과 소자 분리 영역으로 구분되어 있는 실리콘 기판,
    상기 실리콘 기판의 활성 영역 위에 소정 높이로 형성되어 있는 실리콘 성장막,
    상기 실리콘 기판의 소자 분리 영역 위에 형성되어 있는 패드 산화막,
    상기 실리콘 기판의 소자 분리 영역 위에 형성되어 있으며, 상기 패드 산화막의 위 및 상기 실리콘 성장막의 측벽에 위치하는 베리어막,
    상기 실리콘 기판의 소자 분리 영역 위에 형성되어 있으며 서로 이웃하는 실리콘 성장막 사이에 위치하는 필드 산화막을
    포함하는 반도체 소자의 소자 분리막.
  2. 제1항에서,
    상기 실리콘 성장막은 2000~10000Å 두께를 가지는 반도체 소자의 소자 분리막.
  3. 제1항에서,
    상기 베리어막은 절연 물질로 이루어진 반도체 소자의 소자 분리막.
  4. 실리콘 기판 위에 패드 산화막을 형성하는 단계,
    상기 패드 산화막 위에 상기 실리콘 기판의 활성 영역을 정의하는 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 상기 패드 산화막을 선택적 식각하여 상기 실리콘 기판의 활성 영역을 드러내는 단계,
    상기 실리콘 기판의 활성 영역에 실리콘 성장막을 형성하는 단계,
    상기 실리콘 성장막 및 상기 패드 산화막을 포함하는 기판 전면에 절연 물질을 증착하는 단계,
    상기 절연 물질 위에 상기 실리콘 성장막이 매립되도록 필드 산화막을 증착하는 단계,
    상기 필드 산화막을 상기 실리콘 성장막의 표면이 드러나는 시점까지 화학 기계적 연마하여 평탄화하는 단계
    를 포함하여 이루어지는 반도체 소자의 소자 분리막 제조 방법.
  5. 제4항에서,
    상기 패드 산화막은 50~200Å 두께로 형성하는 반도체 소자의 소자 분리막 제조 방법.
  6. 제4항에서,
    상기 실리콘 성장막은 실리콘 애피택셜 성장 공정에 의해 소자 분리막의 두께만큼 형성하는 반도체 소자의 소자 분리막 제조 방법.
  7. 제4항 또는 제6항에서,
    상기 실리콘 성장막은 2000~10000Å 두께로 형성하는 반도체 소자의 소자 분리막 제조 방법.
KR10-2003-0101891A 2003-12-31 2003-12-31 반도체 소자의 소자 분리막 및 그의 제조 방법 KR100521449B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0101891A KR100521449B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 소자 분리막 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0101891A KR100521449B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 소자 분리막 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050069632A KR20050069632A (ko) 2005-07-05
KR100521449B1 true KR100521449B1 (ko) 2005-10-12

Family

ID=37260006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0101891A KR100521449B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 소자 분리막 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100521449B1 (ko)

Also Published As

Publication number Publication date
KR20050069632A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
US6140242A (en) Method of forming an isolation trench in a semiconductor device including annealing at an increased temperature
JPH04250650A (ja) 完全に凹設した分離絶縁体を有する集積回路の平坦化
US6548373B2 (en) Method for forming shallow trench isolation structure
US6682987B2 (en) Methods of forming a trench isolation region in a substrate by removing a portion of a liner layer at a boundary between a trench etching mask and an oxide layer in a trench and integrated circuit devices formed thereby
US6180492B1 (en) Method of forming a liner for shallow trench isolation
US6150072A (en) Method of manufacturing a shallow trench isolation structure for a semiconductor device
KR19990010757A (ko) 반도체 장치의 소자 분리 방법
KR100521449B1 (ko) 반도체 소자의 소자 분리막 및 그의 제조 방법
KR100620707B1 (ko) 반도체 소자의 ｓｔｉ 형성 방법
US6344415B1 (en) Method for forming a shallow trench isolation structure
KR100545177B1 (ko) 반도체 소자의 소자 분리막 및 그의 제조 방법
KR20030052663A (ko) 반도체소자의 분리 방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR100545199B1 (ko) 반도체 소자의 소자 분리막 및 그의 제조 방법
KR100545180B1 (ko) 반도체 소자의 소자 분리막 및 그의 제조 방법
US6436831B1 (en) Methods of forming insulative plugs and oxide plug forming methods
KR19990021358A (ko) 반도체 소자의 소자 분리방법
US6482075B1 (en) Process for planarizing an isolation structure in a substrate
KR20050012584A (ko) 반도체 소자의 소자분리막 형성방법
KR101059810B1 (ko) 반도체 소자의 제조방법
KR100503357B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100604799B1 (ko) 에피택셜 층의 성장을 이용한 트렌치 소자 분리 구조 및트렌치 소자 분리 방법
US6780774B2 (en) Method of semiconductor device isolation
KR101006510B1 (ko) 반도체소자의 소자분리막 형성방법
KR20040105980A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee