KR100503357B1 - 반도체 소자의 소자 분리막 제조 방법 - Google Patents

반도체 소자의 소자 분리막 제조 방법 Download PDF

Info

Publication number
KR100503357B1
KR100503357B1 KR10-2003-0069182A KR20030069182A KR100503357B1 KR 100503357 B1 KR100503357 B1 KR 100503357B1 KR 20030069182 A KR20030069182 A KR 20030069182A KR 100503357 B1 KR100503357 B1 KR 100503357B1
Authority
KR
South Korea
Prior art keywords
trench
cleaning
oxide film
film
silicon substrate
Prior art date
Application number
KR10-2003-0069182A
Other languages
English (en)
Other versions
KR20050033213A (ko
Inventor
조경수
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0069182A priority Critical patent/KR100503357B1/ko
Publication of KR20050033213A publication Critical patent/KR20050033213A/ko
Application granted granted Critical
Publication of KR100503357B1 publication Critical patent/KR100503357B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Abstract

본 발명은 반도체 소자의 소자 분리막 제조 방법에 관한 것으로, 실리콘 기판 위에 패드 산화막 및 패드 질화막을 차례로 적층하는 단계, 패드 질화막 위에 실리콘 기판의 활성 영역을 가리는 감광막 패턴을 형성하는 단계, 감광막 패턴을 마스크로 패드 질화막 및 패드 산화막이 차례로 적층된 실리콘 기판을 선택적 식각하여 트렌치를 형성하는 단계, 트렌치가 형성된 결과물에 제1 세정 공정을 진행하는 단계, 제1 세정 공정을 진행한 트렌치 내벽에 열 공정을 진행하여 열 산화막을 성장시키는 단계, 열산화막의 두께가 균일하게 되는 시점까지 제2 세정 공정을 진행하는 단계, 트렌치에 필드 산화막을 매립하여 소자 분리막을 형성하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 소자 분리막 제조 방법{Method for forming the Isolation Layer of Semiconductor Device}
본 발명은 반도체 소자의 소자 분리막 및 그의 제조 방법에 관한 것이다.
일반적으로, 실리콘 기판 상에 트랜지스터와 커패시터 등을 형성하는 공정에 있어서는, 실리콘 기판에 전기적으로 통전이 가능한 활성영역과 전기적으로 통전되는 것을 방지하고 소자와 이웃하는 소자를 서로 분리하도록 하는 소자 분리막을 형성하게 된다.
최근에는 소자 분리막을 형성하는 공정으로 실리콘 기판에 일정한 깊이를 갖는 트렌치를 형성하고 트렌치 내벽에 열 산화막을 형성한 다음, 트렌치 내부를 산화막으로 매립하는 STI(Shallow Trench Isolation)공정이 최근에 많이 이용되고 있다.
그러나 종래 기술의 STI 공정에 의한 소자 분리막 형성방법에 따르면, 트렌치를 형성한 다음 트렌치 내벽에 열 산화막을 형성하기 전에 트렌치 형성 시에 발생한 불순물을 제거하기 위해 HF 세정액을 이용하여 진행하는데 이때 트렌치 상부에 위치하는 패드 산화막의 측벽 일부분 또한 제거된다. 그 후 트렌치 내벽에 발생한 손상을 제거하기 위한 열 산화 공정을 진행하여 열 산화막을 형성하게 되면 패드 산화막이 제거된 부분에 그 이외의 트렌치 내벽보다 더 두껍게 열 산화막이 형성된다. 이에 따라 트렌치 내부에 산화막을 매립하게 되면 산화막이 불균일하게 매립되어 보이드(void)가 발생한다.
그 결과, 보이드에 도전 물질이 흘러들게 되어 이웃하는 소자들이 서로 단락 시켜 소자가 비정상적으로 구동하게 된다.
본 발명이 이루고자 하는 한 기술적 과제는 트렌치 내벽의 두께를 균일하게 하여 보이드의 발생을 방지 할 수 있는 반도체 소자의 소자 분리막 제조 방법을 제공하는 것이다.
이러한 과제를 이루기 위하여 본 발명에서는 실리콘 기판 위에 패드 산화막 및 패드 질화막을 차례로 적층하는 단계, 패드 질화막 위에 실리콘 기판의 활성 영역을 가리는 감광막 패턴을 형성하는 단계, 감광막 패턴을 마스크로 패드 질화막 및 패드 산화막이 차례로 적층된 실리콘 기판을 선택적 식각하여 트렌치를 형성하는 단계, 트렌치가 형성된 결과물에 제1 세정 공정을 진행하는 단계, 제1 세정 공정을 진행한 트렌치 내벽에 열 공정을 진행하여 열 산화막을 성장시키는 단계, 열산화막의 두께가 균일하게 되는 시점까지 제2 세정 공정을 진행하는 단계, 트렌치에 필드 산화막을 매립하여 소자 분리막을 형성하는 단계를 포함하여 이루어지는 반도체 소자의 소자 분리막 제조 방법을 마련한다.
여기서 제1 세정 공정은 HF 세정액을 이용하여 습식 세정하는 것이 바람직하다.
또한 제2 세정 공정은 HF 세정액 또는 산화물 제거용 화학물을 세정액으로 이용하여 습식 세정하거나 헬륨 또는 아르곤을 이용하여 플라즈마 건식 세정하는 것이 바람직하다.
또한 제2 세정 공정은 HF 세정액 또는 산화물 제거용 화학물을 세정액으로 이용하는 습식 세정 및 헬륨 또는 아르곤을 이용하는 플라즈마 건식 세정을 혼합하여 진행하는 것이 바람직하다.
또한 트렌치에 산화막을 매립하여 소자 분리막을 형성하는 단계는 트렌치를 덮도록 산화막을 적층하는 단계, 패드 질화막의 상부 표면이 드러나는 시점까지 산화막을 화학 기계 연마하여 평탄화하는 단계, 패드 질화막을 습식 식각하여 제거하는 단계를 더 포함하여 이루어지는 것이 바람직하다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 본 발명의 실시예에 따른 반도체 소자의 소자 분리막을 첨부된 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 반도체 소자의 소자 분리막을 개략적으로 도시한 단면도이다.
도 1에 도시한 바와 같이, 실리콘 기판(10)은 소자 분리막(80)에 의하여 소자 분리 영역(A)과 소자 활성 영역(B)으로 구획되어 있다.
소자 분리막(80)은 실리콘 기판(10)에 일정한 깊이를 갖는 트렌치(50) 내벽에 형성되어 있는 열 산화막(40) 및 트렌치(50) 내부를 매립하고 있는 필드 산화막(70)으로 이루어진다.
이상 설명한 본 발명의 실시예에 따른 반도체 소자의 소자 분리막을 제조하는 방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 2a 내지 도 2g는 본 발명의 한 실시예에 따른 반도체 소자의 소자 분리막 제조 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
도 2a에 도시한 바와 같이, 실리콘 기판(10) 위에 패드 산화막(20)과 패드 질화막(30)을 차례로 적층한다. 이때, 패드 산화막(20)은 200~300Å 두께로 형성하여, 실리콘 기판(10)과 패드 질화막(30)의 스트레스를 완화시키는 역할 및 후속 패드 질화막(30) 제거 공정 시, 식각 정지막의 역할을 하는 것이 바람직하다. 또한 패드 질화막(30)은 후속 트렌치 식각공정 시, 식각 마스크로 사용할 수 있으며 또는 후속 공정인 화학기계적 연마 공정에서 식각 정지막의 역할을 할 수 있다.
이어 패드 질화막(30) 상부에 감광막(도시하지 않음)을 도포한 다음 노광 및 현상 공정을 진행하여 실리콘 기판(10)에 활성 영역(B)과 소자 분리 영역(A)을 정의하는 감광막 패턴(40)을 형성한다.
도 2b에 도시한 바와 같이, 감광막 패턴(40)을 식각 마스크로 이용하여 패드 질화막(30)과 패드 산화막(20) 및 실리콘 기판(10)을 순차적으로 식각하여 실리콘 기판(10) 내에 소정의 깊이를 가지는 트렌치(50)를 형성한다. 이때 트렌치(50)는 실리콘 기판(10) 표면으로부터 약 3500Å 깊이를 가지도록 형성한다. 이 깊이는 공정 조건에 의하여 변화할 수 있다.
도 2c에 도시한 바와 같이, 트렌치(50)가 형성되어 있는 실리콘 기판(10)을 HF 세정액을 이용하여 습식 세정하여 트렌치(50) 형성 시에 발생한 불순물(도시하지 않음)을 제거한다. 이때 세정 공정에 사용되는 HF 세정액에 의하여 패드 산화막(20)의 측벽 일부분 또한 "P"에 도시한 바와 같이 제거된다.
도 2d에 도시한 바와 같이, 트렌치(50)가 형성된 결과물을 로(furnace)에서 열 처리한다. 여기서 실리콘 기판(10)의 실리콘(Si)과 산소가 결합하여 트렌치(50)의 내벽에 실리콘 산화물(SiO2)로 이루어진 열 산화막(60)을 형성한다. 그러나 이전 공정의 HF 세정액에 의하여 패드 산화막(20)이 제거되어 드러난 실리콘 기판(10)의 일부분은 "Q"에 도시한 바와 같이 상부의 패드 질화막(30)에 의해 실리콘 산화물(SiO2)이 성장되는 것이 방해되어 불균일한 두께로 열 산화막(60)이 형성된다.
도 2e에 도시한 바와 같이, 불균일한 두께를 가지는 열 산화막(60)의 두께가 균일해지는 시점까지 세정 공정을 진행한다. 이때 세정 공정은 HF 세정액 또는 산화물 제거용 화합물을 세정액으로 이용하여 습식 세정하거나 헬륨(He), 아르곤(Ar) 등을 이용하는 플라즈마 방식으로 건식 세정하는 것이 바람직하다. 또한 세정 공정은 HF 세정액 또는 산화물 제거용 화합물을 세정액으로 이용하여 습식 세정 및 헬륨(He), 아르곤(Ar) 등을 이용하는 플라즈마 방식으로 건식 세정을 혼합하여 진행할 수 있다. 이에 따라 트렌치(50)의 불균일한 두께를 가지던 내벽의 프로파일이 "R"에 도시한 바와 같이 균일하게 되어 후속 트렌치(50)를 매립 공정에 있어 보이드가 발생되는 것을 방지할 수 있다.
도 2f에 도시한 바와 같이, 필드 산화막(70)을 증착하여 트렌치(50)를 매립한다. 이때 필드 산화막(70)은 HLD 또는 TEOS 산화막 따위의 산화막을 이용하여 형성한다.
도 2g에 도시한 바와 같이, 필드 산화막(70)이 증착된 결과물에 자기 멈춤 슬러리(Self Stop Slurry : SSS) 또는 고 선택비 슬러리(High Selectivity Slurry : HSS) 중 적어도 어느 하나의 슬러리를 이용하여 식각 정지막의 역할을 하는 패드 질화막(30)의 표면이 드러나도록 화학기계적 연마 공정을 진행하여 결과물을 평탄화한다.
이어 도 1에 도시한 바와 같이, 패드 질화막(30)을 인산용액을 이용하여 습식 식각 공정에 의해 제거하여 소자 분리막(80)을 형성한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같은 본 발명에 따르면 트렌치의 프로파일을 균일하게 하여 트렌치 매립 공정 시에 트렌치 내에 보이드가 발생하는 것을 방지 할 수 있다.
따라서, 보이드에 의하여 소자와 이웃하는 소자가 서로 단락되는 현상이 발생하는 방지 할 수 있게 하여 소자의 특성 및 동작을 안정화시킬 수 있다.
도 1은 본 발명의 한 실시예에 따른 반도체 소자의 소자 분리막을 개략적으로 도시한 단면도이고,
도 2a 내지 도 2g는 본 발명의 한 실시예에 따른 반도체 소자의 소자 분리막 제조 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
10 : 실리콘 기판 20 : 패드 산화막
30 : 패드 질화막 40 : 감광막 패턴
50 : 트렌치 60 : 열 산화막
70 : 필드 산화막 80 : 소자 분리막

Claims (5)

  1. 실리콘 기판 위에 패드 산화막 및 패드 질화막을 차례로 적층하는 단계,
    상기 패드 질화막 위에 상기 실리콘 기판의 활성 영역을 가리는 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 상기 패드 질화막 및 상기 패드 산화막이 차례로 적층된 상기 실리콘 기판을 선택적 식각하여 트렌치를 형성하는 단계,
    상기 트렌치가 형성된 결과물에 제1 세정 공정을 진행하는 단계,
    상기 제1 세정 공정을 진행한 트렌치 내벽에 열 공정을 진행하여 열 산화막을 성장시키는 단계,
    상기 열산화막의 두께가 균일하게 되는 시점까지 제2 세정 공정을 진행하는 단계,
    상기 트렌치에 필드 산화막을 매립하여 소자 분리막을 형성하는 단계
    를 포함하여 이루어지는 반도체 소자의 소자 분리막 제조 방법.
  2. 제1항에서,
    상기 제1 세정 공정은 HF 세정액을 이용하여 습식 세정하는 반도체 소자의 소자 분리막 제조 방법.
  3. 제1항에서,
    상기 제2 세정 공정은 HF 세정액 또는 산화물 제거용 화학물을 세정액으로 이용하여 습식 세정하거나 헬륨 또는 아르곤을 이용하여 플라즈마 건식 세정하는 반도체 소자의 소자 분리막 제조 방법.
  4. 제1항에서,
    상기 제2 세정 공정은 HF 세정액 또는 산화물 제거용 화학물을 세정액으로 이용하는 습식 세정 및 헬륨 또는 아르곤을 이용하는 플라즈마 건식 세정을 혼합하여 진행하는 반도체 소자의 소자 분리막 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 트렌치에 필드 산화막을 매립하여 소자 분리막을 형성하는 단계는
    상기 트렌치를 덮도록 필드 산화막을 적층하는 단계,
    상기 패드 질화막의 상부 표면이 드러나는 시점까지 상기 필드 산화막을 화학 기계 연마하여 평탄화하는 단계,
    상기 패드 질화막을 습식 식각하여 제거하는 단계
    를 포함하여 이루어지는 반도체 소자의 소자 분리막 제조 방법.
KR10-2003-0069182A 2003-10-06 2003-10-06 반도체 소자의 소자 분리막 제조 방법 KR100503357B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0069182A KR100503357B1 (ko) 2003-10-06 2003-10-06 반도체 소자의 소자 분리막 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0069182A KR100503357B1 (ko) 2003-10-06 2003-10-06 반도체 소자의 소자 분리막 제조 방법

Publications (2)

Publication Number Publication Date
KR20050033213A KR20050033213A (ko) 2005-04-12
KR100503357B1 true KR100503357B1 (ko) 2005-07-26

Family

ID=37237466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0069182A KR100503357B1 (ko) 2003-10-06 2003-10-06 반도체 소자의 소자 분리막 제조 방법

Country Status (1)

Country Link
KR (1) KR100503357B1 (ko)

Also Published As

Publication number Publication date
KR20050033213A (ko) 2005-04-12

Similar Documents

Publication Publication Date Title
KR20030013761A (ko) 트렌치 소자분리 구조체 및 그 형성 방법
KR100528569B1 (ko) 실리콘 기판에 트렌치 구조물을 형성하는 방법
US6180492B1 (en) Method of forming a liner for shallow trench isolation
KR20010046153A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법
KR100503357B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100559590B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100319186B1 (ko) 트렌치 격리의 제조 방법
KR100979230B1 (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR20050028618A (ko) 반도체 소자의 소자분리막 형성방법
KR100545177B1 (ko) 반도체 소자의 소자 분리막 및 그의 제조 방법
KR100779398B1 (ko) 반도체 소자의 소자 분리막 형성 방법
US7067390B2 (en) Method for forming isolation layer of semiconductor device
KR100595859B1 (ko) 반도체 소자의 제조 방법
KR20000051689A (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR100826791B1 (ko) 반도체 소자 제조 방법
KR100545180B1 (ko) 반도체 소자의 소자 분리막 및 그의 제조 방법
KR100521449B1 (ko) 반도체 소자의 소자 분리막 및 그의 제조 방법
KR100545199B1 (ko) 반도체 소자의 소자 분리막 및 그의 제조 방법
KR100439105B1 (ko) 반도체 소자의 소자분리막 제조방법
KR20040054095A (ko) 반도체 소자 제조 방법
KR20040016682A (ko) 반도체 장치의 제조방법
KR20000060946A (ko) 반도체장치의 제조방법
KR20040056854A (ko) 반도체 소자의 트렌치 형성 방법
KR20030097343A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee