KR100319186B1 - 트렌치 격리의 제조 방법 - Google Patents
트렌치 격리의 제조 방법 Download PDFInfo
- Publication number
- KR100319186B1 KR100319186B1 KR1019990010577A KR19990010577A KR100319186B1 KR 100319186 B1 KR100319186 B1 KR 100319186B1 KR 1019990010577 A KR1019990010577 A KR 1019990010577A KR 19990010577 A KR19990010577 A KR 19990010577A KR 100319186 B1 KR100319186 B1 KR 100319186B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- film
- semiconductor substrate
- trench isolation
- pad oxide
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000002955 isolation Methods 0.000 title claims abstract description 41
- 238000004140 cleaning Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 2
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 claims description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 230000003667 anti-reflective effect Effects 0.000 abstract description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910019142 PO4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 2
- 239000010452 phosphate Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 트렌치 격리(trench isolation)의 제조 방법에 관한 것으로, 트렌치 식각 마스크를 사용하여 트렌치가 형성된 후, 트렌치 세정 공정이 수행된다. 트렌치 세정 공정시, 반사 방지막이 제거되고 패드 산화막이 언더 컷 된다. 이로써, 활성 영역 상에 트렌치 식각 마스크가 남는 문제점을 해결할 수 있고, 추가의 반사 방지막 제거 공정이 수행되지 않으므로 전체 공정을 단순화시킬 수 있다. 또한, 트렌치의 상부 에지 부분이 라운드(round)지게 형성됨으로써, 이 부분에 스트레스(stress)가 집중되는 것을 방지할 수 있고, 따라서 이 부분에서 자주 발생되는 누설 전류를 최소화 할 수 있다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀 더 구체적으로는 트렌치 격리의 제조 방법에 관한 것이다.
반도체 메모리 장치(memory device)가 고집적화 됨에 따라, 패턴(pattern)이 점점 미세화 되고 있고, 소자 격리 영역 또한 감소되고 있다. 소자 격리 영역이감소됨에 따라, 기존의 LOCOS(local oxidation of silicon) 공정은 트렌치 격리(trench isolation) 공정으로 대체되고 있다.
도 1a 내지 도 1c는 종래의 트렌치 격리의 제조 방법의 공정들을 순차적으로 보여주는 단면도이다.
도 1a를 참조하면, 종래의 트렌치 격리의 제조 방법은 먼저, 반도체 기판(10) 상에 패드 산화막(pad oxide)(12), 실리콘 질화막(14), 그리고 반사 방지막(anti-reflective layer)(16)이 차례로 증착 된다. 상기 반사 방지막(16)은 예를 들어, PE-SiON으로 형성된다.
상기 반사 방지막(16) 및 실리콘 질화막(14)이 차례로 식각 되어 트렌치 식각 마스크(trench etching mask)가 형성된다. 상기 트렌치 식각 마스크를 사용하여 상기 패드 산화막(12) 및 그 하부의 반도체 기판(10)이 식각 되어 반도체 기판(10) 내에 트렌치(18)가 형성된다.
도 1b에 있어서, 상기 트렌치(18)가 세정(cleaning)된 후, 트렌치(18)의 내벽에 열산화막(20)이 형성된다. 상기 트렌치 세정 공정은 상기 식각 공정의 결과, 트렌치(18)의 내벽에 부착된 불순물을 제거하는 목적 등으로 수행되고, 순차적으로 HF 및 SC1(NH4OH + H2O2 + D.I water)을 사용하여 수행된다.
다음, 상기 트렌치(18)가 완전히 채워지도록 반도체 기판(10)의 전면에 트렌치 격리막(22)이 증착 된 후, 상기 트렌치 격리막(22)을 치밀화(densification) 시키기 위한 열처리 공정이 수행된다. 상기 실리콘 질화막(14)이 노출되도록 트렌치 격리막(22) 및 반사 방지막(16)이 예를 들어, 화학적 기계적 연마 공정(chemicalmechanical polishing process)에 의해 평탄화 식각(planarization etching) 된다. 이어서, 상기 실리콘 질화막(14)이 인산 스트립 공정(H3PO4strip process)에 의해 제거된 후, 패드 산화막(12)이 제거된다.
후속 공정으로서, 이온 주입 공정 및 세정 공정이 수 차례 수행된 결과, 트렌치 격리막(22)의 일부가 식각 되어 도 1c에 도시된 바와 같이, 트렌치 격리(24)가 완성된다.
그러나, 종래의 트렌치 격리 방법에 있어서, 상기 치밀화 공정시 상기 반사 방지막(16)이 경화(hardening)되고, 이와 같이 경화된 반사 방지막은 그 식각률이 크게 감소되어 상기 평탄화 식각 공정 및 인산 스트립 공정에 의해 완전히 제거되기 어려운 문제점이 발생된다. 이러한 문제점은 특히, 웨이퍼(wafer)의 가장자리 부분에서 자주 발생된다.
그 결과, 활성 영역이 완전히 노출되지 못하여 소자의 불량이 유발된다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 트렌치 격리막을 치밀화 하기 전에 반사 방지막을 제거함으로써, 트렌치 격리가 완성된 후 활성 영역 상에 트렌치 식각 마스크가 남는 것을 방지 할 수 있는 트렌치 격리의 제조 방법을 제공함에 그 목적이 있다.
본 발명의 다른 목적은 트렌치 세정 공정시 반사 방지막을 동시에 제거할 수 있는 트렌치 격리의 제조 방법을 제공함에 있다.
본 발명의 또 다른 목적은 트렌치 상부의 에지 부분을 라운드(round)지게 형성함으로써 이 부분에 스트레스가 집중되는 것을 방지할 수 있는 트렌치 격리의 제조 방법을 제공함에 있다.
도 1a 내지 도 1c는 종래의 트렌치 격리의 제조 방법의 공정들을 순차적으로 보여주는 단면도이고,
도 2a 내지 도 2d는 본 발명의 실시예에 따른 트렌치 격리의 제조 방법의 공정들을 순차적으로 보여주는 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
10, 100 : 반도체 기판 12, 102 : 패드 산화막
14, 104 : 실리콘 질화막 16, 106 : 반사 방지막
18, 108 : 트렌치 20, 112 : 열산화막
22, 114 : 트렌치 격리막 24, 116 : 트렌치 격리
상술한 목적을 달성하기 위한 본 발명에 의하면, 트렌치 격리의 제조 방법은, 반도체 기판이 부분적으로 식각 되어 형성된 트렌치를 트렌치 격리막으로 채워서 트렌치 격리를 제조하는 방법에 있어서, 상기 트렌치는 반도체 기판 상에 차례로 형성된 실리콘 질화막 및 반사 방지막을 포함하는 트렌치 식각 마스크를 사용하여 형성된다. 이때, 상기 반도체 기판과 상기 실리콘 질화막 사이에 패드 산화막이 형성된다. 상기 트렌치 형성 후, 트렌치를 세정하되, 동시에 상기 반사 방지막을 제거한다. 상기 트렌치의 내벽에 열산화막을 형성한다. 상기 트렌치를 완전히 채우도록 반도체 기판 상에 트렌치 격리막을 증착 한다. 상기 실리콘 질화막이 노출 되도록 트렌치 격리막을 평탄화 식각 한다. 상기 실리콘 질화막 및 패드 산화막을 차례로 제거하여 트렌치 격리를 형성한다.
이하. 도 2를 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명은 트렌치 격리막 증착 전 세정 공정시, 종래와 달리 반사 방지막이 동시에 제거되도록 함으로써, 후속 트렌치 격리막의 치밀화 열처리 공정에 따른 반사 방지막의 경화로 인해 활성 영역이 제대로 노출되지 못하는 문제점을 해결할 수 있고, 공정을 단순화시킬 수 있다. 또한, 상기 세정 공정시 패드 산화막이 언더 컷(undercut) 됨에 따라, 후속 열산화막 형성시 트렌치 상부의 에지 부분이라운드(round)지게 형성됨으로써, 이 부분에 스트레스(stress)가 집중되는 것을 방지할 수 있고, 따라서 이 부분에서 자주 발생되는 누설 전류(leakage current)를 최소화 할 수 있다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 트렌치 격리의 제조 방법의 공정들을 순차적으로 보여주는 단면도이다.
도 2a를 참조하면, 본 발명의 실시예에 따른 신규한 트렌치 격리의 제조 방법은 먼저, 반도체 기판(100) 상에 패드 산화막(102), 실리콘 질화막(104), 그리고 반사 방지막(106)이 차례로 형성된다. 이때, 상기 반사 방지막(106)은 이 분야에서 잘 알려진 바와 같이, 포토 공정(photo process)을 용이하게 하기 위해 형성되는 것으로서, 예를 들어 PE-SiON을 600Å의 두께로 증착 하여 형성된다.
상기 반사 방지막(106) 상에 활성 영역과 비활성 영역을 정의하기 위한 마스크로서 포토레지스트 패턴(도면에 미도시)이 형성된 후, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 반사 방지막(106) 및 실리콘 질화막(104)이 차례로 식각 되어 트렌치 식각 마스크가 형성된다.
상기 트렌치 식각 마스크를 사용하여 상기 패드 산화막(102) 및 그 하부의 반도체 기판(100)이 차례로 식각 되어 반도체 기판(100) 내에 트렌치(108)가 형성된다. 상기 트렌치(108)는 예를 들어, 약 2500Å의 깊이를 갖도록 형성된다.
이어서, 상기 트렌치(108)를 세정하는 공정이 수행되는데, 상기 세정 공정은 본 발명의 효과를 드러내는 핵심 단계로서 다음과 같이 수행된다. 즉, 상기 트렌치 세정 공정은 종래와 같은 일반적인 트렌치 세정 목적을 포함하여 도 2b에서와같이, 신규하게 상기 반사 방지막(106)이 완전히 제거되도록 수행된다.
상기 트렌치 세정 공정은 순차적으로 LAL200(buffered oxide etchant; NH4F + HF)와 SC1(NH4OH + H2O2 + D.I water)을 사용하여 수행된다.
상기 트렌치 세정 공정의 부수적인 결과로서, 패드 산화막(102)의 일부가 식각 되어 참조 번호 110으로 나타낸 바와 같이, 언더 컷(undercut)이 발생된다. 이로써, 상기 트렌치(108) 양측의 활성 영역의 일부가 노출된다.
도 2c에 있어서, 상기 트렌치(108)의 내벽을 포함하여 상기 노출된 활성 영역 상에 열산화막(112)이 형성된다. 상기 열산화막(112)은 예를 들어, 100Å의 두께를 갖도록 형성된다. 상기 열산화막(112)이 트렌치(108) 양측의 상기 노출된 활성 영역 상에도 형성됨에 따라 참조 번호 113과 같이, 트렌치(108)의 상부 에지 부분이 라운드(round)지게 형성된다. 이로써, 상기 트렌치(108)의 상부 에지 부분에 스트레스가 집중되는 것이 방지되고, 따라서 이 부분에서 자주 발생되는 누설 전류가 최소화된다.
이어서, 상기 트렌치(108)가 완전히 채워지도록 반도체 기판(100) 전면에 트렌치 격리막(114)이 증착 된다. 상기 트렌치 격리막(114)은 예를 들어, 차례로 USG(Undoped Silicate Glass)막 및 PE-OX막이 각각 5000Å 및 1000Å의 두께로 증착 되어 형성된다.
상기 트렌치 격리막(114)을 치밀화 하기 위한 열처리 공정이 예를 들어, 1150℃의 온도에서 수행된 후, 상기 실리콘 질화막(104)이 노출되도록 트렌치 격리막(114)이 평탄화 식각 된다. 상기 평탄화 식각은 예를 들어, 화학적 기계적 연마공정에 의해 수행된다.
마지막으로, 상기 실리콘 질화막(104)이 예를 들어, 인산 스트립 공정에 의해 제거된 후, 패드 산화막(102)이 제거된다.
후속 공정으로서, 이온 주입 공정 및 세정 공정이 수 차례 수행된 결과, 도 2d에 도시된 바와 같이, 본 발명의 실시예에 따른 신규한 트렌치 격리(116)가 완성된다.
본 발명은 트렌치 격리막 증착 전에 수행되는 트렌치 세정 공정시, 반사 방지막이 동시에 제거되도록 함으로써, 활성 영역 상에 트렌치 식각 마스크가 남는 문제점을 해결할 수 있고, 따라서 전체 공정을 단순화시킬 수 있는 효과가 있다.
또한, 본 발명은 트렌치 세정 공정시 패드 산화막이 언더 컷 됨에 따라, 후속 열산화막 형성시 트렌치의 상부 에지 부분이 라운드(round)지게 형성됨으로써, 이 부분에 스트레스가 집중되는 것을 방지할 수 있고, 따라서 이 부분에서 자주 발생되는 누설 전류를 최소화 할 수 있는 효과가 있다.
Claims (4)
- 반도체 기판(100) 상에 패드 산화막(102)을 사이에 두고 실리콘 질화막(104) 및 반사방지막(106)을 포함하는 트렌치 식각 마스크를 형성하는 단계;상기 트렌치 식각 마스크에 의해 노출된 상기 패드 산화막(102) 및 상기 반도체 기판(100)을 식각하여 트렌치(108)를 형성하는 단계;세정용액을 사용하여 상기 반사방지막(106)을 제거하는 동시에 상기 트렌치(108)를 세정하는 단계;트렌치 세정이 끝난 결과물의 반도체 기판에 대해서 열산화 공정을 진행하는 단계;열산화 공정이 끝난 결과물의 반도체 기판 전면에 트렌치 격리막(114)을 형증착하여 상기 트렌치(1080를 완전히 채우는 단계;상기 실리콘 질화막(104)이 노출되도록 트렌치 격리막(114)을 평탄화 식각 하는 단계; 및상기 노출된 실리콘 질화막(104) 및 하부의 패드 산화막(102)을 제거하는 단계를 포함하는 것을 특징으로 하는 트렌치 격리의 제조 방법.
- 제 1 항에 있어서,상기 트렌치 세정 공정은 상기 패드 산화막(102)이 언더 컷(undercut) 되어 상기 트렌치(108) 양측의 반도체 기판(100)의 일부를 노출시키고,이때, 상기 열산화 공정으로 열산화막(112)이 상기 트렌치(108)의 내벽을 포함하여 상기 노출된 반도체 기판(100) 상에 형성되는 것을 특징으로 하는 트렌치 격리의 제조 방법.
- 제 2 항에 있어서,상기 열산화막(112)이 상기 노출된 반도체 기판(100) 상에도 형성됨에 따라 트렌치(108)의 상부 에지 부분이 라운드(round)지게 형성되는 것을 특징으로 하는 트렌치 격리의 제조 방법.
- 제 1 항에 있어서,상기 트렌치 세정 공정은, 순차적으로 LAL200(buffered oxide etchant; NH4F + HF)와 SC1(NH4OH + H2O2 + D.I water)을 사용하여 수행되는 것을 특징으로 하는 트렌치 격리의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990010577A KR100319186B1 (ko) | 1999-03-26 | 1999-03-26 | 트렌치 격리의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990010577A KR100319186B1 (ko) | 1999-03-26 | 1999-03-26 | 트렌치 격리의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000061508A KR20000061508A (ko) | 2000-10-25 |
| KR100319186B1 true KR100319186B1 (ko) | 2001-12-29 |
Family
ID=19577926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990010577A KR100319186B1 (ko) | 1999-03-26 | 1999-03-26 | 트렌치 격리의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100319186B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100459929B1 (ko) * | 2002-06-25 | 2004-12-03 | 동부전자 주식회사 | 반도체 소자의 소자분리막 형성방법 |
| KR20040000682A (ko) * | 2002-06-25 | 2004-01-07 | 동부전자 주식회사 | 반도체 소자의 소자분리막 형성방법 |
| KR100846385B1 (ko) * | 2002-07-19 | 2008-07-15 | 주식회사 하이닉스반도체 | 반도체 소자의 트렌치형 소자분리막 형성방법 |
| KR100588641B1 (ko) * | 2004-12-22 | 2006-06-12 | 동부일렉트로닉스 주식회사 | 트렌치 코너 라운딩 향상 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980084299A (ko) * | 1997-05-22 | 1998-12-05 | 윤종용 | 세정 능력을 갖는 산화막 식각용액 제조방법 |
| KR19990011070A (ko) * | 1997-07-21 | 1999-02-18 | 윤종용 | 원형 결함을 방지하는 무기 반사 방지막 제거방법 |
| KR19990010757A (ko) * | 1997-07-18 | 1999-02-18 | 윤종용 | 반도체 장치의 소자 분리 방법 |
| KR19990011634A (ko) * | 1997-07-24 | 1999-02-18 | 윤종용 | 반도체장치의 반사방지막을 이용한 패턴 형성방법 |
-
1999
- 1999-03-26 KR KR1019990010577A patent/KR100319186B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980084299A (ko) * | 1997-05-22 | 1998-12-05 | 윤종용 | 세정 능력을 갖는 산화막 식각용액 제조방법 |
| KR19990010757A (ko) * | 1997-07-18 | 1999-02-18 | 윤종용 | 반도체 장치의 소자 분리 방법 |
| KR19990011070A (ko) * | 1997-07-21 | 1999-02-18 | 윤종용 | 원형 결함을 방지하는 무기 반사 방지막 제거방법 |
| KR19990011634A (ko) * | 1997-07-24 | 1999-02-18 | 윤종용 | 반도체장치의 반사방지막을 이용한 패턴 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000061508A (ko) | 2000-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100361103B1 (ko) | 반도체 장치의 제조방법 | |
| KR19990055121A (ko) | 반도체 소자 제조 방법 | |
| US20050142804A1 (en) | Method for fabricating shallow trench isolation structure of semiconductor device | |
| KR100319186B1 (ko) | 트렌치 격리의 제조 방법 | |
| KR20010046153A (ko) | 반도체장치의 트렌치 구조의 소자분리막 형성방법 | |
| KR100268907B1 (ko) | 반도체소자의격리막및이의형성방법 | |
| KR100895824B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100278883B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100779398B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR101127033B1 (ko) | 반도체 소자 및 반도체 소자의 ｓｔｉ형 소자분리막 형성방법 | |
| KR100954418B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100505427B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| KR20050012584A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100274977B1 (ko) | 반도체 소자 분리를 위한 트랜치 제조 방법 | |
| KR100541707B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100503357B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| KR100430582B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20040004988A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100808378B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR100632053B1 (ko) | 반도체 장치의 소자 분리막의 제조 방법 | |
| KR20040000678A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20040004873A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR20050003046A (ko) | 라이너질화막을 이용한 소자분리막 형성 방법 | |
| KR19990055757A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |