KR100954418B1 - 반도체 소자의 소자분리막 형성방법 - Google Patents

반도체 소자의 소자분리막 형성방법 Download PDF

Info

Publication number
KR100954418B1
KR100954418B1 KR1020020087380A KR20020087380A KR100954418B1 KR 100954418 B1 KR100954418 B1 KR 100954418B1 KR 1020020087380 A KR1020020087380 A KR 1020020087380A KR 20020087380 A KR20020087380 A KR 20020087380A KR 100954418 B1 KR100954418 B1 KR 100954418B1
Authority
KR
South Korea
Prior art keywords
trench
etch stop
film
stop layer
forming
Prior art date
Application number
KR1020020087380A
Other languages
English (en)
Other versions
KR20040060573A (ko
Inventor
백운석
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020087380A priority Critical patent/KR100954418B1/ko
Publication of KR20040060573A publication Critical patent/KR20040060573A/ko
Application granted granted Critical
Publication of KR100954418B1 publication Critical patent/KR100954418B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

디슁 현상을 방지할 수 있고, CMP 공정의 균일도를 향상시킬 수 있는 반도체 소자의 소자분리막 형성방법을 제시한다. 이는, 반도체기판의 비활성영역에 트렌치를 형성하는 단계와, 트렌치가 형성된 결과물 상에 절연막을 증착하여 트렌치를 매립하는 단계와, 절연막 위에 식각 방지막 및 반사방지막을 형성하는 단계와, 트렌치 상부에만 식각 방지막이 남도록 하는 단계와, 트렌치 내부 이외의 영역의 절연막을 제거하는 단계, 그리고 식각 방지막을 제거하는 단계로 이루어진다.

Description

반도체 소자의 소자분리막 형성방법{Method for forming isolation layer of semiconductor device}
도 1a 내지 도 1d는 종래의 STI 공정을 이용한 소자분리막 형성공정을 도시한 단면도들이다.
도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 소자분리막 형성방법을 설명하기 위한 단면도들이다.
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 디슁현상을 억제할 수 있는 반도체 소자의 소자분리막 형성방법에 관한 것이다.
반도체 소자의 고집적화에 따라 미세화 기술의 하나인 소자분리에 관한 연구개발이 활발히 진행되고 있다. 소자분리 영역의 형성은 모든 제조공정 단계에 있어서 초기단계의 공정으로서, 활성영역의 크기 및 후속 공정 단계에서의 공정 마진(margin)을 좌우하게 되므로, 이를 효과적으로 극복하기 위해서는 소자분리막 의 단차를 평탄화할 수 있는 기술이 요구되고 있다.
일반적으로 반도체 소자의 제조에 널리 이용되는 선택적 산화에 의한 소자분리 방법(LOCal Oxidation of Silicon; 이하 LOCOS라 칭함)은 측면산화에 의한 버즈비크(Bird's beak) 현상, 열공정으로 유발되는 버퍼층 응력에 의한 기판실리콘의 결정결함, 및 채널저지를 위해 이온주입된 불순물의 재분포 등의 문제로 반도체 소자의 전기적 특성향상 및 고집적화 추세에 난점이 되고 있다.
상기 LOCOS 방법의 문제점을 개선하기 위한 방법의 하나로, 반도체기판을 식각하여 트렌치를 형성하고, 여기에 절연물질을 매립하여 소자분리막을 형성하는 쉘로우 트렌치 분리(Shallow Trench Isolation; 이하 STI라 칭함) 방법이 제안되었다. 이 STI방법은 소자분리막의 형성에 있어서 열산화공정에 의하지 않으므로, 열산화공정으로 인해 유발되는 LOCOS류의 단점들을 어느 정도 줄일 수 있으며, 기술적으로 STI의 깊이를 조절함으로써 1G DRAM급 이상의 고집적화에 필요한 소자분리막의 형성이 가능하게 되었다.
도 1a 내지 도 1d는 종래의 STI 공정을 이용한 소자분리막 형성공정을 도시한 단면도들이다.
도 1a를 참조하면, 반도체기판(2) 상에 패드산화막(4)을 100Å의 두께로 형성하고. 그 위에 질화막(6)을 1,400Å 정도 증착한다. 상기 질화막(6) 위에, 포토레지스트를 도포한 후 노광 및 현상 등의 통상의 사진공정을 수행하여 트렌치가 형성될 영역을 오픈시키는 포토레지스트 패턴(도시되지 않음)을 형성한다. 이 포토레지스트 패턴을 마스크로 사용하여 상기 질화막 및 패드산화막을 차례로 식각하여 트렌치가 형성될 영역의 반도체기판(2)을 노출시킨다. 다음, 상기 포토레지스트 패턴을 제거한 후, 패터닝된 질화막(6)과 패드산화막(4)을 마스크로 하여 상기 반도체기판(2)을 이방성 식각함으로써 반도체기판(2)에 트렌치를 형성한다. 다음, 트렌치가 형성된 결과물의 전면에 화학 기상 증착(Chemical Vapor Deposition; 이하 CVD라 칭함) 방법으로 산화막(8)을 6,000Å 정도 증착하여 상기 트렌지가 매립되도록 한다.
다음에, 상기 산화막(8) 위에 포토레지스트를 도포한 다음 통상의 사진공정을 실시하여 포토레지스트 패턴(10)을 형성한다. 상기 산화막(8)은 CVD 공정의 특성상 넓은 활성영역에는 다른 영역에 비해 두껍게 증착되어, 다른 영역과 토폴로지(topology)의 차이가 심하게 발생한다. 상기 포토레지스트 패턴(10)은 이와 같이 넓은 활성영역에 증착되어 있는 상기 산화막(8)을 제거하여 전체적인 단차를 줄이기 위한 것이다.
도 1b를 참조하면, 상기 포토레지스트 패턴을 마스크로 하여 노출된 영역의 상기 산화막(8)을 식각한 다음, 포토레지스트 패턴을 제거한다.
도 1c를 참조하면, 상기 트렌치를 매립하고 있는 산화막(8)에 대해 통상의 방법으로 화학적 물리적 연마(Chemical Mechanical Polishing; CMP) 공정을 수행하여 트렌치 상부영역에 형성되었던 산화막을 제거한다. 이 때, 트렌치의 밀도에 따라 상기 CMP 공정에 가해지는 압력의 차이로 인해 넓은 트렌치 영역의 산화막이 다른 지역에 비해 많이 제거되는 현상이 발생한다.
도 1d를 참조하면, 인산용액을 사용하여 상기 패드산화막 상에 형성되어 있 던 질화막을 제거함으로써 소자분리막을 완성한다.
상술한 바와 같이, STI 공정 중에서 가장 핵심적인 것은 트렌치 매립 산화막에 대한 CMP 공정으로서, 반도체기판에 형성된 매립 산화막을 횡방향으로 제거하기 때문에 트렌치 매립 및 식각방법으로써 이상적인 것으로 생각되어진다. 그러나, 도 1c에 나타난 바와 같이, 트렌치의 폭이 수 ㎜정도로 커지면 넓은 트렌치 영역의 가운데가 접시모양으로 파이는 디슁(dishing) 현상이 발생하여 불안정한 소자분리 특성 및 일부의 구조적인 단차를 유발하는 문제점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명이 이루고자 하는 기술적 과제는, 디슁 현상을 방지할 수 있고, CMP 균일도를 향상시킬 수 있는 반도체 소자의 소자분리막 형성방법을 제공하는 것이다.
상기 과제를 이루기 위하여 본 발명에 의한 반도체 소자의 소자분리막 형성방법에 의하면, 반도체기판의 비활성영역에 트렌치를 형성하는 단계; 상기 트렌치가 형성된 결과물 상에 절연막을 증착하여 상기 트렌치를 매립하는 단계; 상기 절연막 위에, 식각 방지막을 형성하는 단계; 상기 식각 방지막 상에 반사 방지막을 형성하는 단계; 상기 반사 방지막이 상기 트렌치의 상부에만 남도록 상기 반사 방지막을 에치백(etch-back)하는 단계; 상기 트렌치 상부에만 상기 식각 방지막이 남도록 상기 반사 방지막의 잔류 부분에 의해 노출되는 상기 식각 방지막 부분을 식각하는 단계; 상기 반사 방지막의 잔류 부분을 제거하는 단계; 상기 식각 방지막이 잔류하는 결과물 상에 넓은 활성영역을 노출시키는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 넓은 활성영역의 상기 절연막 부분을 식각하는 단계; 상기 포토레지스트 패턴을 제거하여 노출되는 상기 절연막 부분을 화학적 물리적 연마(CMP)하여 상기 식각 방지막에 의해 보호되는 상기 트렌치 내부 이외의 영역의 상기 절연막 부분을 제거하는 단계; 및 상기 식각 방지막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법을 제시한다.
본 발명에 있어서, 상기 절연막은 3,500 ∼ 4,500Å의 두께로 형성한다. 그리고, 상기 식각 방지막은, 상기 절연막에 대해 소정의 식각 공정에서 식각 선택비를 갖는 물질로 형성하는데, 상기 절연막은 산화막으로 형성하고, 식각 방지막은 질화막으로 형성하는 것이 바람직하다. 또한, 상기 트렌치 상부에만 식각 방지막이 남도록 하는 단계 후에, 결과물 상에 넓은 활성영역을 노출시키는 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴을 식각 마스크로 사용하여 넓은 활성영역의 절연막을 제거하여 전체적인 단차를 이루는 단계를 추가할 수도 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 소자분리막 형성방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 반도체기판(22) 상에 100Å 정도 두께의 얇은 열산화막을 성장시켜 패드산화막(24)을 형성하고, 그 위에 1,400Å 정도 두께의 질화막(26)을 증착한다. 상기 질화막(26)은 반도체기판(22)에 트렌치를 형성하기 위한 이방성 식각 공정에서 트렌치가 형성되지 않을 영역, 즉 활성영역의 반도체기판(22)을 보호하기 위한 식각 마스크로 사용된다.
다음, 상기 질화막(26) 위에 포토레지스트를 도포한 후, 노광 및 현상 등의 통상의 사진공정을 수행하여 트렌치가 형성될 영역을 오픈시키는 포토레지스트 패턴(도시되지 않음)을 형성한다. 이 포토레지스트 패턴을 마스크로 사용하여 상기 질화막(26) 및 패드산화막(24)을 차례로 식각하여 트렌치가 형성될 영역의 반도체기판(22)을 노출시킨다. 다음, 상기 포토레지스트 패턴을 제거한 후, 패터닝된 질화막(26)과 패드산화막(24)을 마스크로 하여 상기 반도체기판(22)을 이방성 식각함으로써 반도체기판(22)에 트렌치를 형성한다. 이 트렌치는 소자의 특성에 따라 각각 그 넓이 및 밀도를 달리하여 형성될 수 있다.
다음, 트렌치가 형성된 결과물의 전면에 통상의 CVD 공정으로 절연막, 예를 들어 산화막(28)을 3,500 ∼ 4,500Å의 두께로 증착하여 상기 트렌지가 매립되도록 한다. 상기 산화막(28) 위에, 소정의 식각 공정에 대해 상기 산화막(28)과 식각선택비를 갖는 물질, 예를 들어 질화막을 300 ∼ 500Å의 두께로 증착하여 식각 방지막(30)을 형성한다.
도 2b를 참조하면, 트렌치 사이의 상기 식각 방지막을 제거하기 위하여, 상기 식각 방지막(30) 위에 반사 방지막(32)을 300 ∼ 500Å의 두께로 형성한다. 다음, 상기 반사 방지막(32)을 에치백(etch-back)하여 트렌치의 상부에만 남도록 한다.
도 2c를 참조하면, 상기 반사 방지막을 마스크로 하여 노출된 영역의 상기 식각 방지막(30)을 식각하여 제거한다. 이 때, 식각 가스로는 CHF3/C2F6/Ar/O2/N2 혼합가스를 사용한다. 다음, 상기 반사 방지막을 제거하면 트렌치 상부에만 식각 방지막(30)이 잔류하게 된다. 다음에, 식각 방지막(30)이 부분적으로 잔류하는 상기 결과물 상에 포토레지스트를 도포한 다음 통상의 노광 및 현상공정을 실시하여 포토레지스트 패턴(34)을 형성한다. 상기 포토레지스트 패턴(34)은 넓은 활성영역에 증착되어 있는 산화막(28)을 제거하여 전체적인 단차를 줄이기 위한 것이다.
도 2d를 참조하면, 상기 포토레지스트 패턴(도 2c의 34)을 마스크로 하여 노출된 영역의 상기 산화막(28)을 식각한 다음, 상기 포토레지스트 패턴을 제거한다.
도 2e를 참조하면, 상기 트렌치를 매립하고 있는 산화막(28)에 대해 통상의 CMP 공정을 수행하여 트렌치의 상부 및 활성영역에 형성되어 있던 산화막을 제거한다. 이 때, 상기 트렌치의 상부에는 질화막으로 이루어진 식각 방지막(도 2d의 30)이 형성되어 있기 때문에, 상기 산화막(28)에 대한 CMP 공정에서 트렌치 내부의 산화막(28)은 식각되지 않고 활성영역에 형성되어 있는 산화막만 제거된다. 따라서, 넓은 트렌치 영역에서 발생하던 디슁 현상을 방지할 수 있다. 또한, 상기 산화막(28)에 대한 CMP 공정에서 트렌치 영역의 산화막에 대한 식각이 거의 없기 때문에, 상기 산화막(28)을 종래의 6,000Å에 비해 3,500 ∼ 4,500Å 정도로 얇게 형성할 수 있다.
이어서, 인산용액을 사용하여 상기 패드산화막 상에 형성되어 있던 질화막을 제거함으로써 소자분리막을 완성한다. 이 때, 식각 방지막도 함께 제거된다.
이상, 본 발명의 실시예를 설명하였으나, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.
상술한 본 발명에 의한 반도체 소자의 소자분리막 형성방법에 따르면, 트렌치를 절연물질로 매립한 다음, 그 위에 상기 절연물질과 식각 선택비를 갖는 물질막을 형성하여 CMP를 이용한 평탄화를 실시한다. 그러면, 상기 물질막이 CMP 공정에서 상기 트렌치 매립 절연물질의 식각을 방지하는 식각 방지막 역할을 하여 넓은 트렌치에 발생하던 디슁 현상을 방지할 수 있다. 또한, CMP 공정에서 상기 절연물질에 대한 식각이 거의 없기 때문에, 상기 절연물질을 트렌치를 매립할 수 있을 정도로, 즉 종래에 비해 얇게 형성할 수 있다.

Claims (5)

  1. 반도체기판의 넓은 활성영역 및 좁은 활성영역을 포함하는 활성영역 이외의 비활성영역에 트렌치를 형성하는 단계;
    상기 트렌치가 형성된 결과물 상에 절연막을 증착하여 상기 트렌치를 매립하는 단계;
    상기 절연막 위에, 식각 방지막을 형성하는 단계;
    상기 식각 방지막 상에 반사 방지막을 형성하는 단계;
    상기 반사 방지막이 상기 트렌치의 상부에만 남도록 상기 반사 방지막을 에치백(etch-back)하는 단계;
    상기 트렌치 상부에만 상기 식각 방지막이 남도록 상기 반사 방지막의 잔류 부분에 의해 노출되는 상기 식각 방지막 부분을 식각하는 단계;
    상기 반사 방지막의 잔류 부분을 제거하는 단계;
    상기 식각 방지막이 잔류하는 결과물 상에 상기 넓은 활성영역을 노출시키는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 넓은 활성영역의 상기 절연막 부분을 식각하는 단계;
    상기 포토레지스트 패턴을 제거하여 노출되는 상기 절연막 부분을 화학적 물리적 연마(CMP)하여 상기 식각 방지막에 의해 보호되는 상기 트렌치 내부 이외의 영역의 상기 절연막 부분을 제거하는 단계; 및
    상기 식각 방지막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  2. 제 1항에 있어서, 상기 절연막은 3,500 ∼ 4,500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  3. 제 1항에 있어서, 상기 식각 방지막은, 상기 절연막에 대해 소정의 식각 공정에서 식각 선택비를 갖는 물질로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  4. 제 3항에 있어서, 상기 절연막은 산화막으로 형성하고, 상기 식각 방지막은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  5. 삭제
KR1020020087380A 2002-12-30 2002-12-30 반도체 소자의 소자분리막 형성방법 KR100954418B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020087380A KR100954418B1 (ko) 2002-12-30 2002-12-30 반도체 소자의 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020087380A KR100954418B1 (ko) 2002-12-30 2002-12-30 반도체 소자의 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
KR20040060573A KR20040060573A (ko) 2004-07-06
KR100954418B1 true KR100954418B1 (ko) 2010-04-26

Family

ID=37352449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020087380A KR100954418B1 (ko) 2002-12-30 2002-12-30 반도체 소자의 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR100954418B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312181B2 (en) 2013-12-11 2016-04-12 Samsung Electronics Co., Ltd. Semiconductor device, electronic device including the same and manufacturing methods thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000044882A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 쉘로우 트랜치 소자분리막 형성방법
KR20020050762A (ko) * 2000-12-21 2002-06-27 박종섭 반도체장치의 소자격리방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000044882A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 쉘로우 트랜치 소자분리막 형성방법
KR20020050762A (ko) * 2000-12-21 2002-06-27 박종섭 반도체장치의 소자격리방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312181B2 (en) 2013-12-11 2016-04-12 Samsung Electronics Co., Ltd. Semiconductor device, electronic device including the same and manufacturing methods thereof

Also Published As

Publication number Publication date
KR20040060573A (ko) 2004-07-06

Similar Documents

Publication Publication Date Title
KR100316221B1 (ko) 얕은트렌치격리신기술
KR100224700B1 (ko) 반도체장치의 소자분리방법
KR0147630B1 (ko) 반도체 장치의 소자분리방법
US6331472B1 (en) Method for forming shallow trench isolation
KR20010029799A (ko) 반도체 장치의 제조방법
KR100954418B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20010008579A (ko) 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR100319186B1 (ko) 트렌치 격리의 제조 방법
KR100868925B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100548513B1 (ko) 에스티아이 공정을 개선하기 위한 리버스 에치백 방법
KR100237749B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR100732737B1 (ko) 반도체 소자분리막 형성방법
KR100361763B1 (ko) 반도체소자의소자분리막제조방법
KR100195227B1 (ko) 반도체장치의 소자분리방법
KR20040110792A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR100587084B1 (ko) 반도체소자의 제조방법
KR20050012584A (ko) 반도체 소자의 소자분리막 형성방법
KR100548571B1 (ko) 반도체소자의 소자분리막 형성방법
KR20050003061A (ko) 반사방지막을 이용한 반도체 소자의 트렌치 소자분리막형성방법
KR100274977B1 (ko) 반도체 소자 분리를 위한 트랜치 제조 방법
KR100419873B1 (ko) 반도체소자의 격리방법
KR100743619B1 (ko) 반도체장치의 트렌치 형성방법
KR20020003031A (ko) 반도체소자의 소자분리막 형성 방법
KR20000065984A (ko) 반도체 장치의 트렌치 소자분리 방법
KR20070060341A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee