KR100732737B1 - 반도체 소자분리막 형성방법 - Google Patents

반도체 소자분리막 형성방법 Download PDF

Info

Publication number
KR100732737B1
KR100732737B1 KR1020000037292A KR20000037292A KR100732737B1 KR 100732737 B1 KR100732737 B1 KR 100732737B1 KR 1020000037292 A KR1020000037292 A KR 1020000037292A KR 20000037292 A KR20000037292 A KR 20000037292A KR 100732737 B1 KR100732737 B1 KR 100732737B1
Authority
KR
South Korea
Prior art keywords
oxide film
film
trench
forming
hdp oxide
Prior art date
Application number
KR1020000037292A
Other languages
English (en)
Other versions
KR20020002925A (ko
Inventor
김대현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000037292A priority Critical patent/KR100732737B1/ko
Publication of KR20020002925A publication Critical patent/KR20020002925A/ko
Application granted granted Critical
Publication of KR100732737B1 publication Critical patent/KR100732737B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자분리막의 형성방법에 관한 것으로써, 특히 반도체기판 내에 트렌치부를 형성하고, 상기 트렌치부를 제 1 HDP산화막으로 채운 후, 상기 결과물에 제 2 HDP산화막을 증착할 때, 증착률보다 식각률이 커지도록 공정조건을 조절하여 증착된 제 2 HDP산화막의 일부가 식각되고, 식각된 산화막이 상기 트렌치부의 상부에 재증착되어 상기 트렌치부의 상부에 비정상적인 산화막이 형성되도록 함으로써, 이에 화학적 기계적 연마공정을 이용한 평탄화공정을 시행할 때, 상기 비정상적인 산화막이 디싱방지막의 역할을 하여 디싱현상이 방지되어 반도체소자의 특성 및 신뢰도를 향상시킬 수 있도록 한 반도체 소자분리막의 형성방법에 관한 것이다.
소자분리막, 디싱, 디싱방지막, 식각가스, 재증착

Description

반도체 소자분리막 형성방법{Method for forming isolation layer of semiconductor device}
도 1 내지 도 3은 종래의 반도체 소자분리막의 형성방법을 설명하기 위해 도시된 단면도들이다.
도 4 내지 도 7은 본 발명에 따른 반도체 소자분리막의 형성방법을 설명하기 위해 도시된 단면도들이다.
도 8은 본 발명에 따른 반도체 소자분리막 형성방법으로 디싱방지막이 형성된 결과물의 SEM사진이다.
＊도면의 주요부분에 대한 부호의 설명＊
100 ; 반도체기판 110 ; 질화막
120'; 제 1 HDP산화막 120"; 제 2 HDP산화막
130 ; 디싱방지막
T ; 트렌치부 D ; 디싱
본 발명은 반도체 소자분리막 형성방법에 관한 것으로써, 보다 자세하게는 반도체기판 내에 트렌치부를 형성하고, 상기 트렌치부를 2중의 산화막으로 채우는 과정에서 상기 트렌치부의 상부에 디싱방지막이 형성되도록 함으로써, 이에 화학적 기계적 연마공정을 이용한 평탄화공정을 시행할 때, 상기 디싱방지막으로 인해 디싱현상이 방지되어 반도체소자의 특성 및 신뢰도를 향상시킬 수 있도록 한 반도체 소자분리막의 형성방법에 관한 것이다.
최근에는 반도체장치의 고집적화 추세에 따라 미세화 기술 중의 하나인 소자분리기술의 연구개발이 활발하게 진행되고 있다.
소자분리영역을 형성하는 것은 모든 제조공정 단계의 초기 단계 공정으로 활성영역의 크기와 후공정 단계의 공정마진을 좌우한다.
이러한 소자분리영역의 형성방법 중에서 특히, 트렌치 소자분리방법은 반도체기판의 소정 부분을 식각하여 트렌치를 형성한 후, 상기 트렌치 내부에 절연물질을 채움으로써 소자를 분리하는 방법을 말하는데, 이와 같은 트렌치 소자분리방법을 이용한 반도체 소자분리막의 형성방법이 도 1 내지 도 3에 도시되어 있다.
우선, 도 1에 도시된 바와 같이 반도체기판(10) 상부에 질화막(20)을 형성하고, 그 상부에 트렌치부 형성용 감광막패턴(30)을 형성한다.
이후, 도 2에 도시된 바와 같이 상기 감광막패턴(30)을 식각마스크로 하여 상기 질화막(20)을 식각해내어 상기 반도체기판(10)의 소정 부분을 노출시킨 후, 노출된 부분의 반도체기판(10)을 소정 깊이까지 식각하여 트렌치부(T)를 형성한다.
이후 상기 감광막패턴(30)을 제거하고, 상기 결과물 상부에 산화막(40)을 증착하여 트렌치부(T)를 채우고, 도 3에 도시된 바와 같이 상기 질화막(20)이 노출될 때까지 화학적 기계적 연마공정을 이용한 평탄화공정을 실시한다.
하지만, 상기와 같은 방법으로 반도체 소자분리막을 형성할 때 질화막(20)과 산화막(40) 간의 식각선택비의 차이로 인해 산화막(40)이 더 빨리 연마되어 도 3에 도시된 바와 같이 트렌치부(T)를 채운 산화막(40)의 표면이 다른 부분보다 낮아지는 디싱(Dishing;D)현상이 발생함으로써, 반도체 소자분리막이 그 기능을 안정적으로 수행할 수 없게 되는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 반도체기판 내에 트렌치부를 형성하고, 상기 트렌치부를 2중의 산화막으로 채우는 과정에서 상기 트렌치부의 상부에 디싱방지막이 형성되도록 함으로써, 이에 화학적 기계적 연마공정을 이용한 평탄화공정을 시행할 때, 상기 디싱방지막으로 인해 디싱현상이 억제되어 반도체소자의 특성 및 신뢰도를 향상시킬 수 있도록 한 반도체 소자분리막의 형성방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명은 반도체기판 상부에 질화막을 형성하는 단계와; 상기 질화막 상부에 트렌치부 형성용 감광막패턴을 형성하고, 상 기 감광막 패턴을 식각마스크로 하여 상기 질화막을 식각해내어 상기 반도체기판의 소정 영역을 노출시키는 단계와; 상기에서 노출된 부분의 반도체기판을 소정 깊이까지 식각해내어 트렌치부를 형성하고, 상기 감광막 패턴을 제거하는 단계와; 상기 트렌치부를 제 1 HDP산화막으로 채우는 단계와; 상기 결과물 상부에 제 2 HDP산화막 증착 시, 공정조건을 조절해서 상기 트렌치부 상부에 디싱방지막이 형성되도록 하는 단계와; 상기 결과물에 평탄화공정을 시행하는 단계; 를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다. 또한, 본 실시예는 본 발명의 권리범위를 한정하는 것이 아니며 단지 예시로 제시된 것이다.
도 4 내지 도 7은 본 발명에 따른 반도체 소자분리막의 형성방법을 설명하기 위해 도시된 단면도들이고, 도 8은 본 발명에 따른 반도체 소자분리막 형성방법으로 디싱방지막이 형성된 결과물의 SEM사진이다.
우선 도 4에 도시된 바와 같이, 반도체기판(100) 상부에 질화막(110)을 형성한 후, 그 상부에 트렌치부 형성용 감광막패턴(미도시)을 형성한다.
이후, 상기 감광막패턴을 식각마스크로 하여 상기 질화막(110)을 식각해내어 반도체기판(100)의 소정부분을 노출시킨 후, 상기에서 노출된 반도체기판(100)을 소정 깊이까지 식각하여 트렌치부(T)를 형성한다.
그리고 상기 트렌치부(T)를 제 1 HDP산화막(120')으로 채운다.
이때, 상기 제 1 HDP산화막(120')의 형성공정은, 예를 들어, CVD, 보다 구체적으로 HDP-CVD 방식을 이용하고, 증착가스로는 SiH4, TEOS 중 어느 하나를 사용하며, 식각가스로는 Ar, O2, He, 불소계 식각가스 중 어느 하나를 사용한다.
이후 도 5에 도시된 바와 같이, 상기 제 1 HDP산화막(120')의 상부에 제 2 HDP산화막(120")을 증착한다. 이때, 상기 제 2 HDP산화막(120")은 상기 제 1 HDP산화막(120')에 비해 고식각율을 가지도록 한다.
즉, 상기 제 2 HDP산화막의 증착공정조건 중 식각가스량은 늘리고, 증착가스량은 줄여, 제 1 HDP산화막 증착공정에서와 비교하여 증착률은 보다 작아지도록 하고 식각률이 더욱 커지도록 한다 .
그러면 증착된 제 2 HDP산화막(120")의 일부가 식각되고, 식각된 산화막이 상기 트렌치부(T)의 상부에 재증착되면서, 도 6에 도시된 바와 같이 상기 트렌치부(T)의 상부에 비정상적인 산화막이 형성된다.
상기와 같은 방법으로 상기 트렌치부(T)의 상부에 재증착된 비정상적인 산화막은 이후 실시될 화학적 기계적 연마공정에서 디싱방지막(130)의 역할을 하게 된다.
즉, 도 6에 도시된 바와 같은 상기 결과물에 화학적 기계적 연마를 시행할 때, 상기 비정상적인 산화막은 일반적인 산화막에 비해 화학적 기계적 연마선택비가 낮기 때문에 위 비정상적인 산화막이 형성된 부분에서는 일반적인 산화막이 형성된 다른 부분에서보다 식각이 빨리 이루어지지 않는다. 그 결과, 상기 질화막(110)이 노출될 때까지 화학적 기계적 연마공정을 이용한 평탄화공정을 실시하면, 상기 비정상적인 산화막, 즉, 디싱방지막(130) 때문에 상기 트렌치부(T)에 해당하는 부분에서는 다른 부분에 비해 산화막이 느리게 연마된다. 그 결과, 질화막(110)이 노출될 때까지 연마하더라도, 트렌치부(T)를 채운 산화막의 표면이 다른 부분보다 낮아지는 현상이 거의 발생하지 않는다. 이후, 종래 기술과 마찬가지로 상기 질화막(110)을 제거하면, 도 7에 도시된 바와 같이 디싱 현상이 거의 발생하지 않은 결과물이 나오게 된다.
도 8에 본 발명에 따른 반도체 소자분리막 형성방법으로 디싱방지막(130)이 형성된 결과물의 SEM사진이 나와 있다
상기와 같은 반도체 소자분리막의 형성방법은 화학적 기계적 연마공정을 이용한 평탄화공정 시에도 응용될 수 있다.
상기한 바와 같은 본 발명은 반도체 소자분리막에 관한 것으로써, 특히 반도체기판 내에 트렌치부를 형성하고, 상기 트렌치부를 제 1 HDP산화막으로 채운 후, 상기 결과물에 제 2 HDP산화막을 증착할 때, 제 1 HDP산화막 증착 공정에서보다 증착률은 낮고 식각률은 높게 되도록 공정조건을 조절하여 증착된 제 2 HDP산화막의 일부가 식각되고, 식각된 산화막이 상기 트렌치부의 상부에 재증착되어 상기 트렌치부의 상부에 비정상적인 산화막이 형성되도록 함으로써, 이에 화학적 기계적 연마공정을 이용한 평탄화공정을 시행할 때, 상기 비정상적인 산화막이 디싱방지막의 역할을 하여 디싱현상이 방지되어 반도체소자의 특성 및 신뢰도를 향상시킬 수 있는 이점이 있다.

Claims (6)

  1. 반도체기판 상부에 질화막을 형성하는 단계와;
    상기 질화막 상부에 트렌치부 형성용 감광막패턴을 형성하고, 상기 감광막 패턴을 식각마스크로 하여 상기 질화막을 식각해내어 상기 반도체기판의 소정 영역을 노출시키는 단계와;
    상기에서 노출된 부분의 반도체기판을 소정 깊이까지 식각해내어 트렌치부를 형성하고, 상기 감광막 패턴을 제거하는 단계와;
    상기 트렌치부를 제 1 HDP산화막으로 채우는 단계와;
    상기 결과물 상부에 제 2 HDP산화막을 증착하되, 상기 제 1 HDP산화막 증착 단계에서보다 증착율은 낮고 식각율은 높게 되도록 공정조건을 조절해서 상기 트렌치부 상부에 디싱방지막이 형성되도록 하는 단계와;
    상기 결과물에 화학적 기계적 연마공정을 이용하여 평탄화공정을 시행하는 단계;
    를 포함하여 이루어진 것을 특징으로 하는 반도체의 소자분리막 형성방법.
  2. 제 1항에 있어서,
    상기 제 1 HDP산화막 및 제 2 HDP산화막은 HDP-CVD 방식을 이용하여 형성하는 것을 특징으로 하는 반도체 소자분리막 형성방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 제 1 HDP산화막 및 제 2 HDP산화막 형성 시 증착가스는 SiH4, TEOS 중 어느 하나를 사용하고, 식각가스는 Ar, O2, He, 불소계 식각가스 중 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자분리막 형성방법.
  4. 삭제
  5. 제 1항 또는 제 2항에 있어서,
    상기 제 2 HDP산화막 증착 단계에서는, 상기 제 1 HDP산화막 증착 단계에서보다 식각가스량은 늘리고, 증착가스량은 줄이는 것을 특징으로 하는 반도체 소자분리막 형성방법.
  6. 제 1항에 있어서,
    상기 디싱방지막은 산화막인 것을 특징으로 하는 반도체 소자분리막의 형성방법.
KR1020000037292A 2000-06-30 2000-06-30 반도체 소자분리막 형성방법 KR100732737B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000037292A KR100732737B1 (ko) 2000-06-30 2000-06-30 반도체 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000037292A KR100732737B1 (ko) 2000-06-30 2000-06-30 반도체 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
KR20020002925A KR20020002925A (ko) 2002-01-10
KR100732737B1 true KR100732737B1 (ko) 2007-06-27

Family

ID=19675524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000037292A KR100732737B1 (ko) 2000-06-30 2000-06-30 반도체 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR100732737B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815962B1 (ko) * 2006-10-11 2008-03-21 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US10707085B2 (en) 2018-03-07 2020-07-07 Infineon Technologies Austria Ag Dishing prevention structures and related methods for semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021366A (ko) * 1993-12-27 1995-07-26 김주용 반도체 장치의 소자분리막 형성방법
KR950021367A (ko) * 1993-12-27 1995-07-26 김주용 반도체 소자의 소자분리막 제조방법
KR950021401A (ko) * 1993-12-31 1995-07-26 김주용 트렌치형 소자분리막 제조방법
KR960026545A (ko) * 1994-12-15 1996-07-22 김주용 반도체 소자의 소자분리막 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021366A (ko) * 1993-12-27 1995-07-26 김주용 반도체 장치의 소자분리막 형성방법
KR950021367A (ko) * 1993-12-27 1995-07-26 김주용 반도체 소자의 소자분리막 제조방법
KR950021401A (ko) * 1993-12-31 1995-07-26 김주용 트렌치형 소자분리막 제조방법
KR960026545A (ko) * 1994-12-15 1996-07-22 김주용 반도체 소자의 소자분리막 형성방법

Also Published As

Publication number Publication date
KR20020002925A (ko) 2002-01-10

Similar Documents

Publication Publication Date Title
US6727159B2 (en) Method of forming a shallow trench isolation in a semiconductor substrate
KR100224700B1 (ko) 반도체장치의 소자분리방법
US6258697B1 (en) Method of etching contacts with reduced oxide stress
KR19980063317A (ko) 반도체장치의 소자분리방법
JP4039504B2 (ja) 半導体装置の製造方法
KR100732737B1 (ko) 반도체 소자분리막 형성방법
KR100451518B1 (ko) 얕은 트렌치 소자분리 공정을 이용한 반도체 소자의소자분리방법
US7018927B2 (en) Method for forming isolation film for semiconductor devices
KR100478496B1 (ko) 반도체 소자의 트렌치 산화막 형성 방법
KR100979230B1 (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR100571419B1 (ko) 얕은 트렌치 분리막을 갖는 반도체 소자 및 그 제조 방법
KR100249320B1 (ko) 반도체 소자 분리를 위한 트랜치 제조 방법
KR100548513B1 (ko) 에스티아이 공정을 개선하기 위한 리버스 에치백 방법
KR20020002164A (ko) 반도체 소자분리막의 형성방법
KR100274976B1 (ko) 반도체 소자 분리를 위한 트랜치 제조 방법
KR100632034B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100613342B1 (ko) 반도체 소자 및 그 제조방법
KR101078720B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100954418B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100652288B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100900244B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100587084B1 (ko) 반도체소자의 제조방법
KR19980015597A (ko) 반도체 소자의 소자 분리막 형성방법
KR100743619B1 (ko) 반도체장치의 트렌치 형성방법
KR100808590B1 (ko) 반도체 소자의 소자분리막 및 그의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee