KR100548513B1 - 에스티아이 공정을 개선하기 위한 리버스 에치백 방법 - Google Patents

에스티아이 공정을 개선하기 위한 리버스 에치백 방법 Download PDF

Info

Publication number
KR100548513B1
KR100548513B1 KR1020020067017A KR20020067017A KR100548513B1 KR 100548513 B1 KR100548513 B1 KR 100548513B1 KR 1020020067017 A KR1020020067017 A KR 1020020067017A KR 20020067017 A KR20020067017 A KR 20020067017A KR 100548513 B1 KR100548513 B1 KR 100548513B1
Authority
KR
South Korea
Prior art keywords
reverse
mask
etch back
oxide film
active
Prior art date
Application number
KR1020020067017A
Other languages
English (en)
Other versions
KR20040038138A (ko
Inventor
윤일영
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020067017A priority Critical patent/KR100548513B1/ko
Publication of KR20040038138A publication Critical patent/KR20040038138A/ko
Application granted granted Critical
Publication of KR100548513B1 publication Critical patent/KR100548513B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 STI(Shallow Trench Isolation) 공정을 개선하기 위한 리버스 에치백(Reverse etchback) 방법을 개시한다. 개시된 본 발명의 방법은, 기판 필드 영역을 가리는 리버스 마스크를 형성하는 단계와 상기 리버스 마스크를 포함하여 기판 액티브 영역 상에 증착된 트렌치 매립용 산화막을 식각하는 단계로 구성되어 STI 공정에서의 상기 트렌치 매립용 산화막의 CMP(Chemical Mechanical Polishing) 균일도를 높이는 STI 공정을 개선하기 위한 리버스 에치백 방법에 있어서, 상기 리버스 마스크는 기판 액티브 영역을 가리는 액티브 마스크의 리버스 톤(reverse tone) 노광을 통해 형성하고, 상기 리버스 에치백은 CF4 가스와 CHF3 가스가 1:9∼11의 비율로 함유된 식각 가스를 사용해서 수행하여 액티브 영역 경계에서의 산화막이 완만하게 경사진 슬로프를 갖도록 수행하는 것을 특징으로 한다. 본 발명에 따르면, 리버스 마스크를 기존 액티브 마스크의 리버스 톤 노광을 통해 형성하기 때문에 리버스 마스크를 형성하기 위한 별도의 노광 마스크를 제작할 필요가 없으며, 또한, 리버스 에치백을 액티브 영역의 경계에서 완만한 슬로프를 갖도록 수행하기 때문에 액티브 데미지의 유발을 방지할 수 있다.

Description

에스티아이 공정을 개선하기 위한 리버스 에치백 방법{Reverse etchback method to improve STI process}
도 1은 종래 리버스 에치백 방법에서의 문제점을 설명하기 위한 단면도.
도 2는 본 발명의 실시예에 따른 리버스 에치백 방법을 설명하기 위한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 실리콘 기판 22 : 패드산화막
23 : 패드질화막 24 : 산화막
본 발명은 반도체 소자의 소자분리 방법에 관한 것으로, 특히, STI(Shallow Trench Isolation) 공정을 개선하기 위해 제안된 리버스 에치백(Reverse etchback) 공정에서의 액티브 데지미 발생을 방지하기 위한 방법에 관한 것이다.
주지된 바와 같이, 최근의 반도체 소자는 소자들간의 전기적 분리를 위한 소자분리막을 STI(Shallow Trench Isolation) 공정을 이용하여 형성하고 있다. 이것은 기존의 로코스(LOCOS) 공정의 경우 소자분리막의 상단 가장자리에 새부리 형상 의 버즈-빅(bird's-beak)이 발생되는 것으로 인해 액티브(active) 영역의 크기를 감소시키게 되지만, 상기 STI 공정의 경우 작은 폭으로의 소자분리막 형성이 가능하여 액티브 영역의 크기를 확보할 수 있기 때문이다.
이하에서는 종래의 STI 공정을 이용한 반도체 소자의 소자분리방법을 간략하게 설명하도록 한다.
먼저, 실리콘 기판 상에 패드산화막과 패드질화막을 차례로 형성한 다음, 필드(field) 영역에 해당하는 기판 부분이 노출되도록 패드질화막과 패드산화막을 패터닝하고, 이어서, 노출된 기판 부분을 식각하여 트렌치를 형성한다. 그런다음, 식각 데미지의 회복시키기 위해 희생 산화 공정을 수행한 후, 트렌치 상단 가장자리의 라운딩을 위해 월 산화 공정을 수행한다. 이어서, 트렌치를 매립하도록 기판 전면 상에 산화막을 증착한 후, 패드질화막이 노출될 때까지 산화막을 CMP(Chemical Mechanical Polishing)한다. 그리고나서, 트렌치 식각시의 식각 장벽으로 이용된 패드질화막을 제거함으로써 소자분리막의 형성을 완성한다.
그러나, 전술한 종래의 STI 공정에 따르면, 산화막에 대한 CMP 공정에서 표면 단차 및 질화막과 산화막간의 연마 속도 차이로 인해 소자분리막 표면에서의 디싱(dishing)이 발생하는 등, 소자 특성 저하가 유발된다.
따라서, CMP 균일도를 높여 STI 공정의 문제를 개선하고자, 기판 액티브 영역 상에 증착된 산화막의 일부 두께를 제거한 후에 산화막의 CMP를 행함으로써 소자분리막 표면에서의 디싱 발생이 방지되도록 한 리버스 에치백(Reverse etchback) 공정이 제안되었다.
그러나, 상기 리버스 에치백 공정은 필드 영역을 가리는 리버스 마스크를 사용하여 진행하게 되며, 이때, 상기 리버스 마스크는 기존의 액티브 마스크(active mask)를 다운사이징(downsizing)하는 툴링(tooling) 작업을 통해 형성하는 것이 일반적이며, 이에 따라, 상기 리버스 마스크를 형성하기 위해서는 또 다른 노광 마스크를 추가로 제작해야 하므로 비용 추가가 필연적이고, 또한, 상기 툴링에 따른 로드(load)가 발생하게 된다.
특히, 상기 툴링 작업을 타이트(tight)하게 하는 경우, 도 1에 도시된 바와 같이, 트렌치 매립용 산화막(4)의 리버스 에치백시에 액티브 데미지(active damage : 5)가 발생됨으로써, 소자 특성 저하가 유발된다.
도 1에서, 도면부호 1은 실리콘 기판, 2는 패드산화막, 그리고, 3은 패드질화막을 각각 나타낸다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 리버스 마스크를 형성하기 위한 새로운 노광 마스크를 제작할 필요가 없고, 그리고, 액티브 데미지를 유발하지 않는 STI 공정을 개선하기 위한 리버스 에치백 방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 기판 필드 영역을 가리는 리버스 마스크를 형성하는 단계와 상기 리버스 마스크를 포함하여 기판 액티브 영역 상에 증착된 트렌치 매립용 산화막을 식각하는 단계로 구성되어 STI 공정에서의 상기 트렌치 매립용 산화막의 CMP 균일도를 높이는 STI 공정을 개선하기 위한 리버스 에치백 방법에 있어서, 상기 리버스 마스크는 기판 액티브 영역을 가리는 액티브 마스크의 리버스 톤(reverse tone) 노광을 통해 형성하고, 상기 리버스 에치백은 CF4 가스와 CHF3 가스가 1:9∼11의 비율로 함유된 식각 가스를 사용해서 수행하여 액티브 영역 경계에서의 산화막이 완만하게 경사진 슬로프를 갖도록 수행하는 것을 특징으로 하는 STI 공정을 개선하기 위한 리버스 에치백 방법을 제공한다.
여기서, 상기 리버스 마스크는 기판 액티브 영역 안쪽으로 0.15∼0.25㎛ 들어오게 형성함이 바람직하다.
상기 리버스 에치백은 산화막이 50∼60°의 슬로프를 갖도록 수행한다.
또한, 상기 리버스 에치백은 1∼1000W의 파워 및 5∼500mTorr의 압력 조건으로 수행하며, 아울러, 기판 액티브 영역 상에서의 산화막 잔류 두께(Rox)를 1000Å 이상 유지하도록 하는 타켓으로 수행한다.
본 발명에 따르면, 리버스 마스크를 기존 액티브 마스크의 리버스 톤 노광을 통해 형성하기 때문에 리버스 마스크를 형성하기 위한 별도의 노광 마스크를 제작할 필요가 없으며, 또한, 리버스 에치백을 액티브 영역의 경계에서 완만한 슬로프를 갖도록 수행하기 때문에 액티브 데미지의 유발을 방지할 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명 하도록 한다.
도 2는 본 발명의 실시예에 따른 리버스 에치백 방법을 설명하기 위한 단면도이다.
우선, 본 발명의 리버스 에치백 방법은 기판 필드 영역(FR)을 가리는 리버스 마스크(도시안됨)를 형성하기 위해 별도의 노광 마스크를 제작하지 않으며, 그 대신, 기존의 액티브 마스크를 사용하면서 리버스 톤(reverse tone)의 노광을 행하여 상기 리버스 마스크를 형성한다.
이 경우, 본 발명의 방법은 리버스 마스크를 형성하기 위한 별도의 노광 마스크가 필요치 않는 바, 새로운 마스크 공정 추가에 따른 비용 증가를 방지할 수 있다.
또한, 리버스 마스크를 형성함에 있어서는 과소노광(underexposure)를 행하여 상기 리버스 마스크가 액티브 영역(AR)과의 경계에서 액티브 영역(AR) 안쪽으로 소정 폭, 예컨데, 0.15∼0.25㎛, 바람직하게 0.20㎛ 정도 들어오게 함으로써, 후속하는 리버스 에치백시에 액티브 데미지의 발생을 방지하는데 도움을 줄 수 있다.
다음으로, 상기 리버스 마스크를 이용한 리버스 에치백은, 도 2에 도시된 바와 같이, 90°의 슬로프를 갖게 되는 종래의 그것과는 달리 액티브 영역(AR) 경계에서 트렌치 매립용 산화막(24)이 완만하게 경사진 슬로프(slope)를 갖도록, 예컨데, 50∼60°정도로 경사진 슬로프를 갖도록 진행한다.
여기서, 산화막(24)이 액티브 영역 경계에서 완만하게 경사진 슬로프를 갖도록 하기 위해 본 발명은 리버스 에치백을 CH4 및 CHF3를 함유한 식각 가스로 수행 하되 상기 CHF3의 비율을 높여 폴리머(polymer)가 쌓이게 한다. 예컨데, CF4와 CHF3 가스의 비율은 기존 1:1에서 1:9∼11, 바람직하게 1:10 정도로 한다. 또한, 상기 리버스 에치백은 1∼1000W의 파워 및 5∼500mTorr의 압력 조건하에서 수행한다. 이 경우, 상기 폴리머는 액티브 영역(AR)의 경계에 쌓이게 되어 상기 액티브 영역(AR)의 경계는 완만한 슬로프를 갖게 되며, 이에 따라, 리버스 에치백시 액티브 데미지는 효과적으로 방지될 수 있다.
한편, 상기 리버스 에치백은 잔류되는 산화막의 두께(Rox)가 1000Å 이상을 유지하도록 하는 타켓으로 수행함이 바람직하다.
도 2에서, 미설명된 도면부호 21은 실리콘 기판, 22는 패드산화막, 그리고, 23은 패드질화막을 각각 나타낸다.
이상에서와 같이, 본 발명은 기존 액티브 마스크의 리버스 노광을 통해 기판 필드 영역을 가지는 리버스 마스크를 형성하므로, 별도의 마스크 공정이 필요치 않아 새로운 마스크 제작에 따른 비용 증가를 방지할 수 있다.
또한, 본 발명은 리버스 에치백시 산화막이 액티브 영역의 경계에서 완만하게 경사진 슬로프를 갖도록 함으로써 액티브 데미지의 발생을 효과적으로 억제시킬 수 있는 바, 소자 특성을 향상시킬 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (6)

  1. 기판 필드 영역을 가리는 리버스 마스크를 형성하는 단계와 상기 리버스 마스크를 포함하여 기판 액티브 영역 상에 증착된 트렌치 매립용 산화막을 식각하는 단계로 구성되어 STI(Shallow Trench Isolation) 공정에서의 상기 트렌치 매립용 산화막의 CMP(Chemical Mechanical Polishing) 균일도를 높이는 STI 공정을 개선하기 위한 리버스 에치백 방법에 있어서,
    상기 리버스 마스크는 기판 액티브 영역을 가리는 액티브 마스크의 리버스 톤(reverse tone) 노광을 통해 형성하고,
    상기 리버스 에치백은 CF4 가스와 CHF3 가스가 1:9∼11의 비율로 함유된 식각 가스를 사용해서 수행하여 액티브 영역 경계에서의 산화막이 완만하게 경사진 슬로프를 갖도록 하는 것을 특징으로 하는 STI 공정을 개선하기 위한 리버스 에치백 방법.
  2. 제 1 항에 있어서, 상기 리버스 마스크는
    기판 액티브 영역 안쪽으로 0.15∼0.25㎛ 들어오게 형성하는 것을 특징으로 하는 STI 공정을 개선하기 위한 리버스 에치백 방법.
  3. 제 1 항에 있어서, 상기 리버스 에치백은 산화막이 50∼60°의 슬로프를 갖도록 수행하는 것을 특징으로 하는 STI 공정을 개선하기 위한 리버스 에치백 방법.
  4. 삭제
  5. 제 1 항에 있어서, 상기 리버스 에치백은
    1∼1000W의 파워 및 5∼500mTorr의 압력 조건으로 수행하는 것을 특징으로 하는 STI 공정을 개선하기 위한 리버스 에치백 방법.
  6. 제 1 항에 있어서, 상기 리버스 에치백은
    기판 액티브 영역 상에서의 산화막 잔류 두께(Rox)를 1000Å 이상 유지하도록 하는 타켓으로 수행하는 것을 특징으로 하는 STI 공정을 개선하기 위한 리버스 에치백 방법.
KR1020020067017A 2002-10-31 2002-10-31 에스티아이 공정을 개선하기 위한 리버스 에치백 방법 KR100548513B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020067017A KR100548513B1 (ko) 2002-10-31 2002-10-31 에스티아이 공정을 개선하기 위한 리버스 에치백 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020067017A KR100548513B1 (ko) 2002-10-31 2002-10-31 에스티아이 공정을 개선하기 위한 리버스 에치백 방법

Publications (2)

Publication Number Publication Date
KR20040038138A KR20040038138A (ko) 2004-05-08
KR100548513B1 true KR100548513B1 (ko) 2006-02-02

Family

ID=37336386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020067017A KR100548513B1 (ko) 2002-10-31 2002-10-31 에스티아이 공정을 개선하기 위한 리버스 에치백 방법

Country Status (1)

Country Link
KR (1) KR100548513B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741581B1 (ko) 2005-12-17 2007-07-20 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서의 셀로우 트랜치 소자분리막의형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035376B1 (ko) * 2009-01-19 2011-05-20 한국단자공업 주식회사 퓨즈박스

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043133B2 (ja) * 1977-04-20 1985-09-26 東京光学機械株式会社 自動検眼装置
JPS6124183B2 (ko) * 1981-03-18 1986-06-10 Sanyo Kokusaku Pulp Co
US6169012B1 (en) * 1998-06-03 2001-01-02 United Microelectronics Corp. Chemical mechanical polishing for forming a shallow trench isolation structure
US6372605B1 (en) * 2000-06-26 2002-04-16 Agere Systems Guardian Corp. Additional etching to decrease polishing time for shallow-trench isolation in semiconductor processing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043133B2 (ja) * 1977-04-20 1985-09-26 東京光学機械株式会社 自動検眼装置
JPS6124183B2 (ko) * 1981-03-18 1986-06-10 Sanyo Kokusaku Pulp Co
US6169012B1 (en) * 1998-06-03 2001-01-02 United Microelectronics Corp. Chemical mechanical polishing for forming a shallow trench isolation structure
US6372605B1 (en) * 2000-06-26 2002-04-16 Agere Systems Guardian Corp. Additional etching to decrease polishing time for shallow-trench isolation in semiconductor processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741581B1 (ko) 2005-12-17 2007-07-20 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서의 셀로우 트랜치 소자분리막의형성방법

Also Published As

Publication number Publication date
KR20040038138A (ko) 2004-05-08

Similar Documents

Publication Publication Date Title
KR100386946B1 (ko) 트렌치 소자 분리형 반도체 장치의 형성방법
US20070111467A1 (en) Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same
US6331472B1 (en) Method for forming shallow trench isolation
KR100548513B1 (ko) 에스티아이 공정을 개선하기 위한 리버스 에치백 방법
US6649486B1 (en) Method to form shallow trench isolations
KR100571419B1 (ko) 얕은 트렌치 분리막을 갖는 반도체 소자 및 그 제조 방법
US6171938B1 (en) Method for fabricating semiconductor device capable of minimizing damage of lower layer using insulating layer resided in opening
KR100278883B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100868925B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100732737B1 (ko) 반도체 소자분리막 형성방법
KR100979233B1 (ko) 반도체 소자의 소자분리막 형성방법
US20040087106A1 (en) Method for forming isolation film in silicon substrate
KR100954418B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100478488B1 (ko) 반도체 소자 및 그 제조 방법
KR100652288B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100422957B1 (ko) 반도체소자의 소자 분리막 형성방법
KR20020002164A (ko) 반도체 소자분리막의 형성방법
KR100984854B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100984853B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100881414B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100743619B1 (ko) 반도체장치의 트렌치 형성방법
KR100973262B1 (ko) 반도체소자의 소자분리막 형성방법
KR100575080B1 (ko) 소자 분리막 형성 방법
KR20060075402A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100763702B1 (ko) 폴리 스트링거를 방지하는 반도체 소자의 ｓｔｉ형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee