KR20060075402A - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

반도체 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR20060075402A
KR20060075402A KR1020040114183A KR20040114183A KR20060075402A KR 20060075402 A KR20060075402 A KR 20060075402A KR 1020040114183 A KR1020040114183 A KR 1020040114183A KR 20040114183 A KR20040114183 A KR 20040114183A KR 20060075402 A KR20060075402 A KR 20060075402A
Authority
KR
South Korea
Prior art keywords
insulating layer
etching
trench
forming
device isolation
Prior art date
Application number
KR1020040114183A
Other languages
English (en)
Inventor
이현우
전유남
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040114183A priority Critical patent/KR20060075402A/ko
Publication of KR20060075402A publication Critical patent/KR20060075402A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Abstract

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 소자 분리 영역에 형성된 트렌치를 절연층으로 매립한 후, 보이드를 노출시키기 위한 절연층 식각 공정 시 트렌치의 측벽에 식각 손상이 발생되는 것을 방지하기 위하여 습식 식각 방식으로 절연층을 식각하고, 다시 절연층 증착과 습식 식각을 반복하여 보이드 없이 소자 분리막을 형성함으로써, 식각 손상에 의해 누설 전류가 발생되는 것을 억제하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
DEDED, DWD, 트렌치, 식각손상, 누설전류, 험프

Description

반도체 소자의 소자 분리막 형성 방법{Method of forming a isolation layer in semiconductor device}
도 1은 트렌치에 형성된 절연층 식각 시 발생되는 손상을 보여주는 단면 셈사진이다.
도 2는 식각 손상 발생 시 전류 특성을 나타내는 특성 그래프이다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 4는 식각 손상 방지 시 전류 특성을 나타내는 특성 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
101, 305 : 트렌치 102, 306, 308 : 절연층
103 : 식각 손상 301 : 반도체 기판
302 : 패드 산화막 303 : 패드 질화막
304 : 반사 방지막 307 : 보이드
309 : 소자 분리막
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 폭이 좁은 소자 분리 영역에서 보이드가 발생하는 것을 방지하기 위한 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
반도체 소자가 고집적화 됨에 따라 단위 소자의 크기가 작아지게 되고 소자 분리 영역의 폭은 줄어들게 되기 때문에, STI(Shallow Trench Isolation) 공정으로 소자 분리막을 형성할 경우 트렌치의 종횡비(Aspect ratio)가 증가하게 된다.
한편, STI 공정으로 소자 분리 영역에 트렌치를 형성한 후 절연물질로 트렌치를 매립하여 소자 분리막을 형성하는데, 절연물질로 HDP(High Density Plasma) 산화물이 사용된다. 이때, 트렌치의 종횡비가 너무 크게 때문에 트렌치가 완전히 매립되지 않고, 트렌치에 보이드(void)가 형성된다.
이러한 보이드를 제거하기 위하여, 트렌치가 매립되도록 절연물질을 증착하여 절연층을 형성하고, 보이드가 노출되도록 NF3 가스를 사용한 플라즈마 식각 공정으로 절연층의 상부를 식각한 후에 다시 절연물질을 증착하는 DEDED(Deposition Etch Deposition Etch Deposition)법으로 소자 분리막을 형성한다.
도 1은 트렌치에 형성된 절연층 식각 시 발생되는 손상을 보여주는 단면 셈 사진이다.
도 1을 참조하면, 트렌치(101)에 절연층(102) 형성 후 보이드가 노출되도록 절연물질층 식각하면 트렌치(101)의 상부 측벽이 노출되는데, 노출된 트렌치(101)의 상부 측벽이 플라즈마에 의해 깎이어(clipping) 손상(103)이 발생된다. 이러한 손상(103)에 의해 누설 전류가 발생될 수 있는 경로가 형성되어 소자의 전기적 특성이 저하되는 문제점이 발생된다.
도 2는 식각 손상 발생 시 전류 특성을 나타내는 특성 그래프이다.
도 2를 참조하면, 트렌치 상부 측벽에 식각 손상이 발생되면 누설 전류가 발생되어 험프(Hump)가 발생되는 것을 알 수 있다.
이에 대하여, 본 발명이 제시하는 반도체 소자의 소자 분리막 형성 방법은 소자 분리 영역에 형성된 트렌치를 절연층으로 매립한 후, 보이드를 노출시키기 위한 절연층 식각 공정 시 트렌치의 측벽에 식각 손상이 발생되는 것을 방지하기 위하여 습식 식각 방식으로 절연층을 식각하고, 다시 절연층 증착과 습식 식각을 반복하여 보이드 없이 소자 분리막을 형성함으로써, 식각 손상에 의해 누설 전류가 발생되는 것을 억제하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법은 소자 분리 영역에 트렌치가 형성된 반도체 기판이 제공되는 단계와, 트렌치를 포함한 반도체 기판 상에 절연 물질을 증착하여 제1 절연층을 형성하는 단계와, 제1 절연층 상부를 소정의 두께만큼 식각하여 보이드를 노출시키되, 트렌치의 측벽에 식각 손상이 발생되는 것을 방지하기 위하여 습식 식각 공정으로 제1 절연층을 식각하는 단계와, 제1 절연층을 포함한 전체 구조 상에 제2 절연층을 형성하는 단계, 및 화학적 기계적 연마 공정으로 제2 절연층을 소자 분리 영역에만 잔류시키는 단계를 포함한다.
상기에서, 습식 식각 공정 시 식각 용액으로 BOE를 사용할 수 있으며, 300:1로 희석시켜 사용할 수 있다.
제1 절연층 또는 제2 절연층이 고밀도 플라즈마 산화물로 형성할 수 있다.
절연층 형성 단계와 절연층 식각 단계를 적어도 2회 이상씩 반복 실시할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 3a를 참조하면, 통상의 공정을 통해 웰(도시되지 않음)이 형성된 반도체 기판(301) 상에 패드 산화막(302), 패드 질화막(303) 및 반사 방지막(304)을 순차적으로 형성한다.
도 3b를 참조하면, 소자분리 마스크를 사용한 식각 공정으로 반사 방지막(304), 패드 질화막(303), 패드 산화막(302)을 순차적으로 식각하여 소자 분리 영역의 반도체 기판(301)의 노출시킨다. 이어서, 반도체 기판(301)을 소정 깊이까지 식각하여 트렌치(305)를 형성한다.
도 3c를 참조하면, 트렌치(305)가 매립되도록 전체 구조 상에 절연층(306)을 형성한다. 절연층(306)은 고밀도 플라즈마(High Density Plasma; HDP) 산화물로 형성할 수 있다. 한편, 트렌치(305)의 높은 종횡비에 의하여 절연층(306)에는 보이드(307)가 형성된다.
도 3d를 참조하면, 보이드(도 3c의 307)가 노출되도록 절연층(306)을 소정의 두께만큼 식각한다. 이때, 종래에는 플라즈마 식각 방식으로 절연층(306)을 식각하 였으나, 본 발명에서는 습식 식각 방식을 절연층(306)을 식각한다. 예를 들면, 절연층(306)을 약 1000Å 내지 1400Å의 두께로 형성하고, 습식 식각 공정으로 절연층(306) 상부를 60Å 내지 300Å 정도 식각한다. 이때, 습식 식각 공정 시 식각용액으로 BOE(Buffered Oxide Etchant)를 사용할 수 있으며, 순수(DI water)에 약 300:1로 희석시켜 사용할 수 있다. 한편, 습식 식각 공정은 절연층(306)의 식각 속도에 따라 진행 시간을 조절하며, 100초 내지 200초 동안 실시할 수 있다.
이로써, 보이드(도 3c의 307)가 노출된다.
한편, 절연층(306)이 식각되면서 트렌치(305)의 상부 측벽이 노출되는데, 습식 식각 방식으로 절연층(306)을 식각하기 때문에, 트렌치(305)의 상부 측벽에는 식각 손상이 발생되지 않는다.
도 3e를 참조하면, 트렌치(305)에 잔류하는 절연층(306)을 포함한 전체 구조 상에 다른 절연층(308)을 형성한다. 절연층(308)에 의해 소자 분리 영역이 보이드 없이 절연층(306 및 308)에 의해 완전히 매립된다.
도 3f를 참조하면, 반사 방지막(304) 상부의 절연층(308)을 제거하고 소자 분리 영역에만 잔류시켜 소자 분리막(306 및 308)을 형성한다. 이때, 반사 방지막(304) 상부의 절연층(308)은 화학적 기계적 연마 공정으로 제거할 수 있다.
상기에서는 한번의 식각 공정과 한번의 재증착 공정만을 실시하였으나, 절연층의 증착 두께와 식각 두께를 줄이고 2회 이상씩 반복실시하여 소자 분리막을 형성할 수도 있다.
도 4는 식각 손상 방지 시 전류 특성을 나타내는 특성 그래프이다.
도 4를 참조하면, 절연층을 습식 식각 공정으로 식각하여 트렌치의 상부 측벽에 식각 손상이 발생되는 것을 방지함으로써 누설 전류가 발생되는 것을 억제하여, 도 2에서와는 달리, 험프 특성이 나타나지 않고 안정적인 전류 특성을 얻을 수 있는 것을 알 수 있다.
상술한 바와 같이, 본 발명은 소자 분리 영역에 형성된 트렌치를 절연층으로 매립한 후, 보이드를 노출시키기 위한 절연층 식각 공정 시 트렌치의 측벽에 식각 손상이 발생되는 것을 방지하기 위하여 습식 식각 방식으로 절연층을 식각하고, 다시 절연층 증착과 습식 식각을 반복하여 보이드 없이 소자 분리막을 형성함으로써, 식각 손상에 의해 누설 전류가 발생되는 것을 억제하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.

Claims (5)

  1. 소자 분리 영역에 트렌치가 형성된 반도체 기판이 제공되는 단계;
    상기 트렌치를 포함한 상기 반도체 기판 상에 절연 물질을 증착하여 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상부를 소정의 두께만큼 식각하여 보이드를 노출시키되, 상기 트렌치의 측벽에 식각 손상이 발생되는 것을 방지하기 위하여 습식 식각 공정으로 상기 제1 절연층을 식각하는 단계;
    상기 제1 절연층을 포함한 전체 구조 상에 제2 절연층을 형성하는 단계; 및
    화학적 기계적 연마 공정으로 상기 제2 절연층을 상기 소자 분리 영역에만 잔류시키는 단계를 포함하는 반도체 소자의 소자 분리막 형성 방법.
  2. 제 1 항에 있어서,
    상기 습식 식각 공정 시 식각 용액으로 BOE가 사용되는 반도체 소자의 소자 분리막 형성 방법.
  3. 제 2 항에 있어서,
    상기 BOE는 순수에 300:1로 희석되어 사용되는 반도체 소자의 소자 분리막 형성 방법.
  4. 제 1 항에 있어서,
    상기 제1 절연층 또는 상기 제2 절연층이 고밀도 플라즈마 산화물로 형성되는 반도체 소자의 소자 분리막 형성 방법.
  5. 제 1 항에 있어서,
    상기 절연층 형성 단계와 상기 절연층 식각 단계를 적어도 2회 이상씩 반복 실시하는 반도체 소자의 소자 분리막 형성 방법.
KR1020040114183A 2004-12-28 2004-12-28 반도체 소자의 소자 분리막 형성 방법 KR20060075402A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114183A KR20060075402A (ko) 2004-12-28 2004-12-28 반도체 소자의 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114183A KR20060075402A (ko) 2004-12-28 2004-12-28 반도체 소자의 소자 분리막 형성 방법

Publications (1)

Publication Number Publication Date
KR20060075402A true KR20060075402A (ko) 2006-07-04

Family

ID=37167943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114183A KR20060075402A (ko) 2004-12-28 2004-12-28 반도체 소자의 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR20060075402A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515284A (zh) * 2012-06-27 2014-01-15 南亚科技股份有限公司 沟槽隔离结构及其制造方法
US8975731B2 (en) 2013-02-25 2015-03-10 Samsung Electronics Co., Ltd. Semiconductor device having an insulating layer structure and method of manufacturing the same
US9812557B2 (en) 2015-06-26 2017-11-07 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515284A (zh) * 2012-06-27 2014-01-15 南亚科技股份有限公司 沟槽隔离结构及其制造方法
US8975731B2 (en) 2013-02-25 2015-03-10 Samsung Electronics Co., Ltd. Semiconductor device having an insulating layer structure and method of manufacturing the same
US9812557B2 (en) 2015-06-26 2017-11-07 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
KR20080095621A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100564625B1 (ko) 트렌치 소자분리막을 포함하는 반도체 소자 및 그 제조방법
KR20060075402A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100842508B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100596876B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100895824B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100912988B1 (ko) 반도체 소자의 제조 방법
KR100474863B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100632034B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20090074341A (ko) 반도체 소자의 제조방법
KR100652288B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100634422B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100620171B1 (ko) 반도체 소자의 섀로우 트랜치 분리막 제조방법
KR100669557B1 (ko) 반도체 소자의 리세스 게이트 형성 방법
KR20050002437A (ko) 반도체소자의 제조방법
KR100712811B1 (ko) 소자분리용 트랜치 형성방법
KR100430582B1 (ko) 반도체 소자의 제조 방법
KR100900244B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20060134320A (ko) 반도체소자의 트랜치 소자분리막 및 그 제조방법
KR20070070934A (ko) 반도체 소자의 격리막 형성방법
KR20020091916A (ko) 반도체소자의 소자 분리막 형성방법
KR20040103718A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20080062582A (ko) 반도체 소자의 소자분리막 형성방법
KR20090068634A (ko) 반도체 소자의 트렌치 형성 방법
KR20040050554A (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application