CN103515284A - 沟槽隔离结构及其制造方法 - Google Patents

沟槽隔离结构及其制造方法 Download PDF

Info

Publication number
CN103515284A
CN103515284A CN201210215520.5A CN201210215520A CN103515284A CN 103515284 A CN103515284 A CN 103515284A CN 201210215520 A CN201210215520 A CN 201210215520A CN 103515284 A CN103515284 A CN 103515284A
Authority
CN
China
Prior art keywords
insulating barrier
groove
substrate
isolation construction
groove isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210215520.5A
Other languages
English (en)
Inventor
陈逸男
徐文吉
叶绍文
刘献文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to CN201210215520.5A priority Critical patent/CN103515284A/zh
Publication of CN103515284A publication Critical patent/CN103515284A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种沟槽隔离结构的制造方法。在一基板上形成一硬式掩模层，其中硬式掩模层包括至少三层，且具有至少一开口以局部暴露出基板的一表面。经由开口蚀刻基板的表面，以在基板中形成具有一第一深度的一沟槽。在沟槽中形成一第一绝缘层。回蚀刻第一绝缘层，使第一绝缘层低于基板表面至一第二深度。在第一绝缘层上方形成一第二绝缘层，以填满沟槽。移除硬式掩模层。本发明所形成的沟槽隔离结构不具空隙或缝隙。

Description

沟槽隔离结构及其制造方法
技术领域
本发明涉及一种半导体结构的制造方法，特别是涉及一种沟槽隔离结构及其制造方法。
背景技术
在半导体装置中，经常需要电性隔离不同元件或界定有源区。可通过使用各类隔离方法达成电性隔离，例如使用沟槽隔离(trench isolation)等。一般来说，形成沟槽隔离包括以下步骤：沉积一掩模层于半导体基板上，并沉积一光致抗蚀剂层于掩模层上且图案化光致抗蚀剂层，接着通过图案化的光致抗蚀剂层移除特定区域的掩模层以暴露部分的半导体基板，再蚀刻暴露的半导体基板至一合适深度以形成一沟槽。最后，以一绝缘层填入上述沟槽并进行表面平坦化，借此完成沟槽隔离结构的制作。
然而，随着半导体装置的集成度持续提高，半导体装置中各类元件的特征尺寸(feature size)持续下降，因此沟槽隔离结构的宽度需要变得更窄，使其深宽比(aspect ratio,AR)大幅提高，因而增加沟槽隔离结构的制造困难度。对于具有高深宽比的沟槽来说，会在填入沟槽的绝缘层中形成空隙(void)或缝隙(seam)，降低半导体装置的可靠度。空隙形成的原因是由于在填入绝缘层时，绝缘层沉积于沟槽上部侧壁的速度较其下部侧壁的速度快，因此在绝缘层未完全填满沟槽之前，沟槽上部的开口就已经闭合。而缝隙则是在绝缘层从沟槽的侧壁往中心持续沉积到一定厚度时，沟槽中两相对侧的绝缘层接触而形成。这些空隙或缝隙可能全部都位于半导体基板的表面下，造成沟槽隔离及绝缘层的电性隔离效果下降。或者，这些空隙或缝隙可能部分延伸到半导体基板表面上方，因此在表面平坦化之后沟槽隔离表面可能会有空隙或缝隙使后续可能形成于其上的导电层得以填入，造成元件之间的电性短路。
因此，亟需一种改良的沟槽隔离工艺以解决上述问题。
发明内容
有鉴于此，本发明通过回蚀刻已形成于沟槽内的绝缘层，以移除形成于沟槽中的绝缘层中的空隙或缝隙，且在之后第二次填入绝缘层。因此所形成的沟槽隔离结构不具空隙或缝隙。
根据上述的目的，本发明提供一种沟槽隔离结构的制造方法，包括下列步骤：在一基板上形成一硬式掩模层，其中硬式掩模层包括至少三层，且具有至少一开口以局部暴露出基板的表面；经由开口蚀刻基板的表面，以在基板中形成具有一第一深度的一沟槽；在沟槽中形成一第一绝缘层；回蚀刻第一绝缘层，使第一绝缘层低于基板表面至一第二深度；在第一绝缘层上方形成一第二绝缘层，以填满沟槽；及移除硬式掩模层。
又根据上述的目的，本发明提供一种沟槽隔离结构，包括：一基板，其内具有至少一沟槽；一第一绝缘层，形成于沟槽下部；及一第二绝缘层，填入沟槽中且位于第一绝缘层上，其中第一绝缘层及第二绝缘层之间存在一界面。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下。
附图说明
图1-图5是示出图6中沟槽隔离结构100的制造方法流程剖面示意图。
图6是示出根据本发明实施例的沟槽隔离结构100的剖面示意图。
【主要附图标记说明】
10~基板
10a~表面
30~硬式掩模层
30a~开口
77~界面
99~空隙或裂缝
100~沟槽隔离结构
101~沟槽
150、170~第一衬层
160~第一绝缘层
180~第二绝缘层
301、302、303~层
H1~第一深度
H2~第二深度
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。在附图中，实施例的形状或是厚度可扩大，以简化或是方便标示。再者，图中未示出或描述的元件，为所属技术领域的技术人员所知的形式。
图6是示出根据本发明实施例的沟槽隔离结构100的剖面示意图。在本实施例中，沟槽隔离结构100可包括一基板10，例如一硅基板或其他半导体基板。基板10内可具有至少一沟槽101。在每一个沟槽101中，具有一第一绝缘层160形成于沟槽101下部以及一第二绝缘层180填入沟槽101中且位于第一绝缘层160上，其中第一绝缘层160及第二绝缘层180之间存在一界面77。第一绝缘层160及第二绝缘层180可分别包括氮化硅、氮氧化硅、氧化硅、或上述的任意组合。
在一些实施例中，沟槽隔离结构100还包括一衬层150形成于沟槽101的侧壁与第一绝缘层160之间，以及一衬层170形成于沟槽101的侧壁与第二绝缘层180之间。
图1-图5是示出图6中沟槽隔离结构100的制造方法流程剖面示意图。参见图1，提供一基板10，其可包括一硅基板或其他半导体基板，且在基板10上形成一硬式掩模层30。在本实施例中，硬式掩模层30可包括至少三层，且具有至少一开口30a以局部暴露出基板10的一表面10a。使用包括至少三层的硬式掩模层30的优点在于可增加蚀刻工艺的时间，使所形成的沟槽比起使用单层硬式掩模层所形成的沟槽具有更高的深宽比。在本实施例中，硬式掩模层30可为三层结构，包括膜层301、302及303。在一实施例中，膜层301、302及303由下而上可依序包括一硅外延层、一氮化硅层及一硅硼玻璃(borosilicate glass,BSG)层。在另一实施例中，膜层301、302及303由下而上可依序包括一氧化层、一氮化硅层、及一硅硼玻璃层。然而膜层301、302及303的材料不限于上述的材料且可包括其他合适材料。需注意的是，硬式掩模层30的层数不限于图1所示的三层。在替代实施例中，硬式掩模层30可包括更多层，例如四层等。举例来说，这些层由下而上可依序包括一氧化层、一硅外延层、一氮化硅层及一硅硼玻璃层。虽然增加硬式掩模层30中的层数可使所形成的沟槽隔离结构具有更高的深宽比，然而，随着硬式掩模层30所包括的层数增加，可能会提高工艺复杂度及/或对蚀刻品质造成不良影响，因此需视实际需求调整硬式掩模层30所包括的层数及各层的厚度。
接着，如图2所示，经由开口30a蚀刻基板10的表面10a以在基板10中形成具有一第一深度H1的沟槽101。在一些实施例中，可通过各种非等向性干蚀刻工艺进行蚀刻以形成沟槽101，例如一反应性离子蚀刻(reactive ionetching,RIE)工艺。
之后，如图3所示，在沟槽101中形成第一绝缘层160。在一些实施例中，可通过一高密度等离子体化学气相沉积工艺或旋转涂布工艺在硬式掩模层30上形成第一绝缘层160，并填入开口30a及沟槽101中，然不限于此。再者，第一绝缘层160可包括氮化硅、氮氧化硅、氧化硅、或上述的任意组合。另外，在形成第一绝缘层160之前，可在沟槽101的侧壁及底部顺应性形成一衬层150，接着去除位于底部的衬层150。在一些实施例中，可通过一化学气相沉积工艺形成衬层150。或者，可通过一热氧化工艺在沟槽101的侧壁形成氧化层以作为衬层150。在形成衬层150之后，可选择性地实施一热处理，例如回火处理，以消除衬层150与第一沟槽101之间可能存在的应力。然而，由于第一绝缘层160的填入深度为沟槽101的第一深度H1与硬式掩模层30的高度的总和，因此第一绝缘层160难以完全填满具有如此高深宽比的开口(含开口30a及下方的沟槽101)，容易在其中形成空隙99a与缝隙99b，如图3所示。
接着，为了消除空隙99a与缝隙99b，如图4所示，回蚀刻第一绝缘层160，使第一绝缘层160低于基板表面10a至一第二深度H2，借此在回蚀刻之后完全移除空隙99a与缝隙99b。
之后，如图5所示，在第一绝缘层160上方形成一第二绝缘层180，以填满沟槽101。由于第二绝缘层180的填入深度为第二深度H1与硬式掩模层30的高度的总和，因此填入的第二绝缘层180不易在其中形成空隙99a或缝隙99b。在一些实施例中，可通过一高密度等离子体化学气相沉积工艺或旋转涂布工艺在硬式掩模层30上形成第二绝缘层180，并填入开口30a及沟槽101中，然不限于此。相似地，第二绝缘层180可包括氮化硅、氮氧化硅、氧化硅、或上述的任意组合。第二绝缘层180与第一绝缘层160可包括相同或相似的材料，或者包括不同材料。另外，在形成第二绝缘层180之前，也可在沟槽101的侧壁上顺应性形成一衬层170。在一些实施例中，可通过与形成衬层150相似的工艺形成衬层170。在形成衬层170之后，可选择性地实施一热处理以消除衬层170与第一沟槽101之间可能存在的应力。
最后，可通过一化学机械研磨(chemical mechanical polishing,CMP)工艺，以移除多余的第二绝缘层160及下方的硬式掩模层30，借此形成图6所示的沟槽隔离结构。
根据上述实施例，可通过回蚀刻已形成于沟槽内的绝缘层，以移除形成于沟槽中的绝缘层中的空隙或缝隙，且在之后第二次填入绝缘层。因此所形成的沟槽隔离结构不具空隙或缝隙，进而具有良好的特性及电性隔离效果，而减少元件之间的电性短路。
虽然本发明已以多个较佳实施例发明如上，然其并非用以限定本发明，任何所属技术领域技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (10)

1.一种沟槽隔离结构的制造方法，包括下列步骤：
在一基板上形成一硬式掩模层，其中该硬式掩模层包括至少三层，且具有至少一开口以局部暴露出该基板的一表面；
经由该开口蚀刻该基板的该表面，以在该基板中形成具有一第一深度的一沟槽；
在该沟槽中形成一第一绝缘层；
回蚀刻该第一绝缘层，使该第一绝缘层低于该基板表面至一第二深度；
在该第一绝缘层上方形成一第二绝缘层，以填满该沟槽；及
移除该硬式掩模层。
2.如权利要求1所述的沟槽隔离结构的制造方法，其中该硬式掩模层由下而上依序包括一硅外延层、一氮化硅层、及一硅硼玻璃层。
3.如权利要求1所述的沟槽隔离结构的制造方法，其中该硬式掩模层由下而上依序包括一氧化层、一氮化硅层、及一硅硼玻璃层。
4.如权利要求1所述的沟槽隔离结构的制造方法，其中使用一高密度等离子体化学气相沉积工艺或旋转涂布工艺形成该第一绝缘层。
5.如权利要求1所述的沟槽隔离结构的制造方法，其中使用一高密度等离子体化学气相沉积工艺或旋转涂布工艺形成该第二绝缘层。
6.如权利要求1所述的沟槽隔离结构的制造方法，还包括在形成该第一绝缘层或该第二绝缘层之前，在该沟槽的侧壁上形成一衬层。
7.如权利要求6所述的沟槽隔离结构的制造方法，还包括在形成该衬层之后实施一热处理。
8.一种沟槽隔离结构，包括：
一基板，其内具有至少一沟槽；
一第一绝缘层，形成于该沟槽下部；及
一第二绝缘层，填入该沟槽中且位于该第一绝缘层上，其中该第一绝缘层及该第二绝缘层之间存在一界面。
9.如权利要求8所述的沟槽隔离结构，其中该第一绝缘层及第二绝缘层分别包括氮化硅、氮氧化硅、氧化硅、或上述的任意组合。
10.如权利要求8所述的沟槽隔离结构，还包括一衬层形成于该沟槽的侧壁与该第一或该第二绝缘层之间。
CN201210215520.5A 2012-06-27 2012-06-27 沟槽隔离结构及其制造方法 Pending CN103515284A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210215520.5A CN103515284A (zh) 2012-06-27 2012-06-27 沟槽隔离结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210215520.5A CN103515284A (zh) 2012-06-27 2012-06-27 沟槽隔离结构及其制造方法

Publications (1)

Publication Number Publication Date
CN103515284A true CN103515284A (zh) 2014-01-15

Family

ID=49897787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210215520.5A Pending CN103515284A (zh) 2012-06-27 2012-06-27 沟槽隔离结构及其制造方法

Country Status (1)

Country Link
CN (1) CN103515284A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459834A (zh) * 2002-05-22 2003-12-03 联华电子股份有限公司 提高硼硅玻璃膜及氮化硅膜之间粘合强度的方法
US20050074948A1 (en) * 2003-10-07 2005-04-07 Ko Hyung-Ho Method of manufacturing shallow trench isolation structure using HF vapor etching process
KR20060075402A (ko) * 2004-12-28 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
CN101375387A (zh) * 2006-01-26 2009-02-25 美光科技公司 填充高纵横比沟槽隔离区的方法和所得的结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459834A (zh) * 2002-05-22 2003-12-03 联华电子股份有限公司 提高硼硅玻璃膜及氮化硅膜之间粘合强度的方法
US20050074948A1 (en) * 2003-10-07 2005-04-07 Ko Hyung-Ho Method of manufacturing shallow trench isolation structure using HF vapor etching process
KR20060075402A (ko) * 2004-12-28 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
CN101375387A (zh) * 2006-01-26 2009-02-25 美光科技公司 填充高纵横比沟槽隔离区的方法和所得的结构

Similar Documents

Publication Publication Date Title
JP6263569B2 (ja) 絶縁構造およびその製造方法
CN102543944B (zh) 半导体器件及其制造方法
CN100424850C (zh) 浅沟槽隔离结构的制造方法以及半导体结构
CN103579092B (zh) 半导体器件及其制造方法
KR101062293B1 (ko) 반도체 소자 및 그의 제조방법
CN103681452B (zh) 沟渠绝缘工艺
TWI456702B (zh) 具有埋入式字元線的ｄｒａｍ結構及其製造方法與ｉｃ結構及其製造方法
CN101465323B (zh) 可以避免有源区宽度减小的半导体装置的制造方法
CN108511385A (zh) 形成具有sti区的集成电路的方法及所产生的ic结构
CN104752324A (zh) 一种半导体器件的制备方法
CN112909005B (zh) 一种三维存储器及其制备方法
CN103227145B (zh) 集成电路以及用于处理具有埋入特征的集成电路的方法
CN103066014A (zh) 一种铜/空气隙的制备方法
TWI320215B (en) Method of forming shallow trench isolation(sti) with chamfered corner
CN102130036B (zh) 浅沟槽隔离结构制作方法
TW201705262A (zh) 包括界定空隙之材料之電子裝置及其形成程序
CN112951840B (zh) 一种三维存储器及其制备方法
CN114093806B (zh) 一种半导体结构的制作方法
CN103515284A (zh) 沟槽隔离结构及其制造方法
CN104851834A (zh) 一种半导体器件的制备方法
CN103515353B (zh) 一种光刻胶填充式金属互连结构及其制造方法
CN115312464A (zh) 存储器件、半导体结构及其形成方法
JP2008130829A (ja) 半導体装置の製造方法および半導体装置
CN104465489A (zh) 半导体器件及其形成方法
CN105460883B (zh) 一种半导体器件及其制备方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140115