CN101375387A - 填充高纵横比沟槽隔离区的方法和所得的结构 - Google Patents

填充高纵横比沟槽隔离区的方法和所得的结构 Download PDF

Info

Publication number
CN101375387A
CN101375387A CNA200780003650XA CN200780003650A CN101375387A CN 101375387 A CN101375387 A CN 101375387A CN A200780003650X A CNA200780003650X A CN A200780003650XA CN 200780003650 A CN200780003650 A CN 200780003650A CN 101375387 A CN101375387 A CN 101375387A
Authority
CN
China
Prior art keywords
coating
oxide skin
groove
epitaxial loayer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200780003650XA
Other languages
English (en)
Inventor
加罗·J·戴德里安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101375387A publication Critical patent/CN101375387A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Abstract

一种填充高纵横比沟槽隔离区的方法，其实现较好的间隙填充特性，且避免所述隔离区中的孔隙和接缝。所述方法包含以下步骤：形成沟槽；在所述沟槽的底部和侧壁上形成氧化物层；蚀刻所述氧化物层以使所述沟槽的所述底部暴露；在所述沟槽的所述底部上提供外延硅层；以及在所述外延硅层上提供高质量氧化物化学气相沉积层。

Description

填充高纵横比沟槽隔离区的方法和所得的结构
技术领域
本发明涉及半导体装置的领域，且明确地说涉及一种填充半导体装置中的高纵横比沟槽隔离区的方法和所得的结构。
背景技术
通常在半导体装置应用中，将许多装置充填到半导体衬底的较小区域中以形成集成电路。一般来说，这些装置需要彼此电隔离以避免装置间的问题。因此，电隔离是半导体装置设计的一个重要部分，以防止邻近的组件和装置之间的不需要的电耦合。对于高密度存储器(包含但不限于快闪存储器)来说尤其如此。
浅沟槽隔离(STI)是一种常规的隔离方法。浅沟槽隔离提供非常好的装置间的隔离。浅沟槽隔离工艺一般包含以下步骤。首先，使用湿式或干式蚀刻用掩模在半导体衬底中形成沟槽。接着，在半导体衬底的整个表面上沉积绝缘层以填充所述沟槽。最后，使用化学机械抛光(CMP)使绝缘层平坦化。保留在沟槽中的绝缘层充当用于提供衬底中装置间的隔离的STI区。另外，可在沉积绝缘层之前，在沟槽的侧壁和底部上形成氮化物或氧化层。
随着半导体装置变得更小并更复杂且充填密度增加，STI区的宽度也减小。另外，对于某些类型的电子装置，需要较深的隔离沟槽。这导致沟槽隔离区具有较高纵横比；纵横比是指沟槽的高度与其宽度之比(h:w)。大于或等于约3:1的纵横比将被认为是高纵横比。当用具有良好填充能力的高密度等离子体氧化物填充高纵横比沟槽时，且即使当填充小于高纵横比的沟槽时，隔离区中仍可能存在孔隙或接缝。这些缺陷导致装置之间的电隔离减小。较差的隔离可导致短路，且可缩短形成在衬底上的一个或一个以上电路的寿命。
图1A和图1B说明根据现有技术形成在半导体衬底10中的高纵横比隔离沟槽11。在形成隔离沟槽11之前，可将其它层毯覆式沉积在半导体衬底10上，例如稍后用于形成栅极结构的层，包含氧化物层12、多晶硅层14和氮化物层16。在沟槽11穿过层12、14、15并进入衬底10中而形成之后，在半导体衬底10上沉积绝缘层20以填充沟槽11。可使用高密度等离子体化学气相沉积(high-density plasma chemical vapor deposition，HPDCVD)或任何其它高质量CVD氧化物来沉积绝缘层20。由于沟槽11的高纵横比的缘故，HPDCVD工艺可能在绝缘层20中留下孔隙区22或接缝24，分别如图1A和图1B所示。另外，填充高纵横比沟槽11需要增加HDP等离子体偏压。这可导致对衬底10或对氧化物层12或多晶硅层14的破坏。减小沟槽11的纵横比允许进行较低偏压(较低功率)过程，从而引起较少破坏。
孔隙22的出现是因为，在沉积绝缘层20的过程中，沟槽11的顶部处的侧壁上的绝缘层20比较接近沟槽11的底部的部分生长得更厚。因此，沟槽11的顶部处的开口在可填充沟槽11整个体积之前被封堵，从而导致孔隙区22，其使经填充的沟槽11的隔离特性减小。
接缝24在沟槽11内向内生长的绝缘层20的相对面接合在一起的情况下出现。虽然接缝24本身不会损害所述结构，但如果图1B的结构在后续处理期间暴露于蚀刻步骤，那么绝缘层20的邻近于接缝24的部分可能比材料20的其余部分对蚀刻更敏感，这将以类似于孔隙22的方式使经填充的沟槽11的隔离特性减小。
因此，需要且期望一种实现良好隔离而且还减少绝缘材料中的孔隙和接缝的填充高纵横比沟槽隔离区的方法。
发明内容
本发明提供一种填充高纵横比沟槽隔离区的方法和所得的结构，其中所述方法实现较好的间隙填充特性，同时减轻所述隔离区中的孔隙和接缝。所述方法包含以下步骤：形成沟槽；在所述沟槽的底部和侧壁上形成氧化物层；蚀刻所述氧化物层以使所述沟槽的所述底部暴露；在所述沟槽的所述底部上提供外延硅层；以及在所述外延硅层上提供高质量CVD氧化物层。
从结合附图和本发明的所说明的示范性实施例而提供的以下具体实施方式中将更加明白本发明的这些和其它特征。
附图说明
从参看附图而提供的以下具体实施方式中将更清楚地理解本发明的上述特征，附图中：
图1A描绘包含含有孔隙的高纵横比隔离沟槽的现有技术半导体衬底。
图1B描绘包含含有接缝的高纵横比隔离沟槽的现有技术半导体衬底。
图2是根据本发明的具有在第一处理阶段形成于半导体衬底中的高纵横比沟槽的半导体装置的视图。
图3A是根据本发明第一示范性实施例在图2之后的处理阶段的图2半导体装置的视图。
图3B是根据本发明第二示范性实施例在图2之后的处理阶段的图2半导体装置的视图。
图4A是根据本发明第一示范性实施例在图3A之后的处理阶段的图3A半导体装置的视图。
图4B是根据本发明第二示范性实施例在图3B之后的处理阶段的图3B半导体装置的视图。
图5A是根据本发明第一示范性实施例在图4A之后的处理阶段的图4A半导体装置的视图。
图5B是根据本发明第二示范性实施例在图4B之后的处理阶段的图4B半导体装置的视图。
图6A是根据本发明第一示范性实施例在图5A之后的处理阶段的图5A半导体装置的视图。
图6B是根据本发明第二示范性实施例在图5B之后的处理阶段的图5B半导体装置的视图。
图7A是根据本发明第一示范性实施例在图6A之后的处理阶段的图6A半导体装置的视图。
图7B是根据本发明第二示范性实施例在图6B之后的处理阶段的图6B半导体装置的视图。
图8A是根据本发明另一示范性实施例的存储器单元装置的一部分的视图。
图8B是根据本发明又一示范性实施例的存储器单元装置的一部分的视图。
图9是常规“与非”型快闪存储器中的存储器阵列的结构的视图。
图10是使用具有通过图2至图7B的方法形成的浅沟槽隔离区的存储器单元装置的计算机系统的框图。
具体实施方式
在以下具体实施方式中，参看附图，附图形成本发明的一部分，并以说明的方式展示可实践本发明的具体实施例。充分详细地描述这些实施例是为了使所属领域的技术人员能够实践本发明，且应了解，可利用其它实施例，且可在不脱离本发明的精神和范围的情况下作出改变。所描述的处理步骤的进行示范本发明的实施例；然而，步骤的序列不限于本文所陈述的序列且可改变(如此项技术中已知)，必须以特定次序发生的步骤除外。
本发明涉及一种填充高纵横比沟槽隔离区的方法，其实现较好的间隙填充特性，同时实质上减轻孔隙和接缝的存在。本发明可用于任何集成电路高充填密度环境中，包含(但不限于)存储器，快闪存储器是且仅是一个实例。
图2描绘待用作半导体衬底100中的隔离区的未经填充的高纵横比沟槽108。在形成沟槽108之前，可在半导体衬底100上毯覆式沉积多晶硅层104和氮化物层106，作为稍后在衬底100中和衬底100上制造装置的一部分。通过此项技术中已知的适合形成高纵横比沟槽108的任何方法来形成高纵横比隔离沟槽108。沟槽108具有终止于底部114处的侧壁112。还展示沟槽108的高度h和宽度w。这些值用于界定沟槽108的纵横比。
参看图3A，在隔离沟槽108的侧壁112和底部114上形成氧化物层110a。图3A展示从沉积工艺得到的氧化物层110a。图3B展示使用热氧化工艺从沟槽侧壁112和底部114生长氧化物层110b的替代实施例，如可看出，图3B氧化物层110b在氮化物层106下方停止，而图3A氧化物层110a覆盖氮化物层106。或者，可使用沉积和氧化两者来形成氧化物层110a、110b。
接下来，在图3A或图3B结构的氧化物上使用选择性蚀刻工艺，以从隔离沟槽108的底部114分别去除氧化物层110a和110b，如图4A和图4B所示。在图4A的实施例中，蚀刻工艺还从氮化物层106上去除氧化物层110a。可使用此项技术中已知的任何蚀刻方法。或者，可使用其它处理技术，使得氧化物层110a或110b可只形成在隔离沟槽108的侧壁112上，从而避免蚀刻需求。
在从隔离沟槽108的底部114去除氧化物层110a或110b之后，使用氟化氢(HF)清洁工艺来制备隔离沟槽108的底部114，以供外延硅生长。也可使用此项技术中已知的任何其它清洁工艺。
一旦已清洁隔离沟槽108的底部114，如图5A和图5B所示，从隔离沟槽108的底部114生长外延硅层116。外延硅层116生长到的高度小于隔离沟槽108的侧壁112的高度。更明确地说，外延硅层116的高度h应不高于沟槽108的宽度w。这允许隔离沟槽108中有空间用于沉积氧化物层118(图6A和图6B)。在隔离沟槽108的底部114处生长此外延硅层116具有为HDP沉积工艺而减小隔离沟槽108的纵横比的效果，同时仍允许隔离沟槽108足够深，以防止横向电荷泄漏并维持适当的电隔离。适当电隔离得以维持是因为电场在进一步从氧化物层102移动时减小。因此，在沟槽108中较深处比在沟槽108的顶部附近需要更少的电隔离。外延硅层116是两个侧壁112上的氧化物层110a、110b之间的空间占有者。另外，外延硅层116是不会俘获电荷的高质量材料。
在生长外延硅层116之后，如图6A和图6B所示，在半导体衬底100上沉积氧化物层118，以填充隔离沟槽108。在优选实施例中，氧化物层118是高密度等离子体氧化物，但还可包括任何其它高质量CVD氧化物，例如高温氧化物(HTO)、臭氧-TEOS或此项技术中已知的任何其它相当氧化物。在优选实施例中，通过化学气相沉积(HDPCVD)工艺来沉积氧化物层118，但或者可通过此项技术中已知的任何其它方法来进行所述沉积。氧化物层118不具有任何孔隙或间隙(例如现有技术氧化物层中存在的孔隙或间隙)，因为沟槽的纵横比在沉积氧化物层118之前通过外延硅层116而减小。如图7A和图7B所示，氧化物层118随后经平坦化以完成隔离沟槽108的填充。这可通过化学机械抛光或通过此项技术中已知的任何方法来进行。
通过本发明的方法形成的沟槽隔离区可并入到集成电路的单独实际区，例如快闪存储器结构200a和200b的邻近存储器单元区201和202，如图8A和图8B所示。由外延硅层116和氧化物层118(如上所述而形成)组成的沟槽隔离区203位于衬底100中的分别与快闪存储器结构200a或200b的存储器单元相关联的第一有源区201与第二有源区202之间。举例来说，图9描绘包括连接到一个“与非”串的四个存储器单元MT1、MT2、MT3和MT4的“与非”型快闪存储器，所述一个“与非”串连接到一个位线BL。图8A和图8B的沟槽隔离区203可在位置I1、I2和/或I3处形成于存储器单元MT1、MT2、MT3和MT4中的任何两者之间，以使所述存储器单元彼此电隔离。形成于区201和202中的实际快闪存储器单元可具有任何常规构造，然而，本发明不限于快闪存储器，且可用于需要隔离的任何集成电路装置中。
图10是利用根据本发明而构造的存储器装置416(例如，快闪存储器装置)的处理器系统400的框图。也就是说，存储器装置416具有通过根据本发明而构造的沟槽隔离区分离的单元。处理器系统400可以是计算机系统、过程控制系统或使用处理器和相关联的存储器的任何其它系统。系统400包含中央处理单元(CPU)402，例如微处理器，其在总线420上与快闪存储器416和I/O装置408通信。必须注意，总线420可以是处理器系统中常用的一系列总线和桥接器，但仅出于便利的目的，已将总线420说明为单个总线。说明第二I/O装置410，但其对于实践本发明来说不是必需的。处理器系统400还包含随机存取存储器(RAM)装置412，且可包含只读存储器(ROM)装置(未图示)，以及也在总线420上与CPU 402通信的外围装置(例如，软盘驱动器404和紧致盘(CD)ROM驱动器406)，如此项技术中众所周知。
以上描述内容和图式仅被认为是说明实现本发明的特征和优点的示范性实施例。尽管本文中已描述和说明了本发明的示范性实施例，但可在不脱离本发明的精神或范围的情况下，对材料进行许多修改，甚至替代。因此，以上描述内容和附图仅说明可实现本发明的特征和优点的示范性实施例。不希望本发明限于本文详细展示和描述的实施例。本发明仅受所附权利要求书的范围限制。

Claims (25)

1.一种形成沟槽隔离区的方法，其包括：
在衬底中形成具有第一高度的沟槽；
在所述沟槽的侧壁上形成第一氧化物层；
在所述沟槽的底部上形成外延层，所述外延层具有小于所述第一高度的第二高度；以及
在所述外延层上形成第二氧化物层。
2.根据权利要求1所述的方法，其中所述形成所述第一氧化物层的动作包括：
在所述沟槽的所述底部和侧壁上形成氧化物层；以及
蚀刻所述氧化物层以暴露所述沟槽的所述底部。
3.根据权利要求2所述的方法，其中通过沉积来形成所述沟槽的所述底部和侧壁上的所述氧化物层。
4.根据权利要求2所述的方法，其中通过氧化来形成所述沟槽层的所述底部和侧壁上的所述氧化物层。
5.根据权利要求1所述的方法，其中通过生长外延硅来形成所述外延层。
6.根据权利要求1所述的方法，其中所述第二高度小于或等于所述沟槽的宽度。
7.根据权利要求1所述的方法，其中所述第二氧化物层包括高密度等离子体氧化物、高温氧化物和臭氧-TEOS中的一者。
8.根据权利要求7所述的方法，其中通过化学气相沉积来形成所述第二氧化物层。
9.根据权利要求1所述的方法，其进一步包括使用化学机械抛光来使所述第二氧化物层平坦化。
10.根据权利要求1所述的方法，其进一步包括：
在所述衬底上形成氧化物层；
在所述氧化物层上形成多晶硅层；以及
在所述多晶硅层上形成氮化物层，其中在形成所述沟槽之前，形成所述氧化物层、多晶硅层和氮化物层。
11.一种沟槽隔离区，其包括：
提供于衬底中的沟槽的侧壁上的第一氧化物层；
所述沟槽的底部上的外延层；以及
所述外延层上的第二氧化物层。
12.根据权利要求11所述的沟槽隔离区，其中所述外延层包括外延硅。
13.根据权利要求11所述的沟槽隔离区，其中所述外延层的高度小于或等于所述沟槽的宽度。
14.根据权利要求11所述的沟槽隔离区，其中所述第二氧化物层包括高密度等离子体氧化物、高温氧化物和臭氧-TEOS中的一者。
15.根据权利要求11所述的沟槽隔离区，其中所述沟槽形成于所述衬底中，所述衬底具有在所述衬底上的氧化物层、多晶硅层和氮化物层。
16.一种存储器装置，其包括：
位于衬底中的第一有源区域；
位于所述衬底中的第二有源区域；以及
位于所述第一有源区域与所述第二有源区域之间的沟槽隔离区，所述沟槽隔离区包括：
提供于衬底中的沟槽的侧壁上的第一氧化物层；
所述沟槽的底部上的外延层；以及
所述外延层上的第二氧化物层。
17.根据权利要求16所述的存储器装置，其中所述沟槽隔离区的所述外延层包括外延硅。
18.根据权利要求16所述的存储器装置，其中所述外延层的高度小于或等于所述沟槽的宽度。
19.根据权利要求16所述的存储器装置，其中所述沟槽隔离区的所述第二氧化物层包括高密度等离子体氧化物、高温氧化物和臭氧-TEOS中的一者。
20.根据权利要求16所述的存储器装置，其中所述存储器装置是快闪存储器。
21.一种系统，其包括：
处理器；
存储器装置，其耦合到所述处理器且包括：
位于衬底中的第一有源区域；
位于所述衬底中的第二有源区域；以及
位于所述第一有源区域与所述第二有源区域之间的沟槽隔离区，所述沟槽隔离区包括：
形成于衬底中的沟槽的侧壁上的第一氧化物层；
所述沟槽的底部上的外延层；以及
所述外延层上的第二氧化物层。
22.根据权利要求21所述的系统，其中所述沟槽隔离区的所述外延层包括外延硅。
23.根据权利要求21所述的系统，其中所述外延层的高度小于或等于所述沟槽的宽度。
24.根据权利要求21所述的系统，其中所述沟槽隔离区的所述第二氧化物层包括高密度等离子体氧化物、高温氧化物和臭氧-TEOS中的一者。
25.根据权利要求21所述的系统，其中所述存储器装置是快闪存储器。
CNA200780003650XA 2006-01-26 2007-01-03 填充高纵横比沟槽隔离区的方法和所得的结构 Pending CN101375387A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/339,565 US20070170542A1 (en) 2006-01-26 2006-01-26 Method of filling a high aspect ratio trench isolation region and resulting structure
US11/339,565 2006-01-26

Publications (1)

Publication Number Publication Date
CN101375387A true CN101375387A (zh) 2009-02-25

Family

ID=38178003

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200780003650XA Pending CN101375387A (zh) 2006-01-26 2007-01-03 填充高纵横比沟槽隔离区的方法和所得的结构

Country Status (5)

Country Link
US (1) US20070170542A1 (zh)
EP (1) EP1984946A2 (zh)
KR (1) KR20080089655A (zh)
CN (1) CN101375387A (zh)
WO (1) WO2007089377A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066008A (zh) * 2012-12-26 2013-04-24 上海宏力半导体制造有限公司 一种提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法
CN103515284A (zh) * 2012-06-27 2014-01-15 南亚科技股份有限公司 沟槽隔离结构及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8017472B2 (en) * 2006-02-17 2011-09-13 Infineon Technologies Ag CMOS devices having stress-altering material lining the isolation trenches and methods of manufacturing thereof
US20110108792A1 (en) * 2009-11-11 2011-05-12 International Business Machines Corporation Single Crystal Phase Change Material
US8017432B2 (en) * 2010-01-08 2011-09-13 International Business Machines Corporation Deposition of amorphous phase change material
US9437440B2 (en) * 2012-11-21 2016-09-06 Infineon Technologies Dresden Gmbh Method for manufacturing a semiconductor device
US20150123211A1 (en) * 2013-11-04 2015-05-07 Globalfoundries Inc. NARROW DIFFUSION BREAK FOR A FIN FIELD EFFECT (FinFET) TRANSISTOR DEVICE
KR102143438B1 (ko) * 2014-12-04 2020-08-11 삼성전자주식회사 반도체 소자용 액티브 구조물 및 이의 형성 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689656A (en) * 1984-06-25 1987-08-25 International Business Machines Corporation Method for forming a void free isolation pattern and resulting structure
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
JP2001332614A (ja) * 2000-03-17 2001-11-30 Mitsubishi Electric Corp トレンチ型素子分離構造の製造方法
US6444528B1 (en) * 2000-08-16 2002-09-03 Fairchild Semiconductor Corporation Selective oxide deposition in the bottom of a trench
KR100354439B1 (ko) * 2000-12-08 2002-09-28 삼성전자 주식회사 트렌치 소자 분리막 형성 방법
US6566228B1 (en) * 2002-02-26 2003-05-20 International Business Machines Corporation Trench isolation processes using polysilicon-assisted fill
JP2004311487A (ja) * 2003-04-02 2004-11-04 Hitachi Ltd 半導体装置の製造方法
KR100611469B1 (ko) * 2004-12-28 2006-08-09 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR100620707B1 (ko) * 2004-12-31 2006-09-13 동부일렉트로닉스 주식회사 반도체 소자의 ｓｔｉ 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515284A (zh) * 2012-06-27 2014-01-15 南亚科技股份有限公司 沟槽隔离结构及其制造方法
CN103066008A (zh) * 2012-12-26 2013-04-24 上海宏力半导体制造有限公司 一种提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法

Also Published As

Publication number Publication date
WO2007089377A3 (en) 2007-09-20
EP1984946A2 (en) 2008-10-29
US20070170542A1 (en) 2007-07-26
WO2007089377A2 (en) 2007-08-09
KR20080089655A (ko) 2008-10-07

Similar Documents

Publication Publication Date Title
US9799727B2 (en) Isolation trench fill using oxide liner and nitride etch back technique with dual trench depth capability
US7049661B2 (en) Semiconductor device having epitaxial layer
US7375004B2 (en) Method of making an isolation trench and resulting isolation trench
CN101375387A (zh) 填充高纵横比沟槽隔离区的方法和所得的结构
JP3878019B2 (ja) トレンチコンデンサと選択トランジスタとを有するメモリおよびその製造方法
EP1026740A2 (en) Formation of isolation layer over trench capacitor
JPH06232367A (ja) シリコンオンインシュレータを用いたｄｒａｍおよびその製造方法
US8304322B2 (en) Methods of filling isolation trenches for semiconductor devices and resulting structures
JPH104136A (ja) 半導体装置の素子分離膜の形成方法
CN110581138B (zh) 半导体元件及其制作方法
JP2003197787A (ja) フラッシュメモリセル及びその製造方法
JPH08293541A (ja) 半導体装置の素子分離方法
JP2001085637A (ja) 記憶トレンチに自己整合したワード線を有する垂直ｄｒａｍセル
CN108899321A (zh) 快闪存储器的制造方法
US7153738B2 (en) Method for making a trench memory cell
JP2002016156A (ja) 不揮発性メモリの製造方法
US20080213970A1 (en) Process for the formation of dielectric isolation structures in semiconductor devices
JP2002343743A (ja) 半導体素子のコンタクトプラグ形成方法
KR20060122414A (ko) 트렌치 소자분리 구조물 및 이의 형성 방법
US20110140188A1 (en) Non-volatile memory device and method of fabricating the same
TW202336848A (zh) 半導體裝置
CN113793854A (zh) 三维存储器及其制作方法
KR20050022438A (ko) 섀로우 트랜치 분리막 형성 방법
JP2008021698A (ja) 半導体装置及びその製造方法
KR20050075638A (ko) Ｓｏｉ 타입 웨이퍼를 이용한 트렌치 커패시터 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090225