JPH104136A - 半導体装置の素子分離膜の形成方法 - Google Patents

半導体装置の素子分離膜の形成方法

Info

Publication number
JPH104136A
JPH104136A JP9067755A JP6775597A JPH104136A JP H104136 A JPH104136 A JP H104136A JP 9067755 A JP9067755 A JP 9067755A JP 6775597 A JP6775597 A JP 6775597A JP H104136 A JPH104136 A JP H104136A
Authority
JP
Japan
Prior art keywords
trench
oxide film
forming
insulating material
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9067755A
Other languages
English (en)
Inventor
Bunkan Boku
文漢 朴
Yukin Shin
裕均 申
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH104136A publication Critical patent/JPH104136A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 素子分離の特性及び素子の電気的特性を向上
し得る半導体装置の素子分離膜の形成方法を提供する。 【解決手段】 半導体基板３０の一面に食刻マスク３４
を用いてトレンチを形成する。前記トレンチを絶縁物質
層で埋め立て、半導体基板３０及び絶縁物質層にストレ
スによる欠陥が生じない熱酸化条件で前記トレンチの内
壁と絶縁物質層との間に補充酸化膜３９を形成した後、
前記食刻マスク３４を取り除く。これによって、トレン
チの縁部のプロファイルを丸く改善する上に、トレンチ
の側壁部が露出されることも防止し得る。従って、ハン
プ現象、逆狭幅効果及びゲート酸化膜の薄膜化現象など
が防止でき、よって素子の電気的特性及び素子分離の特
性を向上し得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に半導体装置の素子分離膜の形成方法に関
する。
【０００２】
【従来の技術】半導体装置において、素子間の絶縁方法
は選択的な酸化法（LOCal Oxidationof Silicon：以
下、ＬＯＣＯＳと称する）とトレンチ素子分離法（Shal
low Trench Isolation：以下、ＳＴＩと称する）とに大
別される。今までは工程の簡単さからＬＯＣＯＳが主に
用いられてきた。しかしながら、これを２５６Ｍ級以上
のＤＲＡＭなどの高集積素子に適用するとバーズビーク
によるパンチスルー及びゲート酸化膜の薄膜化などの問
題が深刻となり、よってこれを適用することには限りが
ある。
【０００３】従って、酸化物などの絶縁物質で埋め立て
られたトレンチにより素子間を絶縁するＳＴＩが盛んに
研究されている。ＳＴＩはＬＯＣＯＳに比べて素子分離
領域の有効幅が広がる利点がある。図１Ａ〜Ｃ及び図２
Ｄ〜Ｆは従来の方法による素子分離膜の形成方法を工程
順に説明するための断面図である。
【０００４】図１Ａを参照すれば、半導体基板１０上に
パッド酸化膜とシリコン窒化膜を順に積層した後、不活
性領域の半導体基板が露出されるようこれらをパタニン
グすることによってパッド酸化膜パターン１２とシリコ
ン窒化膜パターン１４を形成する。次いで、図１Ｂに示
したように、シリコン窒化膜パターン１４を食刻マスク
として半導体基板を３０００Å〜５０００Åの深さに食
刻することによってトレンチ１６を形成する。図１Ｃを
参照すれば、トレンチ１６が完全に埋め立てられるよう
絶縁物質層２０を形成し、図２Ｄに示したように、シリ
コン窒化膜パターン１４の表面が露出されるまで絶縁物
質層２０を食刻することによって素子分離膜２２を形成
する。その後、図２Ｅのようにシリコン窒化膜パターン
を取り除き、図２Ｆのようにパッド酸化膜パターンを取
り除く。
【０００５】図２ＥのＡ領域及び図２ＦのＢ領域はそれ
ぞれシリコン窒化膜パターン１４及びパッド酸化膜パタ
ーン１２を取り除いた後の素子分離の縁部を示す。Ａ領
域を調べてみれば、シリコン窒化膜パターン１４を取り
除いた後の素子分離膜２３は取り除く前の素子分離膜２
２（図２Ｄ）より厚さ（ｔ）程その縁部が食刻されたこ
とが判り、Ｂ領域をみれば、パッド酸化膜パターン１２
を取り除いた後の素子分離膜１２は除去前の素子分離膜
２３（図２Ｅ）よりその縁部がさらに食刻されたことが
判る。これはシリコン窒化膜パターン１４及びパッド酸
化膜パターン１２が取り除かれる時、素子分離膜の縁部
も所定厚さ食刻されるからである。この際、素子分離膜
の縁部を食刻し過ぎると活性領域の上部の側壁（即ち、
トレンチ１６の上部の側壁）Ｃ（図２Ｆ）が露出される
恐れがある。
【０００６】さらに、上述した素子分離膜の形成方法に
よれば、トレンチ１６に隣接した活性領域が尖った縁部
を形成する問題がある。以下、活性領域の縁部が尖って
おり、トレンチの上部の側壁が露出される時発生する問
題点を述べる。第一に、ハンプ現象が発生する。
【０００７】ハンプ現象とは、通常のスレショルド電圧
を有する正常のトランジスタと活性領域の縁部に寄生す
る相対的に低いスレショルド電圧を有する寄生トランジ
スタによってトランジスタのターンオン動作が二回繰り
返されることをいう。このハンプ現象は素子の電気的な
特性と信頼度を低下させる原因の一つとなる。
【０００８】第二に、逆狭幅効果が発生する。逆狭幅効
果とは、活性領域の尖った縁部から発生する強い電界に
よってゲート電極の幅が縮まるほどスレショルド電圧も
小さくなる現象のことをいう。このような逆狭幅効果
は、半導体基板に形成されたトランジスタのスレショル
ド電圧が全く不均一になることによって回路動作を完全
に調節し得なくなる問題をもたらす。
【０００９】第三に、ゲート酸化膜の薄膜化現象が起こ
る。ゲート酸化膜の薄膜化現象はトレンチの側壁部が露
出された半導体基板上にゲート酸化膜を形成する場合、
活性領域の尖った縁部に形成されるゲート酸化膜が他の
部分に形成されるゲート酸化膜に比べて薄くなること
で、これによってトランジスタの絶縁破壊が発生し易
い。
【００１０】
【発明が解決しようとする課題】本発明の目的は、活性
領域の縁部のプロファイルを改善し得、トレンチの側壁
部の露出されることが防げる半導体装置の素子分離膜の
形成方法を提供することにある。
【００１１】
【課題を解決するための手段】前記の目的を達成するた
めに本発明は、半導体基板の一面に食刻マスクを用いて
トレンチを形成する。前記トレンチを絶縁物質層で埋め
立て、半導体基板及び絶縁物質層にストレスによる欠陥
が生じない熱酸化条件で前記トレンチの内壁と絶縁物質
層との間に補充酸化膜を形成した後、前記食刻マスクを
取り除く。
【００１２】補充酸化膜を形成するための前記熱酸化の
時、前記絶縁物質層を通過した酸化剤が絶縁物質層の表
面に近いトレンチの縁部から先に酸化させるため、前記
補充酸化膜はトレンチの側壁部より上段の縁部でさらに
厚く形成される。従って、活性領域の上段の縁部はラウ
ンドプロファイルを有し、トレンチの側壁部が露出され
ない。
【００１３】
【発明の実施の形態】以下、添付した図面に基づき本発
明の実施例を詳細に説明する。図３Ａ〜Ｃ及び図４Ｄ〜
Ｆは本発明による素子分離膜の形成方法の第１実施例を
工程順に説明するための断面図である。まず、図３Ａは
パッド酸化膜パターン３２及び食刻防止層パターン３４
を形成する段階を示したもので、これは半導体基板３０
上にパッド酸化膜（後続工程によりパッド酸化膜パター
ン３２となる）と食刻防止層（後工程により食刻防止層
パターン３４となる）とを順に積層する第１工程と、前
記パッド酸化膜及び食刻防止層をパタニングすることに
よって不活性領域（Ａ）の半導体基板３０を露出するた
めのパッド酸化膜パターン３２及び食刻防止層パターン
３４を形成する第２工程とからなる。
【００１４】前記パッド酸化膜は、例えは半導体基板３
０の表面を酸化して例えば３００Å位の厚さに形成す
る。前記食刻防止層は、前記半導体基板１０を構成する
物質より食刻選択比が大きい物質、例えばシリコン窒化
膜を例えば１０００Å〜４０００Å程度の厚さで塗布し
てなる。この際、第１工程時、例えば酸化膜などの前記
食刻防止層上に前記１導体基板３０を構成する物質より
大きい食刻選択比を有する物質層（図示せず）をさらに
積層し、これをトレンチ３６を形成するための食刻工程
時食刻マスクとして用いても良い。
【００１５】図３Ｂはトレンチ３６を形成する段階を示
したものであって、前記トレンチ３６は前記食刻防止層
パターン３４を食刻マスクとして半導体基板３０を異方
性食刻してなる。前記トレンチ３６は、例えば３０００
〜５０００Å位の深さに形成する。図３Ｃは絶縁物質層
４０を形成する段階を示したもので、該絶縁物質層４０
はトレンチ３６の形成された基板の全面に前記トレンチ
３６が完全に埋め立てられるように絶縁物質を塗布して
なる。
【００１６】前記絶縁物質層４０は、例えば化学気相蒸
着法で蒸着された酸化膜（以下、ＣＶＤ酸化膜）よりな
る。図４Ｄは補充酸化膜３９を形成する段階を示したも
ので、これは食刻防止層パターン３４が露出されるまで
前記絶縁物質層４０（図３Ｃ）を食刻し埋没絶縁層４２
を形成する第１工程及び前記埋没絶縁層４２の形成され
た基板を酸化雰囲気に露出することによって前記トレン
チ３６の内壁と埋没絶縁層４２との間に補充酸化膜３９
を形成する第２工程よりなる。
【００１７】前記第１工程は化学・物理的ポリシング方
式で行われる。この際、前記絶縁物質層４０のみならず
食刻防止層パターン３４も所定の厚さに食刻される。前
記補充酸化膜３９は半導体基板３０及び埋没絶縁層４２
にストレスによる欠陥の生じない条件で形成する。本発
明によれば、ストレスが相対的に大きいシリコン窒化膜
（食刻防止層パターン３４）とＣＶＤ酸化膜（埋没絶縁
層４２）とが形成された状態で前記補充酸化膜３９を形
成すべきなので酸化膜の粘性・弾性の性質が表れる９５
０〜１１００℃の温度、特に９５０℃で酸化工程を行
う。
【００１８】さらに、前記補充酸化膜３９は半導体基板
３０を劣化しない範囲の厚さ、即ち補充酸化膜３９を形
成するための酸化工程から発生する体膨張によって基板
に欠陥の生じない範囲の厚さに形成する。本発明では１
００Å〜５００Å程度の厚さ、特に５００Åに形成す
る。前記補充酸化膜３９は図４Ｄに示したように、トレ
ンチ３６の他の側壁部より上段の側壁部でさらに大きく
形成されるが、これは埋没絶縁層４２を通過した酸化剤
により埋没絶縁層４２の表面に近いトレンチ３６の上段
の側壁部から先に酸化するためである。これによって、
尖った縁部が形成される従来（図１Ａ〜Ｃ及び図２Ｄ〜
Ｆ参照）とは違って活性領域の縁部（Ｂで表示）のプロ
ファイルの傾斜は緩やかになる。
【００１９】前記補充酸化膜３９を形成する過程及び前
記補充酸化膜３９による効果は次の通りである。第一
に、埋没絶縁層４２の表面の酸化密度が前記補充酸化膜
３９の形成工程により高くなって以後の食刻防止層パタ
ーン３４の除去及びパッド酸化膜パターン３２の除去の
ための湿式食刻に対する抵抗力が強まり、よって従来に
比し埋没絶縁層４２の食刻量が減る。従って、トレンチ
３６の側壁部の露出される確率が従来より低くなる。第
二に、補充酸化膜３９がトレンチ３６の他の側壁部より
上段の側壁部（Ｂと表示）でさらに厚く形成されるので
活性領域の縁部が丸くなる。従って、活性領域の縁部に
おける電界集中を防止し得る。
【００２０】前記補充酸化膜３９の形成条件及び厚さを
前述したように数値的に制限した。しかしながら、前記
補充酸化膜３９によって埋没絶縁層４２及び半導体基板
３０に欠陥の発生しない条件及び厚さでさえあれば本発
明の効果は充分に達成し得る。従って、上述した数値的
な条件により本発明の権利範囲が限定されないことが当
業者にとって明らかである。
【００２１】図４Ｅは食刻防止層パターン３４（図４
Ｄ）を取り除いた後の断面図である。前記図４Ｄに説明
したように、補充酸化膜３９の形成工程により埋没絶縁
層４２の表面の酸化密度が高まったため、食刻防止層パ
ターン３４の除去工程時、補充酸化膜３９の側壁は従来
より少なく取り除かれる。図２Ｅを参照すればシリコン
窒化膜パターン１４の除去時、素子分離膜２３の側壁が
食刻されているが、図４Ｅを参照すれば食刻防止層パタ
ーン３４を除去した後にも補充酸化膜３９は全く露出さ
れなかったことがわかる。
【００２２】図４Ｆはパッド酸化膜パターン３２（図４
Ｄ）を取り除いた後の素子分離膜４４の断面図である。
パッド酸化膜パターン３２を取り除く時、埋没絶縁層４
２（図４Ｅ）の表面も部分的に食刻されて最終の素子分
離膜４４が形成される。この際、埋没絶縁層４２が過度
に食刻されてトレンチ３６の側壁部が露出される恐れが
あるが、補充酸化膜３９によって防止される。これは、
補充酸化膜３９がトレンチ３６の上段の側壁部に厚く
形成されており、補充酸化膜３９は前記埋没絶縁層４
２を構成する物質より低い食刻率を有する物質よりなる
からである。
【００２３】一方、前記第１実施例によってトレンチ３
６（図３Ｂ）を形成した後、トレンチ３６の内壁にバッ
ファ層をさらに形成することがてきるが、これを本発明
による素子分離膜の形成方法の第２実施例として図５Ａ
〜Ｃ及び図６Ｄ〜Ｅを参照して説明する。即ち、本発明
の第２実施例は、トレンチ３６を形成した後、トレンチ
３６の内壁に酸化物よりなるバッファ層を形成すること
を除いては前記第１実施例と同一である。図５Ａを参照
すれば、半導体基板３０の表面にトレンチ３６を形成す
る段階までは前記第１実施例と同一に行い、トレンチ３
６の形成された基板を酸化雰囲気に露出することによっ
てトレンチ３６の内壁にバッファ層３８を形成する。
【００２４】前記バッファ層３８は、トレンチ３６の側
面に注入される不純物イオンによってトレンチをなす半
導体基板の表面が損傷されることを防止するために形成
する。本発明において、前記バッファ層３８は熱酸化に
より成長した酸化膜よりなる。さらに、前記バッファ層
３８は１０００Å以下、例えば５００〜１０００Åの厚
さに形成することが好ましい。
【００２５】次いで、図５Ｂを参照すれば、前記トレン
チ３６が完全に埋め立てられるようにＣＶＤ酸化膜を蒸
着して絶縁物質層４０を形成し、図６Ｃに示したよう
に、食刻防止層パターン３４が露出されるまで前記絶縁
物質層４０を食刻して埋没絶縁層４２を形成した後、前
記第１実施例と同一の方法で前記トレンチ３６の内壁と
埋没絶縁層４２との間に補充酸化膜３９を形成する。
【００２６】前記補充酸化膜３９は、第１実施例と同様
にトレンチ３６の他の側壁部より上段の側壁部でさらに
厚く形成される。従って、活性領域の縁部（Ｂと表示）
のプロファイルは緩慢な傾斜を有する。次いで、図６Ｄ
に示したように、食刻防止層パターン３４（図６Ｃ）を
取り除き、図６Ｅに示したようにパッド酸化膜パターン
３２（図４Ｄ）を取り除いた後、素子分離膜４４を完成
する。
【００２７】この際、第１実施例と同様に、前記補充酸
化膜３９がトレンチ３６の上段の側壁部に厚く形成され
ており、前記補充酸化膜３９が前記埋没絶縁層４２を構
成する物質より低い食刻率を有する物質からなるのでト
レンチの側壁部が露出されなくなる。
【００２８】
【発明の効果】前述したように本発明の第１及び第２実
施例によれば、食刻防止層パターン及びパッド酸化膜の
除去工程に先立ってトレンチの表面に補充酸化膜を形成
することによってトレンチの縁部のプロファイルを丸く
改善する上に、トレンチの側壁部が露出されることも防
止し得る。従って、ハンプ現象、逆狭幅効果及びゲート
酸化膜の薄膜化現象などが防止でき、よって素子の電気
的特性及び素子分離の特性を向上し得る。
【００２９】本発明は前記実施例に限定されず、多様な
変形が本発明の技術的な思想内で当業者によって可能な
のは明らかである。
【図面の簡単な説明】
【図１】Ａ乃至Ｃは従来の方法による素子分離膜の形成
方法を工程順に説明するための断面図である。
【図２】Ｄ乃至Ｆは従来の方法による素子分離膜の形成
方法を工程順に説明するための面図である。
【図３】Ａ乃至Ｃは本発明による素子分離膜の形成方法
の第１実施例を工程順に説明するための断面図である。
【図４】Ｄ乃至Ｆは本発明による素子分離膜の形成方法
の第１実施例を工程順に説明するための断面図である。
【図５】Ａ及びＢは本発明による素子分離膜の形成方法
の第２実施例を工程順に説明するための断面図である。
【図６】Ｃ乃至Ｅは本発明による素子分離膜の形成方法
の第２実施例を工程順に説明するための断面図である。
【符号の説明】
３０ 半導体基板 ３２ パッド酸化膜パターン ３４ 食刻防止層パターン ３６ トレンチ ３８ バッファ層 ３９ 補充酸化膜 ４０ 絶縁物質層 ４２ 埋没絶縁層 ４４ 素子分離膜

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の一面にトレンチを形成する
    第１段階と、 前記トレンチを絶縁物質層で埋め立てる第２段階と、 トレンチが絶縁物質で埋め立てられた前記基板の全面を
    酸化雰囲気に露出することによって前記トレンチの内壁
    と絶縁物質層との間に補充酸化膜を形成する第３段階と
    を備えることを特徴とする半導体装置の素子分離膜の形
    成方法。
  2. 【請求項２】 トレンチを形成する前記第１段階は、半
    導体基板上に食刻防止層を蒸着し、 不活性領域となる半導体基板が露出されるように前記食
    刻防止層をパタニングすることで食刻マスクを形成し、 前記食刻マスクを用いて半導体基板を食刻してなること
    を特徴とする請求項１に記載の半導体装置の素子分離膜
    の形成方法。
  3. 【請求項３】 補充酸化膜を形成する前記第３段階の
    後、前記食刻マスクを取り除く第４段階をさらに具備す
    ることを特徴とする請求項２に記載の半導体装置の素子
    分離膜の形成方法。
  4. 【請求項４】 食刻防止層を形成する前に前記半導体基
    板上にパッド酸化膜をさらに形成することを特徴とする
    請求項２に記載の半導体装置の素子分離膜の形成方法。
  5. 【請求項５】前記パッド酸化膜は前記半導体基板を酸化
    してなることを特徴とする請求項４に記載の半導体装置
    の素子分離膜の形成方法。
  6. 【請求項６】前記食刻防止層は前記半導体基板を構成す
    る物質よりも食刻選択比が大きい物質よりなることを特
    徴とする請求項４に記載の半導体装置の素子分離膜の形
    成方法。
  7. 【請求項７】 前記食刻防止層はシリコン窒化膜からな
    ることを特徴とする請求項２に記載の半導体装置の素子
    分離膜の形成方法。
  8. 【請求項８】 前記食刻防止層上に酸化膜をさらに積層
    することを特徴とする請求項２に記載の半導体装置の素
    子分離膜の形成方法。
  9. 【請求項９】 トレンチを埋め立てる前記第２段階は、
    トレンチの形成された基板の全面に前記トレンチが完全
    に埋没されるよう絶縁物質層を形成し、 前記食刻マスクの表面が露出されるまで前記絶縁物質層
    を食刻してなることを特徴とする請求項２に記載の半導
    体装置の素子分離膜の形成方法。
  10. 【請求項１０】 前記絶縁物質層の食刻工程は、化学・
    機械的ポリシングで行われることを特徴とする請求項９
    に記載の半導体装置の素子分離膜の形成方法。
  11. 【請求項１１】 トレンチを形成する前記第１段階の
    後、前記トレンチの内壁を酸化してバッファ層をさらに
    形成することを特徴とする請求項１に記載の半導体装置
    の素子分離膜の形成方法。
  12. 【請求項１２】 前記バッファ層は、熱酸化方法により
    形成されることを特徴とする請求項１１に記載の半導体
    装置の素子分離膜の形成方法。
  13. 【請求項１３】 前記絶縁物質層は化学気相蒸着法で蒸
    着された酸化膜からなることを特徴とする請求項１に記
    載の半導体装置の素子分離膜の形成方法。
  14. 【請求項１４】 前記補充酸化膜は、半導体基板及び絶
    縁物質層にストレスによる欠陥の生じない条件で形成さ
    れることを特徴とする請求項１に記載の半導体装置の素
    子分離膜の形成方法。
  15. 【請求項１５】 前記補充酸化膜は、９５０℃〜１１０
    ０℃の温度で形成することを特徴とする請求項１４に記
    載の半導体装置の素子分離膜の形成方法。
  16. 【請求項１６】 前記補充酸化膜は、１００Å〜５００
    Åの厚さに形成することを特徴とする請求項１４に記載
    の半導体装置の素子分離膜の形成方法。
  17. 【請求項１７】 前記補充酸化膜は、前記トレンチの側
    壁より縁部でさらに厚く形成されることを特徴とする請
    求項１に記載の半導体装置の素子分離膜の形成方法。
JP9067755A 1996-04-15 1997-03-21 半導体装置の素子分離膜の形成方法 Pending JPH104136A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960011290A KR100195208B1 (ko) 1996-04-15 1996-04-15 반도체 장치의 소자분리막 형성 방법
KR1996P11290 1996-04-15

Publications (1)

Publication Number Publication Date
JPH104136A true JPH104136A (ja) 1998-01-06

Family

ID=19455735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9067755A Pending JPH104136A (ja) 1996-04-15 1997-03-21 半導体装置の素子分離膜の形成方法

Country Status (3)

Country Link
US (1) US5885883A (ja)
JP (1) JPH104136A (ja)
KR (1) KR100195208B1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113933A (ja) * 1997-04-14 1999-01-06 Vlsi Technol Inc シャロートレンチアイソレーション法で、シリコンの角部を丸める方法
KR20000073736A (ko) * 1999-05-13 2000-12-05 황인길 반도체 소자에서 트렌치에 의한 소자분리방법
KR20020056664A (ko) * 2000-12-29 2002-07-10 박종섭 반도체소자의 소자분리막 형성방법
KR100451494B1 (ko) * 1998-10-29 2004-12-03 주식회사 하이닉스반도체 반도체소자의소자분리막형성방법
JP2006525652A (ja) * 2002-12-19 2006-11-09 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 半導体デバイスコーナー部の丸め程度を相異なるものとするトレンチ絶縁構造及びその製造方法
KR100652359B1 (ko) * 2000-08-18 2006-11-30 삼성전자주식회사 금속 실리사이드막의 프로파일이 개선된 반도체 소자의제조방법
KR100967673B1 (ko) 2003-06-30 2010-07-08 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
CN109216257A (zh) * 2017-07-03 2019-01-15 无锡华润上华科技有限公司 Ldmos的隔离结构的制造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087243A (en) * 1997-10-21 2000-07-11 Advanced Micro Devices, Inc. Method of forming trench isolation with high integrity, ultra thin gate oxide
KR100248888B1 (ko) * 1998-01-07 2000-03-15 윤종용 트랜치 격리의 형성 방법
KR19990065100A (ko) * 1998-01-07 1999-08-05 윤종용 반도체 장치의 소자 분리막 형성방법
JPH11204788A (ja) 1998-01-19 1999-07-30 Toshiba Corp 半導体装置およびその製造方法
KR100275908B1 (ko) * 1998-03-02 2000-12-15 윤종용 집적 회로에 트렌치 아이솔레이션을 형성하는방법
KR100317434B1 (ko) * 1998-03-12 2001-12-22 아끼구사 나오유끼 반도체 장치와 그 제조 방법
KR100280107B1 (ko) 1998-05-07 2001-03-02 윤종용 트렌치 격리 형성 방법
KR100505604B1 (ko) * 1998-05-28 2005-09-26 삼성전자주식회사 트렌치 소자분리 방법
KR100292616B1 (ko) 1998-10-09 2001-07-12 윤종용 트렌치격리의제조방법
US6239002B1 (en) * 1998-10-19 2001-05-29 Taiwan Semiconductor Manufacturing Company Thermal oxidizing method for forming with attenuated surface sensitivity ozone-teos silicon oxide dielectric layer upon a thermally oxidized silicon substrate layer
KR100322531B1 (ko) 1999-01-11 2002-03-18 윤종용 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
US6576949B1 (en) 1999-08-30 2003-06-10 Advanced Micro Devices, Inc. Integrated circuit having optimized gate coupling capacitance
US6682978B1 (en) 1999-08-30 2004-01-27 Advanced Micro Devices, Inc. Integrated circuit having increased gate coupling capacitance
KR100338767B1 (ko) 1999-10-12 2002-05-30 윤종용 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법
KR100378322B1 (ko) * 1999-12-31 2003-03-29 종근당바이오 주식회사 암세포 특이성 유전자 발현시스템
TW439194B (en) * 2000-01-24 2001-06-07 United Microelectronics Corp Manufacturing method of shallow trench isolation region
US6232635B1 (en) 2000-04-06 2001-05-15 Advanced Micro Devices, Inc. Method to fabricate a high coupling flash cell with less silicide seam problem
US6610580B1 (en) * 2000-05-02 2003-08-26 Advanced Micro Devices, Inc. Flash memory array and a method and system of fabrication thereof
GB0015371D0 (en) * 2000-06-23 2000-08-16 Novartis Res Found Tumour-cell specific gene expression and its use in cancer therapy
KR100376875B1 (ko) * 2000-06-30 2003-03-19 주식회사 하이닉스반도체 반도체 장치의 소자 분리막 형성방법
KR100379612B1 (ko) * 2000-11-30 2003-04-08 삼성전자주식회사 도전층을 채운 트렌치 소자 분리형 반도체 장치 및 그형성 방법
US20040065937A1 (en) * 2002-10-07 2004-04-08 Chia-Shun Hsiao Floating gate memory structures and fabrication methods
KR100826790B1 (ko) * 2002-12-05 2008-04-30 동부일렉트로닉스 주식회사 반도체 소자의 트렌치 제조 방법
US6917093B2 (en) * 2003-09-19 2005-07-12 Texas Instruments Incorporated Method to form shallow trench isolation with rounded upper corner for advanced semiconductor circuits
KR100523648B1 (ko) * 2003-12-31 2005-10-24 동부아남반도체 주식회사 반도체소자의 소자 분리 방법
KR100588643B1 (ko) 2004-12-24 2006-06-12 동부일렉트로닉스 주식회사 셀로우 트렌치 소자 분리막 제조 방법
US7223698B1 (en) * 2005-02-10 2007-05-29 Advanced Micro Devices, Inc. Method of forming a semiconductor arrangement with reduced field-to active step height
JP2011134837A (ja) * 2009-12-24 2011-07-07 Sanyo Electric Co Ltd 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2566179B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement
TW286435B (ja) * 1994-07-27 1996-09-21 Siemens Ag
US5679599A (en) * 1995-06-22 1997-10-21 Advanced Micro Devices, Inc. Isolation using self-aligned trench formation and conventional LOCOS

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113933A (ja) * 1997-04-14 1999-01-06 Vlsi Technol Inc シャロートレンチアイソレーション法で、シリコンの角部を丸める方法
KR100451494B1 (ko) * 1998-10-29 2004-12-03 주식회사 하이닉스반도체 반도체소자의소자분리막형성방법
KR20000073736A (ko) * 1999-05-13 2000-12-05 황인길 반도체 소자에서 트렌치에 의한 소자분리방법
KR100652359B1 (ko) * 2000-08-18 2006-11-30 삼성전자주식회사 금속 실리사이드막의 프로파일이 개선된 반도체 소자의제조방법
KR20020056664A (ko) * 2000-12-29 2002-07-10 박종섭 반도체소자의 소자분리막 형성방법
JP2006525652A (ja) * 2002-12-19 2006-11-09 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 半導体デバイスコーナー部の丸め程度を相異なるものとするトレンチ絶縁構造及びその製造方法
KR100967673B1 (ko) 2003-06-30 2010-07-08 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
CN109216257A (zh) * 2017-07-03 2019-01-15 无锡华润上华科技有限公司 Ldmos的隔离结构的制造方法
CN109216257B (zh) * 2017-07-03 2020-12-15 无锡华润上华科技有限公司 Ldmos的隔离结构的制造方法
US11127840B2 (en) 2017-07-03 2021-09-21 Csmc Technologies Fab2 Co., Ltd. Method for manufacturing isolation structure for LDMOS

Also Published As

Publication number Publication date
US5885883A (en) 1999-03-23
KR970072297A (ko) 1997-11-07
KR100195208B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
JPH104136A (ja) 半導体装置の素子分離膜の形成方法
US6331469B1 (en) Trench isolation structure, semiconductor device having the same, and trench isolation method
US20040021197A1 (en) Integrated circuits having adjacent P-type doped regions having shallow trench isolation structures without liner layers therein therebetween
US20020137279A1 (en) Semiconductor device having trench isolation
KR19990023196A (ko) 트렌치 절연 구조 형성 방법과 반도체 디바이스 및 그의 제조방법
JPH09321132A (ja) 半導体装置のトレンチ素子分離方法
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
JPH08293541A (ja) 半導体装置の素子分離方法
US20020048897A1 (en) Method of forming a self-aligned shallow trench isolation
JPH09181170A (ja) 素子分離膜形成方法
KR100407567B1 (ko) 덴트 없는 트렌치 격리 형성 방법
US20050112841A1 (en) Method for isolating semiconductor devices
KR100305026B1 (ko) 반도체소자의 제조방법
US6261966B1 (en) Method for improving trench isolation
KR100471406B1 (ko) 트렌치 소자분리 공정을 이용한 반도체 소자 제조방법
KR100419754B1 (ko) 반도체소자의 소자분리막 형성방법
KR100191713B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR19990003879A (ko) 반도체 장치의 소자 분리막 형성방법
KR20000044560A (ko) 반도체 소자의 트렌치형 소자 분리막 형성방법
KR100200747B1 (ko) 반도체장치의 소자분리방법
KR20010003615A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR19990055791A (ko) 반도체 소자의 소자분리막 제조방법
KR19990057375A (ko) 반도체 소자의 소자분리막 형성방법
KR100209599B1 (ko) 반도체소자의 격리막 형성방법
KR19990048786A (ko) 반도체소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070604