KR100248888B1 - 트랜치 격리의 형성 방법 - Google Patents

트랜치 격리의 형성 방법 Download PDF

Info

Publication number
KR100248888B1
KR100248888B1 KR1019980000192A KR19980000192A KR100248888B1 KR 100248888 B1 KR100248888 B1 KR 100248888B1 KR 1019980000192 A KR1019980000192 A KR 1019980000192A KR 19980000192 A KR19980000192 A KR 19980000192A KR 100248888 B1 KR100248888 B1 KR 100248888B1
Authority
KR
South Korea
Prior art keywords
trench
teos layer
silicon substrate
oxide film
forming
Prior art date
Application number
KR1019980000192A
Other languages
English (en)
Other versions
KR19990065087A (ko
Inventor
조경환
김한성
박찬식
이원순
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980000192A priority Critical patent/KR100248888B1/ko
Priority to JP20453798A priority patent/JP3880207B2/ja
Priority to US09/154,782 priority patent/US6074930A/en
Publication of KR19990065087A publication Critical patent/KR19990065087A/ko
Application granted granted Critical
Publication of KR100248888B1 publication Critical patent/KR100248888B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Abstract

본 발명은 측벽 실리콘 산화막을 안정화시킬 수 있는 트랜치 격리의 형성 방법으로서, 트랜치를 형성한 이후에 트랜치 내측벽에 1차 측벽 산화 공정을 진행하여 측벽 실리콘 산화막을 형성하고, 다음으로 측벽 실리콘 산화막을 PE-TEOS 층으로 덮는 공정이 진행된다. 트랜치의 입구에 근접한 PE-TEOS 층을 아르곤을 이용한 에치-백 공정으로 깎아 트랜치의 입구를 넓게 형성한다. 그리고, 측벽 실리콘 산화막을 안정화시키기 위해서 2차 측벽 산화 공정 또는 열처리 공정을 진행하는 것을 특징으로 하는 트랜치 격리의 형성 방법을 제공한다. 특히, 측벽 산화 공정은 O2가스, O2와 HCl의 혼합 가스 또는 H2와 O2의 반응 가스와 같은 산화제를 이용한 열산화 공정이며, 열처리 공정은 질소 가스를 이용한 열처리 공정인 것을 특징으로 한다.

Description

트랜치 격리의 형성 방법(Method for forming trench isolation)
본 발명은 트랜치 격리의 형성 방법에 관한 것으로, 더욱 상세하게는 트랜치의 내측벽에 형성된 측벽 실리콘 산화막이 트랜치의 내측벽에 안정적으로 결합될 수 있도록 하는 공정 단계를 갖는 트랜치 격리의 형성 방법에 관한 것이다.
계면이 들뜨는 불량을 억제할 수 있는 트랜치 격리(Trench Isolation) 형성 방법에 관한 것이다.
실리콘 기판(Silicon Substrate) 상에 형성된 복수개의 트랜지스터(Transistor), MOS(Metal Oxide Silicon)를 서로 격리시키는 방법으로 종래에는 LOCOS(Local Oxidation of Silicon), SEPOX(Selective polysilicon Oxidation Technology) 방법 등이 있으나, 실리콘 기판 상에 형성된 회로가 고집적화됨에 따라 회로 패턴의 폭이 0.35㎛ 이하에서는 종래의 격리 방법이 적합하기 않다. 따라서, 이와 같은 요구에 따라서 실리콘 기판 상에 3.0㎛보다는 깊으며 1.25㎛ 보다는 폭이 가는 스롯(Slot) 또는 트랜치를 형성할 수 있는 실리콘 식각 기술이 대두되었다. 이와 같은 실리콘 식각 방법을 트랜치 식각 방법(Trench Etching Method)이라 한다.
일반적으로 실리콘 기판 상에 형성된 트랜치는 CMOS(Complementray MOS)와 바이폴라 회로(Bipolar Circuits)를 격리시키는 데 사용하지만, 트랜치의 내측에 수직 캐패시터(Vertical Capacitors) 또는 트랜지스터를 형성할 수도 있다.
이상적인 트랜치 구조는 실리콘 기판의 내부에 안쪽으로 경사진 내측벽과 라운드진 바닥면을 갖는 것이다. 즉, 경사진 내측벽은 에칭 공정 진행 중에 형성된 부증착물(Redeposition)에 의해 형성되며, 등각의 증착 공정 중에 트랜치의 내부에 보이드(Void)가 형성되는 것을 억제하기 위하여 필요하다. 그리고, 라운드진 바닥면은 전기장이 집중되는 것을 방지하기 위하여 필요하다.
이와 같은 트랜치 격리의 형성 공정은 일반적인 CMOS 공정에서 진행할 수 있다. 그리고, 이와 같은 트랜치 격리 구조는 에피택셜 실리콘 기판(Epitaxial Silicon Substrate)과 함께 사용할 수 있다. 트랜치는 에피택셜 층(Epitaxial Layer)을 관통할 수 있는 충분한 깊이로 식각되며, 바이폴라 트랜지스터를 분리시키는데 효과적이다.
종래 기술에 따른 트랜치 격리의 형성 방법(60)을 도 1을 참조하여 설명하면, 먼저 실리콘 기판이 구비된 상태에서, 실리콘 기판의 상부면에 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4) 및 하드 마스크(Hard Mask)를 차례로 형성한다.(61) 여기서, 하드 마스크는 고온 산화(High Temperature Oxidation; HTO)에 의해 형성된 실리콘 산화막이며, 실리콘 기판에 대한 반응성 이온 식각(Reactive Ion Etching) 공정을 진행하는 동안 식각 마스크(Etching Mask)로서 이용된다.
다음으로 트랜치로 형성될 부분의 하드 마스크, 실리콘 질화막, 실리콘 산화막을 제거하여 실리콘 기판의 상부면이 노출되도록 사진 식각(62; Photo Etching) 공정을 진행하게 된다.
다음으로 포토레지스트(Photoresist)를 제거하는 에싱/스트립(Asing/Strip) 공정을 거친 후 하드 마스크와 실리콘 질화막을 마스크로 하여 실리콘 기판을 건식 식각 방법으로 식각하여 길고 가는 홈인 트랜치를 형성하게 된다.(63) 한편, 실리콘 기판의 건식 식각 방법으로는 주로 반응성 이온 식각 방법이 이용되며, 화학적 식각보다는 물리적 식각의 비율이 높다.
트랜치가 형성된 이후에 트랜치의 측벽에 절연층인 측벽 실리콘 산화막을 측벽 산화(64) 공정으로 성장시킨다. 측벽 실리콘 산화막을 성장시키는 이유는 트랜치 식각(3)이후 외부에 노출된 트랜치의 내측벽을 보호하고, 이온 주입 공정시 비결정질 층(Amorphous Layer)으로, 활성(Active)쪽에서 필드(Filed)로의 자동 도핑 장벽(Autodopping Barrier)의 효과를 기대하기 때문이다.
그리고, 트랜치를 절연 물질로 메우기 위하여 2층 이상의 박막을 증착시키는 공정이 진행된다. 즉, PE-TEOS(Plasma Enhanced ―Tetra Ethyl OrthoSilicate) 층을 형성(65)하는 공정이 진행되는데, PE-TEOS 층을 형성하는 공정(65)은 실리콘 기판의 상부면 및 트랜치에 PE-TEOS 층을 증착시키고(65a), 다음으로 PE-TEOS 층을 평탄화(65b)하는 공정을 진행하게 되며, 평탄화(65b) 공정은 아르곤(Ar)을 이용한 에치-백(Etch-Back) 공정으로 진행된다.(65) 여기서, 아르곤을 이용한 에치-백 공정을 진행하는 이유는 PE-TEOS 층을 증착(65a)한 이후에 트랜치의 입구에 근접한 PE-TEOS 층(도 2의 18)을 식각하여 트랜치의 입구를 넓게 형성함으로써, 트랜치 내부를 메우는 공정을 용이하게 실시하기 위해서이다.
한편, 아르곤을 이용한 평탄화(65b) 공정이 진행될 때, 플라즈마의 영향에 의해 PE-TEOS 층에 이물질이 증착되어 불균일하게 되기 때문에, 트랜치를 포함한 실리콘 기판 상에 형성된 PE-TEOS 층에 형성된 이물질을 제거하여 PE-TEOS 층을 균일하게 하며, PE-TEOS 층 상에 형성될 O3TEOS 층과의 양호한 상호 결합력을 확보하기 위하여 NH3플라즈마 처리(66) 공정을 진행하다.
그리고, 트랜치를 포함하는 실리콘 기판 상부면에 O3TEOS 층과 PE-TEOS 층을 차례로 형성시키고(67), 열처리(68; Annealing) 공정을 거치게 되면 트랜치 격리(도 2의 20)의 형성이 완료된다. 여기서, 열처리(68) 공정은 약 1050℃, 질소 가스(N2) 분위기에서 약 60분 정도 진행된다.
이와 같은 트랜치 식각(63) 공정을 이용한 트랜치 격리의 형성 방법(60)은 다음과 같은 문제점을 안고 있다.
첫째, 트랜치의 내측벽을 보호하고, 절연층을 형성하기 위하여 측벽 산화(64) 공정을 진행하지만 트랜치 식각(63) 공정 중에 플라즈마가 트랜치의 내측벽에 영향을 주기 때문에, 트랜치의 내측벽과 트랜치의 내측벽에 형성된 측벽 실리콘 산화막 사이의 결합이 불안정할 수 있다.
둘째, 이와 같이 불안정한 결합을 갖는 측벽 실리콘 산화막이 성장된 부분이 아르곤을 이용한 평탄화 공정(65b) 중에 다시 플라즈마에 의해 영향을 받아 더욱 불안정하게 된다.
셋째, 두께가 얇은 측벽 실리콘 산화막이 형성된 이후에 트랜치를 메우기 위해 진행되는 2회 이상의 박막을 형성하는 과정에서 이온 또는 원자들이 측벽 실리콘 산화막과 트랜치의 내측벽 사이로 확산되어 과포화된 상태로 되거나 열처리(68) 공정에 따른 열 수축(thermal shrink)에 의해 측벽 실리콘 산화막이 트랜치의 내측벽에서 들뜨는 불량이 발생될 수 있다.
즉, 종래 기술에 따른 트랜치 격리의 형성 방법에 따르면 트랜치의 측벽과 측벽 실리콘 산화막의 경계면이 취약하게 되는 불량이 발생될 수 있다. 이와 같은 불량은 디스로케이션(dislocation) 또는 웰 레키지 포인트(well leakage point)로 작용하여 반도체 칩의 정상적인 구동이 불가능하게 할 수 있다.
한편, 트랜치의 내측벽과 측벽 실리콘 산화막의 경계면이 취약하다는 사실은 도 2에 도시된 바와 같이 실리콘 기판(10)에 형성된 트랜치(13)의 단면 구조를 검사하기 위해 수직 주사형 전자현미경(Vertical-Scanning Electro Microscope; V-SEM)으로 촬영한 사진을 살펴보면, 실리콘 기판(10)과 측벽 실리콘 산화막(12a) 사이에 빈 공간(15)이 형성된 것을 확인할 수 있다. 이와 같은 빈 공간(15)은 트랜치(13)의 단면을 보기 위하여 트랜치(13)의 단면을 화학적으로 처리할 때 실리콘 기판(10)과 측벽 실리콘 산화막(12a)의 경계면에 형성된 물질이 식각되어 빈 공간(15)이 형성되는 것으로 파악된다. 즉, 트랜치(13)의 내측벽과 측벽 실리콘 산화막(12a) 사이에 빈 공간(15)이 존재하는 것은, 측벽 실리콘 산화막(12a)과 실리콘보다는 식각율이 높은 이물질이 존재하거나 트랜치(33)의 내측벽과 측벽 실리콘 산화막(12a) 사이가 벌어져 있기 때문인 것으로 파악할 수 있다. 이것은 실리콘 기판(10)과 측벽 실리콘 산화막(12a)의 경계면의 취약성을 나타낸다.
한편, 도 2는 실리콘 기판(10)의 상부의 실리콘 산화막(12), 실리콘 질화막(14), 하드 마스크(16) 및 트랜치(13)가 절연 물질(17)로 덮여 있는 상태를 도시하고 있다. 절연 물질(17)로는 PE-TEOS 층(17c)과, O3TEOS 층(17b) 및 PE-TEOS 층(17a)을 포함한다.
따라서, 본 발명의 목적은 트랜치의 내측벽에 형성된 측벽 실리콘 산화막이 트랜치의 내측벽에 안정적으로 결합될 수 있는 공정 단계를 갖는 트랜치 격리의 형성 방법을 제공하는 데 있다.
도 1은 종래 기술에 따른 트랜치 격리의 형성 방법의 흐름도,
도 2는 도 1의 형성 방법에 의해 형성된 트랜치 격리의 단면도로서, V-SEM을 촬영한 사진을 개략적으로 나타낸 도면,
도 3은 본 발명에 따른 트랜치 격리의 형성 방법의 흐름도,
도 4는 내지 도 12는 본 발명에 따른 트랜치 격리의 형성 방법에 따른 공정 단계를 나타내는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
30 : 실리콘 기판 31 : 포토레지스트
32, 32a : 실리콘 산화막 33 : 트랜치
34 : 실리콘 질화막 36 : 하드 마스크
37 : 절연 물질 37a, 37c : PE-TEOS 층
37b : O3TEOS 층 40 : 트랜치 격리
상기 목적을 달성하기 위하여, 본 발명은 실리콘 기판 상에 트랜치 격리를 형성하는 방법으로서, 실리콘 기판 상부에 실리콘 산화막, 실리콘 질화막, 하드 마스크를 차례로 형성한다. 트랜치로 형성될 실리콘 기판의 상부면이 노출되게 그 실리콘 기판 상부의 실리콘 산화막, 실리콘 질화막 및 하드 마스크를 식각한다. 노출된 실리콘 기판을 식각하여 트랜치를 형성한다. 트랜치의 내측벽에 1차 산화 공정으로 측벽 실리콘 산화막을 형성한다. 트랜치를 포함한 실리콘 기판의 상부에 PE-TEOS 층을 형성한다. 측벽 실리콘 산화막을 안정화시키기 위하여 2차 산화 공정을 진행한다. 트랜치 내부를 O3TEOS 층으로 메우고, O3TEOS 층 상에 PE-TEOS 층을 형성한다. 그리고, 실리콘 기판의 상부를 열처리하는 것을 특징으로 하는 트랜치 격리의 형성 방법을 제공한다. 특히, 본 발명에 따른 산화 공정은 열산화(Thermal Oxidation) 공정으로서, O2가스, O2와 HCl의 혼합 가스 또는 H2와 O2의 반응 가스와 같은 산화제를 이용하여 600℃ 내지 1200℃에서 진행된다.
또한, 본 발명에 따른 트랜치 격리의 형성 방법에 있어서, 2차 측벽 산화 공정 대신에 열처리 공정을 진행하는 것을 특징으로 한다. 열처리 공정은 약 1050℃ 온도의 질소 가스 분위기 속에서 약 60분 정도 진행된다.
그리고, 측벽 실리콘 산화막을 안정시키기 위해 진행되는 공정인 2차 측벽 산화 공정과 열처리 공정을 순차적으로 진행할 수 있으며, 바람직하게는 2차 측벽 산화 공정이후에 열처리 공정을 진행하는 것이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 트랜치 격리의 형성 방법의 흐름도이고, 도 4는 내지 도 12는 본 발명에 따른 트랜치 격리의 형성 방법에 따른 공정 단계를 나타내는 단면도이다.
도 3을 참조하여 본 발명에 따른 트랜치 격리의 형성 방법을 설명하면, 트랜치 격리의 형성 방법(50)은 실리콘 기판 상에 산화막, 질화막, 하드 마스크를 형성(51)하는 공정 단계와, 사진 식각(52)하는 공정 단계와, 트랜치 식각(53)하는 공정 단계와, 1차 측벽 산화(54) 공정을 진행하는 단계와, PE-TEOS 층을 형성하고 PE-TEOS 층을 평탄화(55)하는 공정 단계와, 2차 측벽 산화 공정을 진행하거나 열처리(56)하는 고정 단계와, PE-TEOS 층을 NH3플라즈마 처리(57)하는 공정 단계와, O3TEOS 층과 PE-TEOS 층을 차례로 형성(58)하는 공정 단계 및 열처리(59) 공정 단계를 포함한다.
여기서, 도 3의 트랜치 격리의 형성 방법(50)에 따른 각각의 공정 단계를 도 4 내지 도 12에 도시된 실리콘 기판의 단면도를 참조하여 설명하겠다.
(a) 도 3 및 도 4를 참조하여 실리콘 기판(30) 상에 산화막(32), 질화막(34), 하드 마스크(36)를 형성(51)하는 공정 단계를 설명하면, 실리콘 기판(30)이 구비된 상태에서 실리콘 기판(30)의 상부면에 실리콘 산화막(32), 실리콘 질화막(34) 및 하드 마스크(36)를 차례로 형성한다. 여기서, 실리콘 산화막(32)과, 실리콘 질화막(34)은 화학적 기상 증착(Chemical Vapor Deposition; CVD) 공정에 의해 형성된다. 그리고, 하드 마스크(36)는 고온 산화에 의해 성장된 실리콘 산화막이며 실리콘 기판(30)의 반응성 이온 식각을 진행하는 동안 식각 마스크로서 이용된다.
(b) 다음으로 도 3과, 도 5 내지 도 7을 참조하여 사진 식각(52) 공정 단계를 설명하면, 사진 식각(52) 공정은 트랜치(도8의 33)로 형성될 부분의 하드 마스크(36), 실리콘 질화막(34) 및 실리콘 산화막(32)을 제거하여 실리콘 기판(30)의 상부면이 노출되도록 하는 공정이다.
도 5를 참조하면, 실리콘 기판(30)의 하드 마스크(36) 상에 마스크 패턴을 형성하기 위하여 포토레지스트(31)가 도포되며, 트랜치로 형성될 부분의 포토레지스트(31)를 현상하여 하드 마스크(36)의 상부면이 노출될 수 있는 홈(31a)을 형성한다.
다음으로 도 6을 참조하면, 포토레지스트(31)를 마스크로 하여 포토레지스트의 홈(31a)을 통하여 실리콘 기판(30)의 상부면까지 하드 마스크(36), 실리콘 질화막(34) 및 실리콘 산화막(32)을 차례로 건식 식각(Dry Etching)하게 된다. 도면 부호 39는 실리콘 기판(30)의 상부면이 노출된 홈을 가리킨다.
다음으로 도 7을 참조하면, 실리콘 기판(30)의 상부면까지 식각한 이후에 포토레지스트(도 6의 31)를 제거하는 에싱/스트립 공정이 진행된다.
(c) 다음으로 도 3 및 도 8을 참조하여 트랜치 식각(53) 공정 단계를 설명하면, 트랜치 식각(53) 공정은 사진 식각(52) 공정 이후에 실리콘 기판(30) 상에 트랜치(33)를 형성하기 위해 진행되는 식각 공정이다. 즉, 포토레지스트를 제거하는 에싱/스트립 공정을 거친 후 하드 마스크(36)와 실리콘 질화막(34)을 마스크로 하여 노출된 실리콘 기판(30)을 건식 식각하여 길고 가는 홈인 트랜치(33)를 형성하게 된다. 실리콘 기판(30)의 건식 식각 방법으로는 주로 반응성 이온 식각 방법이 이용되며, 화학적 식각보다는 물리적 식각의 비율이 높다. 본 발명에 따라 형성된 트랜치의 깊이는 약 0.8㎛이다.
(d) 다음으로 도 3 및 도 9를 참조하여 1차 측벽 산화(54) 공정 단계를 설명하면, 1차 측벽 산화(54) 공정은 트랜치(33)의 내측벽에 절연층인 측벽 실리콘 산화막(32a)을 성장시키는 공정이다. 1차 측벽 산화(54) 공정은 열산화 공정으로―600℃ 내지 1200℃ 사이의 온도에서 O2또는 H20, HCl 등의 산화제를 사용한 산화 방법을 이용하여―실리콘 기판(10)과 접하는 경계면에 측벽 실리콘 산화막(32a)을 성장시킨다. 좀더 상세히 설명하면, 열산화 공정은 600℃ 내지 1200℃ 사이의 온도의 반응실에 실리콘 기판(10)을 집어넣은 상태에서 O2가스, O2와 HCl의 혼합 가스 또는 H2와 O2의 반응 가스를 불어넣어 측벽 실리콘 산화막(32a)을 성장시키게 된다. 이때, 측벽 실리콘 산화막(32a)의 형성 구조는 산화제가 확산이나 안쪽으로의 운동에 의해 측벽 실리콘 산화막(32a)과 실리콘 기판(30)의 경계면으로 들어가서 산화가 일어나며, 측벽 실리콘 산화막(32a)의 45%가 원래 실리콘 기판(30)을 잠식한 부분이며, 이러한 수치는 실리콘과 측벽 실리콘 산화막의 밀도 차이의 결과이다. 물론, 측벽 실리콘 산화막(32a)은 실리콘 기판에 형성된 트랜치(33)의 내측벽에 형성되며, 실리콘 기판(30) 상부면의 실리콘 산화막(32)과 연결된다.
이와 같이 측벽 실리콘 산화막(32a)이 트랜치(33)의 내측벽에 형성된 이후에 트랜치(33) 내부를 복수의 절연 물질(도 12의 37)로 메우는 공정이 진행된다.
(e) 먼저, 도 3 과, 도 10 및 도 11을 참조하여 PE-TEOS 층을 형성(55)하는 공정 단계를 설명하면, PE-TEOS 층(37a)을 증착(55a)하는 공정과, PE-TEOS 층(37a)을 평탄화(55b)하는 공정을 포함한다.
(e1) 먼저 도 3 및 도 10을 참조하면, 트랜치(33)의 내측벽에 측벽 실리콘 산화막(32a)이 형성된 이후에 측벽 실리콘 산화막(32a)의 상부면을 포함한 실리콘 기판(30) 상에 PE-TEOS 층(37a)을 증착(55a)하는 공정이 진행된다. 여기서, PE-TEOS 층(37a)은 상압 화학적 기상 증착(Atmospheric CVD) 공정으로 형성된다.
(e2) 다음으로 도 3 및 도 11을 참조하면, 트랜치(33)의 입구에 근접한 PE-TEOS 층(37a)을 식각하여 트랜치(33)의 입구를 넓게 형성하는 평탄화(55b) 공정이 진행된다. 여기서, 평탄화(55b) 공정으로는 아르곤을 이용한 에치-백 공정이 진행된다. 한편, 도면 부호 38은 트랜치(33) 입구 주위의 PE-TEOS 층(37a)이 깎인 상태를 도시하고 있다.
(f) 다음 공정으로 종래에는 NH3플라즈마 처리 공정 단계를 진행하였지만, 본 발명에서는 측벽 실리콘 산화막과 트랜치의 내측벽 사이의 결합을 안정화하기 위한 2차 측벽 산화 또는 열처리(56) 공정 단계가 진행된다.
즉, 아르곤을 이용한 에치-백 공정과 같은 평탄화(55b) 공정을 진행할 때, 플라즈마의 영향에 의해 측벽 실리콘 산화막(32a)과 트랜치(33)의 내측벽 사이의 결합이 불안정하게 되기 때문에 본 발명에서는 측벽 실리콘 산화막(32a)과 트랜치(33)의 내측벽 사이의 결합을 안정화시키기 위해서 2차 측벽 산화 또는 열처리(56) 공정을 진행하게 된다. 여기서, 2차 측벽 산화 공정은 전술된 1차 측벽 산화(54) 공정과 동일한 공정 조건의 열산화 공정이 진행되며, 열처리 공정은 600℃ 내지 1200℃의 온도, 질소 가스 분위기 속에서 약 60분 정도 진행된다.
한편, 2차 측벽 산화 공정과 열처리 공정(56) 중에서 어느 한 공정만을 택일적으로 진행할 수도 있고, 두 공정 모두를 진행할 수도 있다. 그리고, 두 공정 모두를 진행할 경우에는 제 2 측벽 산화 공정을 진행한 이후에 열처리 공정을 진행하는 것이 바람직하다.
다음으로 NH3플라즈마 처리(57) 공정이 진행된다. 즉, 아르곤을 이용한 평탄화(55b) 공정이 진행될 때, 플라즈마의 영향에 의해 PE-TEOS 층(37a)에 이물질이 증착되어 불균일하게 된다. 따라서, 트랜치(33)를 포함한 실리콘 기판(30) 상에 형성된 PE-TEOS 층(37a)에 증착된 이물질을 제거하여 PE-TEOS 층(37a)을 균일하게 하며, PE-TEOS 층(37a) 상에 형성될 O3TEOS 층(도 12의 37b)과의 양호한 상호 결합력을 확보하기 위하여 NH3플라즈마 처리(66) 공정을 진행하다.
한편, NH3플라즈마 처리(66) 공정이 완료된 이후의 트랜치(33)를 포함하는 하드 마스크(36) 상에 형성된 PE-TEOS 층(37a)은 1000Å 내지 5000Å 정도의 두께를 갖는다.
(g) 다음으로 도 13을 참조하여 트랜치(33) 내부를 메우기 위해 O3TEOS 층(37b)과, PE-TEOS 층(37c)을 형성(58)하는 공정 단계를 설명하면, 실리콘 기판(30) 상에 형성된 PE-TEOS 층(37a)에 O3TEOS 층(37b)을 형성하여 트랜치(33)를 메우게 된다. 다음으로, O3TEOS 층(37b)의 상부에 PE-TEOS 층(37c)을 형성하게 된다. 여기서, O3TEOS 층(37b)과 PE-TEOS 층(37c)을 형성(58)하는 공정은 상압 화학적 기상 증착 공정으로 형성된다. 그리고, O3TEOS 층(37b)과 PE-TEOS 층(37c)은 PE-TEOS층(37a) 상부에 각각 3000Å 내지 7000Å 두께로 형성된다.
(h) 마지막으로, 열처리(59) 공정을 진행함으로써 트랜치 격리(40)의 형성 공정은 완료된다. 여기서, 열처리(59) 공정은 약 1050℃, 질소 가스 분위기에서 약 60분 정도 진행된다.
이와 같은 트랜치 격리(40)를 형성한 이후에 반도체 제조에 필요한 다른 공정을 진행하게 된다.
한편, 도 12는 실리콘 기판(30)에 형성된 트랜치(33)의 단면 구조를 검사하기 위해서 V-SEM으로 촬영한 것을 개략적으로 나타낸 도면으로서, 트랜치(33)의 내측벽과 측벽 실리콘 산화막(32a) 사이에 도 2와 같은 빈 공간이 형성되지 않았음을 확인할 수 있다. 그리고, 도 12는 실리콘 기판(30)의 상부의 실리콘 산화막(32), 실리콘 질화막(34), 하드 마스크(36) 및 트랜치(33)를 덮고 있는 PE-TEOS 층(37a)과, O3TEOS(37b) 층 및 PE-TEOS 층(37c)이 형성된 트랜치 격리(40)를 도시하고 있다.
따라서, 본 발명은 측벽 실리콘 산화막이 1차 측벽 산화 공정에 의해 형성된 이후에 PE-TEOS 층을 평탄화 공정에 의해 트랜치의 내측벽과 측벽 실리콘 산화막 사이의 불안전한 결합을 강화시키기 위해서 PE-TEOS 층 상에 2차 측벽 산화 공정 또는 열처리 공정을 진행하기 때문에, 종래에 문제시 되었던 트랜치 내측벽에서 측벽 실리콘 산화막이 들뜨는 불량을 억제할 수 있다.

Claims (28)

  1. 실리콘 기판 상에 트랜치 격리를 형성하는 방법으로서,
    (a) 상기 실리콘 기판 상부에 실리콘 산화막, 실리콘 질화막, 하드 마스크를 차례로 형성하는 단계와;
    (b) 트랜치로 형성될 상기 실리콘 기판의 상부면이 노출되게 그 실리콘 기판 상부의 상기 실리콘 산화막, 실리콘 질화막 및 하드 마스크를 식각하는 단계와;
    (c) 상기 노출된 실리콘 기판을 식각하여 트랜치를 형성하는 단계와;
    (d) 상기 트랜치의 내측벽에 1차 산화 공정으로 측벽 실리콘 산화막을 형성하는 단계와;
    (e) 상기 트랜치를 포함한 실리콘 기판의 상부에 PE-TEOS 층을 형성하는 단계와;
    (f) 상기 측벽 실리콘 산화막을 안정화시키기 위하여 2차 산화 공정을 진행하는 단계와;
    (g) 상기 트랜치 내부를 O3TEOS 층으로 메우고, 상기 O3TEOS 층 상에 PE-TEOS 층을 형성하는 단계; 및
    (h) 상기 실리콘 기판의 상부를 열처리하는 단계;를 포함하는 것을 특징으로 하는 트랜치 격리의 형성 방법.
  2. 제 1항에 있어서, 상기 1차 산화 공정과 2차 산화 공정은 열산화 공정인 것을 특징으로 하는 트랜치 격리의 형성 방법.
  3. 제 2항에 있어서, 상기 열산화 공정은 600℃ 내지 1200℃ 사이의 온도에서 진행되는 것을 특징으로 하는 트랜치 격리의 형성 방법.
  4. 제 2항 또는 제 3항에 있어서, 상기 열산화 공정은 O2가스, O2와 HCl의 혼합 가스 또는 H2와 O2의 반응 가스와 같은 산화제를 사용하는 것을 특징으로 하는 트랜치 격리의 형성 방법.
  5. 제 1항에 있어서, 상기 (f) 단계 이후에 상기 측벽 실리콘 산화막을 안정화시키기 위한 열처리 단계를 더 포함하는 것을 특징으로 하는 트랜치 격리의 형성 방법.
  6. 제 5항에 있어서, 상기 열처리 단계는 600℃ 내지 1200℃의 온도와, 질소 가스 분위기에서 약 60분 정도 진행되는 것을 특징으로 하는 트랜치 격리의 형성 방법.
  7. 제 1항에 있어서, 상기 (c) 단계의 상기 트랜치를 형성하는 단계는 반응성 이온 식각 단계인 것을 특징으로 하는 트랜치 격리의 형성 방법.
  8. 제 1 또는 제 7항에 있어서, 상기 (c) 단계에서 적어도 0.5㎛ 이상의 깊이를 갖는 트랜치를 형성하는 것을 특징으로 하는 트랜치 격리의 형성 방법.
  9. 제 1항에 있어서, 상기 (e) 단계는,
    (e1) 상기 트랜치를 포함한 실리콘 기판의 상부에 PE-TEOS 층을 증착하는 단계와;
    (e2) 상기 트랜치의 입구를 넓게하기 위하여 상기 트랜치 입구에 근접한 PE-TEOS 층을 평탄화하는 단계;를 포함하는 것을 특징으로 하는 트랜치 격리의 형성 방법.
  10. 제 9항에 있어서, 상기 (e1) 단계의 PE-TEOS 층을 증착하는 단계는 상압 화학적 기상 증착 단계인 것을 특징으로 하는 트랜치 격리의 형성 방법.
  11. 제 9항에 있어서, 상기 (e2) 단계의 평탄화하는 단계는 아르곤 에치-백 공정 단계인 것을 특징으로 하는 트랜치 격리의 형성 방법.
  12. 제 11항에 있어서, 상기 아르곤 에치-백 공정에 따른 상기 PE-TEOS 층 표면에 형성된 이물질을 제거하여 상기 (g) 단계에서 형성되는 O3TEOS 층과의 양호한 상호 결합력을 유지하기 위하여 상기 PE-TEOS 층의 표면을 NH3플라즈마 처리하는 단계를 더 구비하는 것을 특징으로 하는 트랜치 격리의 형성 방법.
  13. 제 1항에 있어서, 상기 (g) 단계의 O3TEOS 층과 PE-TEOS 층을 형성하는 단계는 상압 화학적 기상 증착 단계인 것을 특징으로 하는 트랜치 격리의 형성 방법.
  14. 제 1항에 있어서, 상기 (h) 단계의 열처리 단계는 약 1050℃의 온도에서, 질소 가스 분위기에서 약 60분 정도 진행되는 것을 특징으로 하는 트랜치 격리의 형성 방법.
  15. 실리콘 기판 상에 트랜치 격리를 형성하는 방법으로서,
    (a) 상기 실리콘 기판 상부에 실리콘 산화막, 실리콘 질화막, 하드 마스크를 차례로 형성하는 단계와;
    (b) 트랜치로 형성될 상기 실리콘 기판의 상부면이 노출되게 그 실리콘 기판 상부의 상기 실리콘 산화막, 실리콘 질화막 및 하드 마스크를 식각하는 단계와;
    (c) 상기 노출된 실리콘 기판을 식각하여 트랜치를 형성하는 단계와;
    (d) 상기 트랜치의 내측벽에 1차 산화 공정으로 측벽 실리콘 산화막을 형성하는 단계와;
    (e) 상기 트랜치를 포함한 실리콘 기판의 상부에 PE-TEOS 층을 형성하는 단계와;
    (f) 상기 측벽 실리콘 산화막을 안정화시키기 위하여 열처리하는 단계와;
    (g) 상기 트랜치 내부를 O3TEOS 층으로 메우고, 상기 O3TEOS 층 상에 PE-TEOS 층을 형성하는 단계; 및
    (h) 상기 실리콘 기판의 상부를 열처리하는 단계;를 포함하는 것을 특징으로 하는 트랜치 격리의 형성 방법.
  16. 제 15항에 있어서, 상기 (f) 단계의 열처리하는 단계는 600∼1200℃, 질소 가스 분위기에서 진행되는 것을 특징으로 하는 트랜치 격리의 형성 방법.
  17. 제 15항에 있어서, 상기 (f) 단계 이후에 상기 측벽 실리콘 산화막을 안정화시키기 위하여 2차 산화 단계를 더 포함하는 것을 특징으로 하는 트랜치 격리의 형성 방법.
  18. 제 15항 또는 제 17항에 있어서, 상기 산화 공정은 열산화 공정인 것을 특징으로 하는 트랜치 격리의 형성 방법.
  19. 제 18항에 있어서, 상기 열산화 공정은 600℃ 내지 1200℃ 사이의 온도에서 진행되는 것을 특징으로 하는 트랜치 격리의 형성 방법.
  20. 제 19항에 있어서, 상기 열산화 공정은 O2가스, O2와 HCl의 혼합 가스 또는 H2와 O2의 반응 가스와 같은 산화제를 사용하는 것을 특징으로 하는 트랜치 격리의 형성 방법.
  21. 제 15항에 있어서, 상기 (c) 단계의 상기 트랜치를 형성하는 단계는 반응성 이온 식각 단계인 것을 특징으로 하는 트랜치 격리의 형성 방법.
  22. 제 15 또는 제 21항에 있어서, 상기 (c) 단계에서 적어도 0.5㎛ 이상의 깊이를 갖는 트랜치를 형성하는 것을 특징으로 하는 트랜치 격리의 형성 방법.
  23. 제 15항에 있어서, 상기 (e) 단계는,
    (e1) 상기 트랜치를 포함한 실리콘 기판의 상부에 PE-TEOS 층을 증착하는 단계와;
    (e2) 상기 트랜치의 입구를 넓게하기 위하여 상기 트랜치 입구에 근접한 PE-TEOS 층을 평탄화하는 단계;를 포함하는 것을 특징으로 하는 트랜치 격리의 형성 방법.
  24. 제 23항에 있어서, 상기 (e1) 단계의 PE-TEOS 층을 증착하는 단계는 상압 화학적 기상 증착 단계인 것을 특징으로 하는 트랜치 격리의 형성 방법.
  25. 제 23항에 있어서, 상기 (e2) 단계의 평탄화하는 단계는 아르곤 에치-백 공정 단계인 것을 특징으로 하는 트랜치 격리의 형성 방법.
  26. 제 25항에 있어서, 상기 아르곤 에치-백 공정에 따른 상기 PE-TEOS 층 표면에 형성된 이물질을 제거하여 상기 (g) 단계에서 형성되는 O3TEOS 층과의 양호한 상호 결합력을 유지하기 위하여 상기 PE-TEOS 층의 표면을 NH3플라즈마 처리하는 단계를 더 구비하는 것을 특징으로 하는 트랜치 격리의 형성 방법.
  27. 제 15항에 있어서, 상기 (g) 단계의 O3TEOS 층과 PE-TEOS 층을 형성하는 단계는 상압 화학적 기상 증착 단계인 것을 특징으로 하는 트랜치 격리의 형성 방법.
  28. 제 15항에 있어서, 상기 (h) 단계의 열처리 단계는 약 1050℃의 온도에서, 질소 가스 분위기에서 약 60분 정도 진행되는 것을 특징으로 하는 트랜치 격리의 형성 방법.
KR1019980000192A 1998-01-07 1998-01-07 트랜치 격리의 형성 방법 KR100248888B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980000192A KR100248888B1 (ko) 1998-01-07 1998-01-07 트랜치 격리의 형성 방법
JP20453798A JP3880207B2 (ja) 1998-01-07 1998-07-21 トレンチ隔離の形成方法
US09/154,782 US6074930A (en) 1998-01-07 1998-09-17 Method for forming a trench isolation structure comprising an interface treatment for trench liner and a subsequent annealing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980000192A KR100248888B1 (ko) 1998-01-07 1998-01-07 트랜치 격리의 형성 방법

Publications (2)

Publication Number Publication Date
KR19990065087A KR19990065087A (ko) 1999-08-05
KR100248888B1 true KR100248888B1 (ko) 2000-03-15

Family

ID=19531070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980000192A KR100248888B1 (ko) 1998-01-07 1998-01-07 트랜치 격리의 형성 방법

Country Status (3)

Country Link
US (1) US6074930A (ko)
JP (1) JP3880207B2 (ko)
KR (1) KR100248888B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3691963B2 (ja) * 1998-05-28 2005-09-07 株式会社東芝 半導体装置及びその製造方法
GB9915589D0 (en) * 1999-07-02 1999-09-01 Smithkline Beecham Plc Novel compounds
KR100327604B1 (ko) * 1999-09-22 2002-03-07 윤종용 트렌치 격리영역 형성방법
KR100355608B1 (ko) * 1999-12-30 2002-10-12 주식회사 하이닉스반도체 반도체장치의 소자분리막 형성방법
KR100363699B1 (ko) * 1999-12-31 2002-12-05 주식회사 하이닉스반도체 반도체장치의 제조방법
US6867143B1 (en) * 2000-06-22 2005-03-15 International Business Machines Corporation Method for etching a semiconductor substrate using germanium hard mask
KR100418475B1 (ko) * 2001-11-28 2004-02-11 동부전자 주식회사 반도체소자의 샐로우 트렌치 아이솔레이션 방법
DE10163346A1 (de) 2001-12-21 2003-07-10 Infineon Technologies Ag Resistloses Lithographieverfahren zur Herstellung feiner Strukturen
US7648886B2 (en) * 2003-01-14 2010-01-19 Globalfoundries Inc. Shallow trench isolation process
US7238588B2 (en) * 2003-01-14 2007-07-03 Advanced Micro Devices, Inc. Silicon buffered shallow trench isolation
US6962857B1 (en) 2003-02-05 2005-11-08 Advanced Micro Devices, Inc. Shallow trench isolation process using oxide deposition and anneal
US7422961B2 (en) * 2003-03-14 2008-09-09 Advanced Micro Devices, Inc. Method of forming isolation regions for integrated circuits
US6673696B1 (en) * 2003-01-14 2004-01-06 Advanced Micro Devices, Inc. Post trench fill oxidation process for strained silicon processes
US6921709B1 (en) 2003-07-15 2005-07-26 Advanced Micro Devices, Inc. Front side seal to prevent germanium outgassing
US7462549B2 (en) * 2004-01-12 2008-12-09 Advanced Micro Devices, Inc. Shallow trench isolation process and structure with minimized strained silicon consumption
US7132054B1 (en) * 2004-09-08 2006-11-07 Sandia Corporation Method to fabricate hollow microneedle arrays
US20060234467A1 (en) * 2005-04-15 2006-10-19 Van Gompel Toni D Method of forming trench isolation in a semiconductor device
US20090085169A1 (en) * 2007-09-28 2009-04-02 Willy Rachmady Method of achieving atomically smooth sidewalls in deep trenches, and high aspect ratio silicon structure containing atomically smooth sidewalls
CN103137540B (zh) * 2011-11-29 2015-02-04 上海华虹宏力半导体制造有限公司 Rfldmos的厚隔离介质层结构的制造方法
CN102522363A (zh) * 2011-12-22 2012-06-27 上海华虹Nec电子有限公司 深槽隔离结构的制造方法
KR101917392B1 (ko) * 2012-04-19 2018-11-09 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
CN103035514B (zh) * 2012-05-16 2015-04-08 上海华虹宏力半导体制造有限公司 Rfldmos中形成厚氧化硅隔离层的制造方法
US9437472B2 (en) * 2014-02-27 2016-09-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor line feature and manufacturing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
US5679599A (en) * 1995-06-22 1997-10-21 Advanced Micro Devices, Inc. Isolation using self-aligned trench formation and conventional LOCOS
KR100195208B1 (ko) * 1996-04-15 1999-06-15 윤종용 반도체 장치의 소자분리막 형성 방법
US5702977A (en) * 1997-03-03 1997-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation method employing self-aligned and planarized trench fill dielectric layer
US5869384A (en) * 1997-03-17 1999-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Trench filling method employing silicon liner layer and gap filling silicon oxide trench fill layer
US5726090A (en) * 1997-05-01 1998-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Gap-filling of O3 -TEOS for shallow trench isolation

Also Published As

Publication number Publication date
KR19990065087A (ko) 1999-08-05
JPH11204633A (ja) 1999-07-30
JP3880207B2 (ja) 2007-02-14
US6074930A (en) 2000-06-13

Similar Documents

Publication Publication Date Title
KR100248888B1 (ko) 트랜치 격리의 형성 방법
US6326282B1 (en) Method of forming trench isolation in a semiconductor device and structure formed thereby
US6140242A (en) Method of forming an isolation trench in a semiconductor device including annealing at an increased temperature
US20010036705A1 (en) Semiconductor device and method of manufacturing the device
US6750116B1 (en) Method for fabricating asymmetric inner structure in contacts or trenches
US6544861B2 (en) Method for forming isolation trench
KR20010024284A (ko) 실리콘 기판내에 트렌치 구조물을 형성하기 위한 방법
US6828208B2 (en) Method of fabricating shallow trench isolation structure
KR100319186B1 (ko) 트렌치 격리의 제조 방법
KR100510994B1 (ko) 복합 반도체소자의 소자분리막 형성방법
KR100392894B1 (ko) 반도체 소자의 트렌치 형성 방법
KR100327604B1 (ko) 트렌치 격리영역 형성방법
KR100268907B1 (ko) 반도체소자의격리막및이의형성방법
KR100979230B1 (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR100419754B1 (ko) 반도체소자의 소자분리막 형성방법
KR100905997B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100500943B1 (ko) 선택적 실리콘 리세스로 모우트를 방지한 반도체 소자의제조방법
KR20000015466A (ko) 트렌치 격리의 제조 방법
KR19990038360A (ko) 트랜치 격리 형성 방법
KR20030052663A (ko) 반도체소자의 분리 방법
KR100532756B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20040006322A (ko) 반도체 소자의 소자분리막 형성방법
KR100924544B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100344771B1 (ko) 반도체장치의 소자격리방법
KR20080025859A (ko) 반도체 장치의 패턴 매립 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081201

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee