KR100532756B1 - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

반도체 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR100532756B1
KR100532756B1 KR10-2003-0092151A KR20030092151A KR100532756B1 KR 100532756 B1 KR100532756 B1 KR 100532756B1 KR 20030092151 A KR20030092151 A KR 20030092151A KR 100532756 B1 KR100532756 B1 KR 100532756B1
Authority
KR
South Korea
Prior art keywords
trench
device isolation
semiconductor substrate
forming
isolation layer
Prior art date
Application number
KR10-2003-0092151A
Other languages
English (en)
Other versions
KR20050060516A (ko
Inventor
김성래
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0092151A priority Critical patent/KR100532756B1/ko
Publication of KR20050060516A publication Critical patent/KR20050060516A/ko
Application granted granted Critical
Publication of KR100532756B1 publication Critical patent/KR100532756B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 반도체 기판 위에 트렌치 형성을 위한 모트 패턴을 형성하는 단계와, 모트 패턴을 통해 반도체 기판을 일정 깊이 식각하여 트렌치를 형성하는 단계와, 반도체 기판을 열산화하여 트렌치 내벽에 라이너 산화막을 형성하는 단계와, 복수의 인젝터를 구비한 증착 장비에서 첫 번째 인젝터에 의한 공정시에 산소가스와 오존가스를 공급해 반도체 기판을 오존 처리하여 산소 라디칼 이온을 증가시키는 단계와, 증착 장비에서 나머지 인젝터에 의한 공정시에 반응가스와 제어가스를 공급하여 트렌치를 포함한 구조물 전면에 절연 물질을 증착하여 소자 분리막을 형성하는 단계를 포함하며, 트렌치에 산화 물질을 갭필하기 전에 오존 처리를 수행하여 트렌치 표면에 산소 라디칼 이온을 증가시킴으로써 갭필 성능의 향상으로 인하여 소자의 전기적 특성이 향상되는 이점이 있다.

Description

반도체 소자의 소자 분리막 형성 방법{METHOD FOR FORMING DEVICE ISOLATION LAYER OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 더욱 상세하게는 트렌치에 산화 물질을 갭필(Gap-Fill)하기 전에 오존(O3) 처리를 수행하여 트렌치 표면에 산소 라디칼(Radical) 이온을 증가시킴으로써 갭필 성능이 향상되도록 한 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
주지와 같이, 반도체 소자에는 트랜지스터(transistor), 캐패시터(capacitor) 등의 단위 소자로 된 셀들이 반도체 소자의 용량에 따라 한정된 면적내에 다수개가 집적되는데, 이러한 셀들은 서로 독립적인 동작 특성을 위하여 전기적인 격리가 필요하다.
따라서, 이러한 셀들간의 전기적인 격리를 위한 방편으로서, 실리콘 기판을 리세스(recess)하고 필드 산화막을 성장시키는 실리콘 부분 산화(LOCal Oxidation of Silicon; LOCOS)와, 웨이퍼(wafer)를 수직방향으로 식각하여 절연 물질로 매립하는 셀로우 트렌치 분리(Shallow Trench Isolation; STI)가 잘 알려져 있다.
이 중에서 STI는 반응성 이온 식각(Reactive Ion Etching ; RIE)이나 플라즈마 식각과 같은 건식 식각 기술을 사용하여 좁고 깊은 트렌치를 만들고, 그 속에 절연막을 채우는 방법으로 실리콘 웨이퍼에 트렌치를 만들어 절연물을 집어넣기 때문에 버즈 비크와 관련된 문제가 없어진다. 또한 절연막이 채워진 트렌치는 표면을 평탄하게 하므로 소자 분리 영역이 차지하는 면적이 작아서 미세화에 유리한 방법이다.
이와 같이, 소자 활성 영역의 확보 측면에서 유리한 STI는 접합 누설 전류면에서도 LOCOS에 비해 향상된 특성을 보이고 있다.
도 1a 내지 도 1h는 종래 기술에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 공정도이다.
도 1a를 참조하면, 소자간 분리를 위한 트렌치를 형성하고자 하는 실리콘 기판(11)상에 패드 산화막(13)을 형성하며, 패드 산화막(13)상에 질화막(15)을 적층한다. 그 위에 식각 마스크로서 사용할 물질인 포토레지스트를 도포하여 포토레지스트층(17)을 형성한 후 포토레지스트층(17)을 패터닝하여 식각하고자 하는 부분을 노출시키는 포토레지스트 패턴을 형성한다.
도 1b를 참조하면, 포토레지스트층(17)을 식각 마스크로 하여 질화막(15)과 패드 산화막(13)을 실리콘 기판(11)이 노출될 때까지 선택적으로 건식 식각하며, 실리콘 기판(11)의 노출 부분을 소정 두께로 건식 식각하여 트렌치(T)를 형성한다.
도 1c 및 도 1d를 참조하면, 포토레지스트층(17)을 제거한 후 세정 공정을 거치며, STI 라이너 산화(Liner Oxidation) 공정을 수행, 즉 열공정을 통해 트렌치(T)의 표면을 성장시켜 라이너 산화막(19)을 형성한다.
도 1e를 참조하면, 도 1a 내지 도 1d의 공정을 거친 트렌치(T)를 포함한 구조물 전면에 트렌치 충진(trench filling) 물질을 증착하여 소자 분리막(21)을 형성한다.
여기서, 소자 분리막(21)은 상압화학기상증착(Atmospheric Pressure Chemical Vapor Deposition; APCVD)법에 의해 증착되는 데, APCVD 장비는 소오스 가스를 분사하는 4개의 인젝터(Injector)를 구비하며, 4개의 인젝터로 2회의 공정을 수행하여 도 1e에 나타낸 바와 같이 소자 분리막(21)은 총 8층(21a∼21h)으로 형성된다. 예로서 소자 분리막(21)의 두께를 8000Å으로 증착하고자 할 경우에 하나의 인젝터에 의해 형성되는 소자 분리막의 두께는 1000Å이다.
도 1f를 참조하면, 화학적기계적연마(CMP) 공정을 수행하여 질화막(15)의 상부 영역에 존재하는 소자 분리막(21)을 제거하며, 이로서 트렌치(T) 영역, 즉 비활성 영역에만 소자 분리막(21)이 존재한다.
도 1g 및 도 1h를 참조하면, STI 구조를 만드는데 사용된 질화막(15)을 세정하여 제거하며, 이온 주입 등의 여러 공정을 거친 후 게이트 산화막을 성장시키기 전 사전 세정 공정을 진행한다.
그러나, 전술한 바와 같은 종래의 소자 분리막 형성 방법에 의하면 반도체 장치의 집적도가 높아지면서 기판 상에 형성되는 패턴간의 간격이 매우 좁아져서 얇고 깊게 형성된 트렌치 내부에 절연막을 채우는 갭필(Gap Fill) 과정이 매우 어려워져 보이드(Void)가 발생될 우려가 높았으며, 이후 게이트 산화 공정 및 폴리 식각 공정에서 잔류물이 남게되어 전기적 쇼트를 유발하여 제품의 치명적 손실을 발생시키는 문제점이 있었다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 제안한 것으로, 트렌치에 절연 물질을 갭필하기 전에 오존 처리를 수행하여 트렌치 표면에 산소 라디칼 이온을 증가시킴으로써 갭필 성능이 향상되도록 한 반도체 소자의 소자 분리막 형성 방법을 제공하는 데 그 목적이 있다.
이와 같은 목적을 실현하기 위한 본 발명의 일 관점에 따른 반도체 소자의 소자 분리막 형성 방법은, 반도체 기판 위에 트렌치 형성을 위한 모트 패턴을 형성하는 단계와, 상기 모트 패턴을 통해 상기 반도체 기판을 일정 깊이 식각하여 트렌치를 형성하는 단계와, 상기 반도체 기판을 열산화하여 상기 트렌치 내벽에 라이너 산화막을 형성하는 단계와, 복수의 인젝터를 구비한 증착 장비에서 첫 번째 인젝터에 의한 공정시에 산소가스와 오존가스를 공급해 상기 반도체 기판을 오존 처리하여 산소 라디칼 이온을 증가시키는 단계와, 상기 증착 장비에서 나머지 인젝터에 의한 공정시에 반응가스와 제어가스를 공급하여 상기 트렌치를 포함한 구조물 전면에 절연 물질을 증착하여 소자 분리막을 형성하는 단계를 포함한다.본 발명의 다른 관점에 따른 반도체 소자의 소자 분리막 형성 방법은, 반도체 기판 위에 트렌치 형성을 위한 모트 패턴을 형성하는 단계와, 상기 모트 패턴을 통해 상기 반도체 기판을 일정 깊이 식각하여 트렌치를 형성하는 단계와, 상기 반도체 기판을 열산화하여 상기 트렌치 내벽에 라이너 산화막을 형성하는 단계와, 상기 반도체 기판을 오존 처리하여 산소 라디칼 이온을 증가시키는 단계와, 상기 트렌치를 포함한 구조물 전면에 절연 물질을 증착하여 소자 분리막을 1차 형성하는 단계와, 상기 소자 분리막을 오존 처리하여 상기 산소 라디칼 이온을 증가시키는 단계와, 상기 소자 분리막 상에 상기 절연 물질을 증착하여 상기 소자 분리막을 2차 형성한 후 평탄화하는 단계를 포함한다.
본 발명의 실시예로는 다수개가 존재할 수 있으며, 이하에서는 첨부한 도면을 참조하여 바람직한 실시예에 대하여 상세히 설명하기로 한다. 이 실시예를 통해 본 발명의 목적, 특징 및 이점들을 보다 잘 이해할 수 있게 된다.
도 2a 내지 도 2i는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 공정도이다.
도 2a를 참조하면, 소자간 분리를 위한 트렌치를 형성하고자 하는 실리콘 기판(101)상에 패드 산화막(103)을 형성하며, 패드 산화막(103)상에 질화막(105)을 적층한다. 그 위에 식각 마스크로서 사용할 물질인 포토레지스트를 도포하여 포토레지스트층(107)을 형성한 후 포토레지스트층(107)을 패터닝하여 식각하고자 하는 부분을 노출시키는 포토레지스트 패턴을 형성한다.
도 2b를 참조하면, 포토레지스트층(107)을 식각 마스크로 하여 질화막(105)과 패드 산화막(103)을 실리콘 기판(101)이 노출될 때까지 선택적으로 건식 식각하며, 실리콘 기판(101)의 노출 부분을 소정 두께로 건식 식각하여 트렌치(T)를 형성한다. 즉 패드 산화막(103)과 질화막(105)을 이용한 모트 패턴(moat pattern)에 의해 실리콘 기판(101)을 식각하여 트렌치(T)를 형성한다.
도 2c 및 도 2d를 참조하면, 포토레지스트층(107)을 제거한 후 세정 공정을 거치며, STI 라이너 산화(Liner Oxidation) 공정을 수행, 즉 열공정을 통해 트렌치(T)의 표면을 성장시켜 라이너 산화막(109)을 형성한다.
도 2e 및 도 2f를 참조하면, 도 2a 내지 도 2d의 공정을 거친 트렌치(T)를 포함한 구조물 전면에 트렌치 충진(trench filling)을 위한 절연 물질을 증착하여 소자 분리막(201)을 형성한다.
여기서, 소자 분리막(201)은 상압화학기상증착(Atmospheric Pressure Chemical Vapor Deposition; APCVD)법에 의해 증착되는 데, 소오스 가스를 분사하는 4개의 인젝터(Injector)를 구비한 APCVD 장비를 이용하여 4개의 인젝터로 2회의 공정을 수행한다.
상술하면, 첫 번째 인젝터에 의한 공정시에는 산소가스(O2)와 오존가스(O3)만을 공급하고 소자 분리막 형성용 반응가스와 제어가스는 공급하지 않으며, 공정온도는 510∼520℃ 정도로 유지한다. 그러면 도 2e에 나타낸 바와 같이 트렌치(T) 표면에는 산소 라디칼 이온(-O)이 증가된다.
두 번째 인젝터부터 네 번째 인젝터까지의 공정에서는 종래 기술에서처럼 산소가스(O2)와 오존가스(O3)를 공급함은 물론이고 소자 분리막 형성을 위한 반응가스(예: Si 가스)와 함께 제어가스로서 질소가스(N2)를 공급하며, 공정온도는 520∼550℃ 정도로 유지한다. 그러면 도 2f에 참조보호 201a 내지 201c로 나타낸 바와 같이 총 3층의 소자 분리막이 형성된다.
상기와 마찬가지로 4개의 인젝터를 이용한 증착 공정을 1회 더 수행하면 총 6층의 소자 분리막(201a∼201f)(201)이 형성된다. 즉 1차로 소자 분리막(201a∼201c)를 형성한 후에 2차로 소자 분리막(201d∼201f)을 형성하는 것이다. 예로서 소자 분리막(201)의 두께를 8000Å으로 증착하고자 할 경우에 하나의 인젝터에 의해 형성되는 소자 분리막의 두께는 약 1333Å이며, 소자 분리막(201c)과 소자 분리막(201d)의 계면에도 트렌치(T) 표면과 마찬가지로 산소 라디칼 이온(-O)이 증가된다.
상기와 같이 인젝터를 이용한 오존(O3) 처리에 의해 형성된 산소 라디칼 이온(-O)은 다음 인젝터에 의해 공급되는 반응가스(예: Si 가스)와 반응하여 Si-OH 등과 같은 중간물질을 최소화하며, 이로서 소자 분리막(201)이 균일하게 증착되어 갭필 성능의 향상으로 보이드(Void) 발생이 최소화된다.
도 2g를 참조하면, 화학적기계적연마(CMP) 공정 또는 에치백 공정에 의한 평탄화를 수행하여 질화막(105)의 상부 영역에 존재하는 소자 분리막(201)을 제거하며, 이로서 트렌치(T) 영역, 즉 비활성 영역에만 소자 분리막(201)이 존재한다.
도 2h 및 도 2i를 참조하면, STI 구조를 만드는데 사용된 질화막(105)을 세정하여 제거하며, 이온 주입 등의 여러 공정을 거친 후 게이트 산화막을 성장시키기 전 사전 세정 공정을 진행한다.
상기 실시예에서는 본 발명에 따른 트렌치 갭필 이전 라이너 산화막 표면에 산소 라디칼을 증가시키기 위하여 APCVD 장비에 대하여 설명하였지만, 이와는 달리 트렌치 갭필을 위한 산화막 등의 다양한 증착 장비에서 트렌치 갭필 이전에 오존 처리를 통하여 라이너 산화막 표면에 산소 라디칼을 증가시킬 수도 있다.
전술한 바와 같이 본 발명은 트렌치에 산화 물질을 갭필)하기 전에 오존(O3) 처리를 수행하여 트렌치 표면에 산소 라디칼 이온을 증가시킴으로써 갭필 성능의 향상으로 인하여 소자의 전기적 특성이 향상되는 효과가 있다.
도 1a 내지 도 1h는 종래 기술에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 공정도,
도 2a 내지 도 2i는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 공정도.

Claims (4)

  1. 삭제
  2. 반도체 기판 위에 트렌치 형성을 위한 모트 패턴을 형성하는 단계와,
    상기 모트 패턴을 통해 상기 반도체 기판을 일정 깊이 식각하여 트렌치를 형성하는 단계와,
    상기 반도체 기판을 열산화하여 상기 트렌치 내벽에 라이너 산화막을 형성하는 단계와,
    복수의 인젝터를 구비한 증착 장비에서 첫 번째 인젝터에 의한 공정시에 산소가스와 오존가스를 공급해 상기 반도체 기판을 오존 처리하여 산소 라디칼 이온을 증가시키는 단계와,
    상기 증착 장비에서 나머지 인젝터에 의한 공정시에 반응가스와 제어가스를 공급하여 상기 트렌치를 포함한 구조물 전면에 절연 물질을 증착하여 소자 분리막을 형성하는 단계
    를 포함하는 반도체 소자의 소자 분리막 형성 방법.
  3. 제 2 항에 있어서,
    상기 오존 처리 단계는, 화학기상증착 장비에서 공정 온도를 510℃ 내지 520℃로 유지하는 것을 특징으로 한 반도체 소자의 소자 분리막 형성 방법.
  4. 반도체 기판 위에 트렌치 형성을 위한 모트 패턴을 형성하는 단계와,
    상기 모트 패턴을 통해 상기 반도체 기판을 일정 깊이 식각하여 트렌치를 형성하는 단계와,
    상기 반도체 기판을 열산화하여 상기 트렌치 내벽에 라이너 산화막을 형성하는 단계와,
    상기 반도체 기판을 오존 처리하여 산소 라디칼 이온을 증가시키는 단계와,
    상기 트렌치를 포함한 구조물 전면에 절연 물질을 증착하여 소자 분리막을 1차 형성하는 단계와,
    상기 소자 분리막을 오존 처리하여 상기 산소 라디칼 이온을 증가시키는 단계와,
    상기 소자 분리막 상에 상기 절연 물질을 증착하여 상기 소자 분리막을 2차 형성한 후 평탄화하는 단계
    를 포함하는 반도체 소자의 소자 분리막 형성 방법.
KR10-2003-0092151A 2003-12-16 2003-12-16 반도체 소자의 소자 분리막 형성 방법 KR100532756B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0092151A KR100532756B1 (ko) 2003-12-16 2003-12-16 반도체 소자의 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0092151A KR100532756B1 (ko) 2003-12-16 2003-12-16 반도체 소자의 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20050060516A KR20050060516A (ko) 2005-06-22
KR100532756B1 true KR100532756B1 (ko) 2005-12-02

Family

ID=37253211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0092151A KR100532756B1 (ko) 2003-12-16 2003-12-16 반도체 소자의 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100532756B1 (ko)

Also Published As

Publication number Publication date
KR20050060516A (ko) 2005-06-22

Similar Documents

Publication Publication Date Title
KR100248888B1 (ko) 트랜치 격리의 형성 방법
KR100545697B1 (ko) 반도체소자의 트렌치 소자분리 방법
KR20010064324A (ko) 반도체소자의 트렌치를 이용한 소자분리막 형성방법
KR100571405B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100528569B1 (ko) 실리콘 기판에 트렌치 구조물을 형성하는 방법
KR100532756B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100895825B1 (ko) 반도체 소자의 소자분리막 형성방법
US6040233A (en) Method of making a shallow trench isolation with thin nitride as gate dielectric
KR100559590B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100523642B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20040059445A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100558032B1 (ko) 반도체 소자의 트렌치 소자분리 방법
KR20010008560A (ko) 반도체소자의 소자분리막 형성방법
KR100691016B1 (ko) 반도체 소자의 소자분리막 형성방법
KR19990006000A (ko) 반도체 소자의 소자분리막 제조방법
KR100531122B1 (ko) 반도체 소자를 위한 샐로우 트렌치 아이솔레이션 방법
KR100519511B1 (ko) 반도체장치의 소자분리막 형성방법
KR100539005B1 (ko) 반도체 소자의 제조 방법
KR20040006322A (ko) 반도체 소자의 소자분리막 형성방법
KR100713322B1 (ko) 반도체 장치의 소자 분리막 형성 방법
KR20020002603A (ko) 반도체 소자의 소자분리막 형성 방법
KR100620706B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100571486B1 (ko) 반도체 소자의 제조 방법
KR20080062560A (ko) 반도체 소자의 소자분리막 형성방법
KR20030057886A (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee