JPH11204633A - トレンチ隔離の形成方法 - Google Patents
トレンチ隔離の形成方法Info
- Publication number
- JPH11204633A JPH11204633A JP10204537A JP20453798A JPH11204633A JP H11204633 A JPH11204633 A JP H11204633A JP 10204537 A JP10204537 A JP 10204537A JP 20453798 A JP20453798 A JP 20453798A JP H11204633 A JPH11204633 A JP H11204633A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- forming
- teos layer
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 トレンチの内側壁と側壁シリコン酸化膜との
結合力を強化する。 【解決手段】 トレンチ隔離の形成方法において、シリ
コン基板の上部にシリコン酸化膜，シリコン窒化膜，ハ
ードマスクを順次形成する段階と、シリコン基板の上部
面の一部が露出されるようにシリコン酸化膜，シリコン
窒化膜，ハードマスクをホトエッチングする段階と、露
出されたシリコン基板をエッチングしてトレンチを形成
する段階と、トレンチの内側壁に側壁シリコン酸化膜を
形成する段階と、シリコン基板及びトレンチの内側壁上
にＰＥ−ＴＥＯＳ層を形成しＰＥ−ＴＥＯＳ層を平坦化
する段階と、シリコン酸化膜を安定化させるために２次
側壁酸化工程又はアニーリング工程を進行する段階と、
ＰＥ−ＴＥＯＳ層をＮＨ3プラズマ処理する工程段階
と、トレンチの内部をＯ3−ＴＥＯＳ層で充填しＯ3−Ｔ
ＥＯＳ層の上部にＰＥ−ＴＥＯＳ層を形成する段階と、
シリコン基板の上部をアニーリングする段階とを含む。
結合力を強化する。 【解決手段】 トレンチ隔離の形成方法において、シリ
コン基板の上部にシリコン酸化膜，シリコン窒化膜，ハ
ードマスクを順次形成する段階と、シリコン基板の上部
面の一部が露出されるようにシリコン酸化膜，シリコン
窒化膜，ハードマスクをホトエッチングする段階と、露
出されたシリコン基板をエッチングしてトレンチを形成
する段階と、トレンチの内側壁に側壁シリコン酸化膜を
形成する段階と、シリコン基板及びトレンチの内側壁上
にＰＥ−ＴＥＯＳ層を形成しＰＥ−ＴＥＯＳ層を平坦化
する段階と、シリコン酸化膜を安定化させるために２次
側壁酸化工程又はアニーリング工程を進行する段階と、
ＰＥ−ＴＥＯＳ層をＮＨ3プラズマ処理する工程段階
と、トレンチの内部をＯ3−ＴＥＯＳ層で充填しＯ3−Ｔ
ＥＯＳ層の上部にＰＥ−ＴＥＯＳ層を形成する段階と、
シリコン基板の上部をアニーリングする段階とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、トレンチ隔離(Tre
nch Isolation)の形成方法に関し、より詳しくは、トレ
ンチの内側壁と側壁シリコン酸化膜とのボンディング力
(結合力)を強化する工程段階を有するトレンチ隔離の形
成方法に関するものである。
nch Isolation)の形成方法に関し、より詳しくは、トレ
ンチの内側壁と側壁シリコン酸化膜とのボンディング力
(結合力)を強化する工程段階を有するトレンチ隔離の形
成方法に関するものである。
【０００２】
【従来の技術】従来、シリコン基板上に形成された複数
のＭＯＳ（Metal Oxide Silicon）トランジスタをそれ
ぞれ隔離させる方法として、ＬＯＣＯＳ（Local Oxidat
ion ofSilicon）及びＳＥＰＯＸ（Selective Polysilic
on Oxidation Technology）方法等が採られていた。し
かし、シリコン基板上に形成された回路の高集積化によ
り、回路パターンの幅が０．３５μｍ以下である場合、
従来の隔離方法は適合しない。そこで、シリコン基板上
に、３．０μｍより深く、１．２５μｍより幅が狭いス
ロットまたはトレンチを形成することが可能なシリコン
エッチング技術を導入している。このようなシリコンエ
ッチング方法を「トレンチエッチング方法（Trench Etc
hing Method）」という。
のＭＯＳ（Metal Oxide Silicon）トランジスタをそれ
ぞれ隔離させる方法として、ＬＯＣＯＳ（Local Oxidat
ion ofSilicon）及びＳＥＰＯＸ（Selective Polysilic
on Oxidation Technology）方法等が採られていた。し
かし、シリコン基板上に形成された回路の高集積化によ
り、回路パターンの幅が０．３５μｍ以下である場合、
従来の隔離方法は適合しない。そこで、シリコン基板上
に、３．０μｍより深く、１．２５μｍより幅が狭いス
ロットまたはトレンチを形成することが可能なシリコン
エッチング技術を導入している。このようなシリコンエ
ッチング方法を「トレンチエッチング方法（Trench Etc
hing Method）」という。
【０００３】一般的に、シリコン基板上に形成されたト
レンチは、ＣＭＯＳとバイポーラ回路を隔離することに
用いられるが、トレンチの内側に対して、垂直キャパシ
タ(Vertical Capacitor)又はトランジスタを形成するこ
ともできる。
レンチは、ＣＭＯＳとバイポーラ回路を隔離することに
用いられるが、トレンチの内側に対して、垂直キャパシ
タ(Vertical Capacitor)又はトランジスタを形成するこ
ともできる。
【０００４】理想的なトレンチの構造は、シリコン基板
の内部に、内側へ傾斜した内側壁および丸められた底面
を有するものである。即ち、傾斜した内側壁は、エッチ
ング工程進行中に副蒸着物（redeposition）により形成
され、等角(Comformal)の蒸着工程中、トレンチの内部
にボイド(Void)が形成されることを抑制するために必要
なものである。そして、丸められた底面は、電界が集中
することを防ぐために必要なものである。
の内部に、内側へ傾斜した内側壁および丸められた底面
を有するものである。即ち、傾斜した内側壁は、エッチ
ング工程進行中に副蒸着物（redeposition）により形成
され、等角(Comformal)の蒸着工程中、トレンチの内部
にボイド(Void)が形成されることを抑制するために必要
なものである。そして、丸められた底面は、電界が集中
することを防ぐために必要なものである。
【０００５】このようなトレンチ隔離(Trench Isolatio
n)の形成工程は、一般的なＣＭＯＳ工程で進行すること
ができる。そして、このようなトレンチ隔離の構造は、
エピタキシャルシリコン基板（Epitaxial Silicon Subs
trate）に形成することができる。トレンチは、エピタ
キシャル層を貫通することができる充分な深さにエッチ
ングされ、バイポーラトランジスタを分離させることに
おいて効果的である。
n)の形成工程は、一般的なＣＭＯＳ工程で進行すること
ができる。そして、このようなトレンチ隔離の構造は、
エピタキシャルシリコン基板（Epitaxial Silicon Subs
trate）に形成することができる。トレンチは、エピタ
キシャル層を貫通することができる充分な深さにエッチ
ングされ、バイポーラトランジスタを分離させることに
おいて効果的である。
【０００６】図１は、従来技術によるトレンチ隔離の形
成方法を示す工程図である。
成方法を示す工程図である。
【０００７】図１において、まず、シリコン基板を備
え、その上部面に、シリコン酸化膜（ＳｉＯ2），シリ
コン窒化膜（Ｓｉ3Ｎ4），ハードマスクを順次形成する
（段階６１）。ここで、ハードマスクは、高温酸化によ
り形成されたシリコン酸化膜であり、シリコン基板に対
する反応性イオンエッチング工程の進行中に、エッチン
グマスクの役割を果たす。
え、その上部面に、シリコン酸化膜（ＳｉＯ2），シリ
コン窒化膜（Ｓｉ3Ｎ4），ハードマスクを順次形成する
（段階６１）。ここで、ハードマスクは、高温酸化によ
り形成されたシリコン酸化膜であり、シリコン基板に対
する反応性イオンエッチング工程の進行中に、エッチン
グマスクの役割を果たす。
【０００８】続いて、トレンチが形成されるべき部分の
ハードマスク，シリコン窒化膜，シリコン酸化膜を除去
し、シリコン基板の上部面が露出されるようにホトエッ
チング（Photo Etching；段階６２）工程を進行する。
ハードマスク，シリコン窒化膜，シリコン酸化膜を除去
し、シリコン基板の上部面が露出されるようにホトエッ
チング（Photo Etching；段階６２）工程を進行する。
【０００９】次に、ホトレジストを除去するアッシング
／ストリップ（ashing/strip）工程を経た後、ハードマ
スク及びシリコン窒化膜をマスクとして、シリコン基板
を乾式エッチング方法でエッチングすることにより、ト
レンチが形成される（段階６３）。ここで、シリコン基
板の乾式エッチング方法としては、主に反応性イオンエ
ッチング方法が採られる。反応性イオンエッチング方法
においては、物理的エッチング比率が化学的エッチング
比率より高い。
／ストリップ（ashing/strip）工程を経た後、ハードマ
スク及びシリコン窒化膜をマスクとして、シリコン基板
を乾式エッチング方法でエッチングすることにより、ト
レンチが形成される（段階６３）。ここで、シリコン基
板の乾式エッチング方法としては、主に反応性イオンエ
ッチング方法が採られる。反応性イオンエッチング方法
においては、物理的エッチング比率が化学的エッチング
比率より高い。
【００１０】トレンチが形成された後、トレンチの内側
壁に対し絶縁層として側壁シリコン酸化膜を側壁酸化
（段階６４）工程により成長させる。側壁シリコン酸化
膜は、トレンチにおける露出された内側壁を保護し、且
つ活性領域とフィールド領域間における自動ドーピング
障壁の役割を果たす。
壁に対し絶縁層として側壁シリコン酸化膜を側壁酸化
（段階６４）工程により成長させる。側壁シリコン酸化
膜は、トレンチにおける露出された内側壁を保護し、且
つ活性領域とフィールド領域間における自動ドーピング
障壁の役割を果たす。
【００１１】そして、トレンチを絶縁物質で充填するた
め、２層以上の薄膜を蒸着する工程が進行される。即
ち、ＰＥ−ＴＥＯＳ（Plasma Enhanced - Tetra Ethyl
OrthoSilicate）層を形成（段階６５）する工程が進行
される。すなわち、ＰＥ−ＴＥＯＳ層を形成する工程６
５は、シリコン基板の上部面およびトレンチにＰＥ−Ｔ
ＥＯＳ層を蒸着させる工程６５ａと、ＰＥ−ＴＥＯＳ層
を平坦化する工程６５ｂとから構成される。ここで、平
坦化工程６５ｂは、アルゴン（Ａｒ）を用いたエッチ−
バック（Etch-Back）工程により進行される。それは、
ＰＥ−ＴＥＯＳ層を蒸着６５ａした後、トレンチの入口
(開口部付近)に近接するＰＥ−ＴＥＯＳ層（図２の符号
１８）をエッチングしてトレンチの入口を広く形成する
ことにより、トレンチの内部を充填する工程を容易に実
施するためのものである。
め、２層以上の薄膜を蒸着する工程が進行される。即
ち、ＰＥ−ＴＥＯＳ（Plasma Enhanced - Tetra Ethyl
OrthoSilicate）層を形成（段階６５）する工程が進行
される。すなわち、ＰＥ−ＴＥＯＳ層を形成する工程６
５は、シリコン基板の上部面およびトレンチにＰＥ−Ｔ
ＥＯＳ層を蒸着させる工程６５ａと、ＰＥ−ＴＥＯＳ層
を平坦化する工程６５ｂとから構成される。ここで、平
坦化工程６５ｂは、アルゴン（Ａｒ）を用いたエッチ−
バック（Etch-Back）工程により進行される。それは、
ＰＥ−ＴＥＯＳ層を蒸着６５ａした後、トレンチの入口
(開口部付近)に近接するＰＥ−ＴＥＯＳ層（図２の符号
１８）をエッチングしてトレンチの入口を広く形成する
ことにより、トレンチの内部を充填する工程を容易に実
施するためのものである。
【００１２】一方、アルゴンを用いた平坦化工程６５ｂ
が進行される間、プラズマの影響によりＰＥ−ＴＥＯＳ
層に不純物が蒸着されて、ＰＥ−ＴＥＯＳ層は不均一に
なる。そのため、ＰＥ−ＴＥＯＳ層の不純物を除去して
ＰＥ−ＴＥＯＳ層を均一にし、そのＰＥ−ＴＥＯＳ層の
上部に形成されるべきＯ3−ＴＥＯＳ層との良好な相互
結合力を確保するため、ＮＨ3プラズマ処理（段階６
６）工程を進行する。
が進行される間、プラズマの影響によりＰＥ−ＴＥＯＳ
層に不純物が蒸着されて、ＰＥ−ＴＥＯＳ層は不均一に
なる。そのため、ＰＥ−ＴＥＯＳ層の不純物を除去して
ＰＥ−ＴＥＯＳ層を均一にし、そのＰＥ−ＴＥＯＳ層の
上部に形成されるべきＯ3−ＴＥＯＳ層との良好な相互
結合力を確保するため、ＮＨ3プラズマ処理（段階６
６）工程を進行する。
【００１３】その後、トレンチを含むシリコン基板の上
部面に、Ｏ3−ＴＥＯＳ層およびＰＥ−ＴＥＯＳ層を順
次形成し（段階６７）、アニーリング（Annealing；段
階６８）工程を経る（段階６８）と、トレンチ隔離（図
２の符号２０）の形成が完了される。ここで、アニーリ
ング工程６８は、約１０５０℃で窒素ガス雰囲気下にて
約６０分間進行する。
部面に、Ｏ3−ＴＥＯＳ層およびＰＥ−ＴＥＯＳ層を順
次形成し（段階６７）、アニーリング（Annealing；段
階６８）工程を経る（段階６８）と、トレンチ隔離（図
２の符号２０）の形成が完了される。ここで、アニーリ
ング工程６８は、約１０５０℃で窒素ガス雰囲気下にて
約６０分間進行する。
【００１４】前述のように、トレンチエッチング工程６
３を利用したトレンチ隔離の形成方法６０は、次のよう
な問題を有する。
３を利用したトレンチ隔離の形成方法６０は、次のよう
な問題を有する。
【００１５】まず第一に、側壁酸化工程６４は、トレン
チの内側壁を保護し絶縁層を形成するために進行される
が、トレンチエッチング工程６３中にプラズマがトレン
チの内側壁に対して影響を与えるため、トレンチの内側
壁と側壁シリコン酸化膜間の結合が不安定になってしま
う。
チの内側壁を保護し絶縁層を形成するために進行される
が、トレンチエッチング工程６３中にプラズマがトレン
チの内側壁に対して影響を与えるため、トレンチの内側
壁と側壁シリコン酸化膜間の結合が不安定になってしま
う。
【００１６】第二に、前記の不安定な結合を有する側壁
シリコン酸化膜が成長した部分において、アルゴンを用
いた平坦化工程６５ｂ中に再びプラズマにより影響を受
けて、より一層不安定になってしまう。
シリコン酸化膜が成長した部分において、アルゴンを用
いた平坦化工程６５ｂ中に再びプラズマにより影響を受
けて、より一層不安定になってしまう。
【００１７】第三に、薄い側壁シリコン酸化膜が形成さ
れた後、トレンチを充填するために進行される２回以上
の薄膜を形成する過程で、イオンや原子が側壁シリコン
酸化膜とトレンチの内側壁の間に拡散されて過飽和状態
になる、又は、アニーリング工程６８における熱収縮に
より起因し側壁シリコン酸化膜とトレンチの内側壁間の
剥離等の不良が生じてしまう。
れた後、トレンチを充填するために進行される２回以上
の薄膜を形成する過程で、イオンや原子が側壁シリコン
酸化膜とトレンチの内側壁の間に拡散されて過飽和状態
になる、又は、アニーリング工程６８における熱収縮に
より起因し側壁シリコン酸化膜とトレンチの内側壁間の
剥離等の不良が生じてしまう。
【００１８】即ち、従来技術によるトレンチ隔離の形成
方法によると、トレンチの内側壁と側壁シリコン酸化膜
との境界面が脆弱になる等の不良が生じてしまう。この
ような不良は、ディスロケーション（dislocation）又
はウェルリーキッジポイント（well leakage point）に
作用し、半導体チップにおける正常的な駆動を不可能に
してしまう。
方法によると、トレンチの内側壁と側壁シリコン酸化膜
との境界面が脆弱になる等の不良が生じてしまう。この
ような不良は、ディスロケーション（dislocation）又
はウェルリーキッジポイント（well leakage point）に
作用し、半導体チップにおける正常的な駆動を不可能に
してしまう。
【００１９】一方、図２に示したように、シリコン基板
１０に形成されたトレンチ１３の断面構造を検査するた
め垂直走査形電子顕微鏡（Vertical-Scanning Electro
Microscope；Ｖ−ＳＥＭ）で写した写真を見ると、シリ
コン基板１０と側壁シリコン酸化膜１２ａとの間に隙間
(Void)１５が形成されることを確認することができた。
前記隙間１５は、トレンチ１３の断面を化学的に処理す
る際、シリコン基板１０と側壁シリコン酸化膜１２ａと
の境界面に形成された物質がエッチングされることによ
り、形成されるものと把握される。即ち、トレンチ１３
の内側壁と側壁シリコン酸化膜１２ａとの間に隙間１５
が存在するということは、側壁シリコン酸化膜１２ａ及
びシリコンと比較してエッチング率の高い不純物が存在
する、又はトレンチ１３の内側壁と側壁シリコン酸化膜
１２ａ間で剥離が生じるからであると把握される。
１０に形成されたトレンチ１３の断面構造を検査するた
め垂直走査形電子顕微鏡（Vertical-Scanning Electro
Microscope；Ｖ−ＳＥＭ）で写した写真を見ると、シリ
コン基板１０と側壁シリコン酸化膜１２ａとの間に隙間
(Void)１５が形成されることを確認することができた。
前記隙間１５は、トレンチ１３の断面を化学的に処理す
る際、シリコン基板１０と側壁シリコン酸化膜１２ａと
の境界面に形成された物質がエッチングされることによ
り、形成されるものと把握される。即ち、トレンチ１３
の内側壁と側壁シリコン酸化膜１２ａとの間に隙間１５
が存在するということは、側壁シリコン酸化膜１２ａ及
びシリコンと比較してエッチング率の高い不純物が存在
する、又はトレンチ１３の内側壁と側壁シリコン酸化膜
１２ａ間で剥離が生じるからであると把握される。
【００２０】なお、図２は、図１に示した形成方法によ
り形成されたトレンチ隔離の断面図であり、シリコン基
板１０上部のシリコン酸化膜１２、シリコン窒化膜１
４、ハードマスク１６及びトレンチ１３が絶縁物質１７
で覆われている状態を概略的に示しているものである。
ここで、絶縁物質は、ＰＥ−ＴＥＯＳ層１７ｃ、Ｏ3−
ＴＥＯＳ層１７ｂ及びＰＥ−ＴＥＯＳ層１７ａを含む。
り形成されたトレンチ隔離の断面図であり、シリコン基
板１０上部のシリコン酸化膜１２、シリコン窒化膜１
４、ハードマスク１６及びトレンチ１３が絶縁物質１７
で覆われている状態を概略的に示しているものである。
ここで、絶縁物質は、ＰＥ−ＴＥＯＳ層１７ｃ、Ｏ3−
ＴＥＯＳ層１７ｂ及びＰＥ−ＴＥＯＳ層１７ａを含む。
【００２１】
【発明が解決しようとする課題】そこで、本発明の目的
は、トレンチの内側壁と側壁シリコン酸化膜とにおける
ボンディング力を強化するための工程段階を有するトレ
ンチ隔離の形成方法を提供することにある。
は、トレンチの内側壁と側壁シリコン酸化膜とにおける
ボンディング力を強化するための工程段階を有するトレ
ンチ隔離の形成方法を提供することにある。
【００２２】
【課題を解決するための手段】本発明は、前記目的を達
するため、シリコン基板上にトレンチ隔離を形成する方
法である。その過程を説明すると、まず、シリコン基板
上部に、シリコン酸化膜，シリコン窒化膜，ハードマス
クを順次形成する。そして、シリコン基板の上部面の一
部が露出されるように、シリコン窒化膜およびハードマ
スクをエッチングし、露出されたシリコン基板をエッチ
ングしてトレンチを形成する。トレンチの内側壁には、
１次側壁酸化工程により側壁シリコン酸化膜を形成す
る。シリコン基板およびトレンチの内側壁上にはＰＥ−
ＴＥＯＳ層を形成する。その後、側壁シリコン酸化膜を
安定化するため、２次側壁酸化工程を進行する。そし
て、トレンチの内部をＯ3−ＴＥＯＳ層で充填し、Ｏ3−
ＴＥＯＳ層の上部にＰＥ−ＴＥＯＳ層を形成する。ま
た、シリコン基板の上部をアニーリングすることを特徴
とするトレンチ隔離の形成方法が提供される。特に、本
発明による酸化工程は、熱酸化（Thermal Oxidation）
工程であり、Ｏ2ガス、Ｏ2とＨＣｌの混合ガス、または
Ｈ2とＯ2の反応ガスのような酸化剤を用いて６００℃〜
１２００℃で進行される。
するため、シリコン基板上にトレンチ隔離を形成する方
法である。その過程を説明すると、まず、シリコン基板
上部に、シリコン酸化膜，シリコン窒化膜，ハードマス
クを順次形成する。そして、シリコン基板の上部面の一
部が露出されるように、シリコン窒化膜およびハードマ
スクをエッチングし、露出されたシリコン基板をエッチ
ングしてトレンチを形成する。トレンチの内側壁には、
１次側壁酸化工程により側壁シリコン酸化膜を形成す
る。シリコン基板およびトレンチの内側壁上にはＰＥ−
ＴＥＯＳ層を形成する。その後、側壁シリコン酸化膜を
安定化するため、２次側壁酸化工程を進行する。そし
て、トレンチの内部をＯ3−ＴＥＯＳ層で充填し、Ｏ3−
ＴＥＯＳ層の上部にＰＥ−ＴＥＯＳ層を形成する。ま
た、シリコン基板の上部をアニーリングすることを特徴
とするトレンチ隔離の形成方法が提供される。特に、本
発明による酸化工程は、熱酸化（Thermal Oxidation）
工程であり、Ｏ2ガス、Ｏ2とＨＣｌの混合ガス、または
Ｈ2とＯ2の反応ガスのような酸化剤を用いて６００℃〜
１２００℃で進行される。
【００２３】さらに、本発明によるトレンチ隔離の形成
方法において、２次側壁酸化工程の代わりとして、アニ
ーリング工程を行うことを特徴とする。アニーリング工
程は、６００℃〜１２００℃の窒素ガス雰囲気下で約６
０分間進行される。
方法において、２次側壁酸化工程の代わりとして、アニ
ーリング工程を行うことを特徴とする。アニーリング工
程は、６００℃〜１２００℃の窒素ガス雰囲気下で約６
０分間進行される。
【００２４】なお、側壁シリコン酸化膜を安定させるた
めに進行される２次側壁酸化工程およびアニーリング工
程を順次的に進行することができるが、好ましくは２次
側壁酸化工程の後にアニーリング工程を進行する。
めに進行される２次側壁酸化工程およびアニーリング工
程を順次的に進行することができるが、好ましくは２次
側壁酸化工程の後にアニーリング工程を進行する。
【００２５】
【発明の実施の形態】以下、図面に基づいて、本発明の
実施の形態を詳細に説明する。
実施の形態を詳細に説明する。
【００２６】図３は、本発明の実施の形態におけるトレ
ンチ隔離の形成方法を示す工程図であり、図４〜図１２
は、本発明の実施の形態におけるトレンチ隔離の形成方
法による各工程段階を示す断面図である。
ンチ隔離の形成方法を示す工程図であり、図４〜図１２
は、本発明の実施の形態におけるトレンチ隔離の形成方
法による各工程段階を示す断面図である。
【００２７】図３に示すように、本発明の実施の形態に
おけるトレンチ隔離の形成方法５０は、シリコン基板上
に酸化膜，窒化膜，ハードマスクを形成する工程（段階
５１）と、ホトエッチングする工程（段階５２）と、ト
レンチをエッチングする工程（段階５３）と、１次側壁
酸化を進行する工程（段階５４）と、ＰＥ−ＴＥＯＳ層
を形成しＰＥ−ＴＥＯＳ層を平坦化する工程（段階５
５）と、２次側壁酸化またはアニーリングを進行する工
程（段階５６）と、ＰＥ−ＴＥＯＳ層をＮＨ3プラズマ
処理する工程（段階５７）と、Ｏ3−ＴＥＯＳ層および
ＰＥ−ＴＥＯＳ層を順次形成する工程（段階５８）と、
アニーリング工程（段階５９）とを含む。
おけるトレンチ隔離の形成方法５０は、シリコン基板上
に酸化膜，窒化膜，ハードマスクを形成する工程（段階
５１）と、ホトエッチングする工程（段階５２）と、ト
レンチをエッチングする工程（段階５３）と、１次側壁
酸化を進行する工程（段階５４）と、ＰＥ−ＴＥＯＳ層
を形成しＰＥ−ＴＥＯＳ層を平坦化する工程（段階５
５）と、２次側壁酸化またはアニーリングを進行する工
程（段階５６）と、ＰＥ−ＴＥＯＳ層をＮＨ3プラズマ
処理する工程（段階５７）と、Ｏ3−ＴＥＯＳ層および
ＰＥ−ＴＥＯＳ層を順次形成する工程（段階５８）と、
アニーリング工程（段階５９）とを含む。
【００２８】図３のトレンチ隔離の形成方法５０におけ
る各々の工程段階を、図４〜図１２に図示されたシリコ
ン基板の断面図に基づいてそれぞれ説明する。
る各々の工程段階を、図４〜図１２に図示されたシリコ
ン基板の断面図に基づいてそれぞれ説明する。
【００２９】（Ａ） 図３及び図４に基づいて、シリコ
ン基板３０上に酸化膜３２，窒化膜３４，ハードマスク
３６を形成する工程段階５１を説明する。
ン基板３０上に酸化膜３２，窒化膜３４，ハードマスク
３６を形成する工程段階５１を説明する。
【００３０】まず、シリコン基板３０を備え、その上部
面に、シリコン酸化膜３２，シリコン窒化膜３４，ハー
ドマスク３６を順次形成する。ここで、シリコン酸化膜
３２とシリコン窒化膜３４は、化学的気相蒸着（Chemic
al Vapor Deposition；ＣＶＤ)工程により形成される。
そして、ハードマスク３６は、高温酸化により成長した
シリコン酸化膜であり、シリコン基板３０における反応
性イオンエッチングが進行する間、エッチングマスクの
役割を果たす。
面に、シリコン酸化膜３２，シリコン窒化膜３４，ハー
ドマスク３６を順次形成する。ここで、シリコン酸化膜
３２とシリコン窒化膜３４は、化学的気相蒸着（Chemic
al Vapor Deposition；ＣＶＤ)工程により形成される。
そして、ハードマスク３６は、高温酸化により成長した
シリコン酸化膜であり、シリコン基板３０における反応
性イオンエッチングが進行する間、エッチングマスクの
役割を果たす。
【００３１】（Ｂ） 図３及び図５〜図７に基づいて、
ホトエッチングする工程段階５２を説明する。ホトエッ
チング工程５２は、トレンチ（図８の符号３３）に形成
されるべき部分のハードマスク３６，シリコン窒化膜３
４，シリコン酸化膜３２を除去し、シリコン基板３０の
上部面が露出されるようにする工程である。
ホトエッチングする工程段階５２を説明する。ホトエッ
チング工程５２は、トレンチ（図８の符号３３）に形成
されるべき部分のハードマスク３６，シリコン窒化膜３
４，シリコン酸化膜３２を除去し、シリコン基板３０の
上部面が露出されるようにする工程である。
【００３２】図５において、シリコン基板３０のハード
マスク３６上に、マスクパターンを形成するためにホト
レジスト３１が塗布され、トレンチに形成されるべき部
分のホトレジスト３１を現像して、ハードマスク３６の
上部面が露出された溝３１ａを形成する。
マスク３６上に、マスクパターンを形成するためにホト
レジスト３１が塗布され、トレンチに形成されるべき部
分のホトレジスト３１を現像して、ハードマスク３６の
上部面が露出された溝３１ａを形成する。
【００３３】図６において、ホトレジスト３１をマスク
として、ホトレジストの溝３１ａを介してハードマスク
３６，シリコン窒化膜３４，シリコン酸化膜３２を順次
に乾式エッチングすることにより、シリコン基板３０の
上部面を露出させる。図中の符号３９は、シリコン基板
３０の上部面が露出された溝を示すものである。
として、ホトレジストの溝３１ａを介してハードマスク
３６，シリコン窒化膜３４，シリコン酸化膜３２を順次
に乾式エッチングすることにより、シリコン基板３０の
上部面を露出させる。図中の符号３９は、シリコン基板
３０の上部面が露出された溝を示すものである。
【００３４】図７において、シリコン基板３０の上部面
に至るまでエッチングした後、ホトレジスト（図６の符
号３１）を除去するアッシング／ストリップ工程が進行
される。
に至るまでエッチングした後、ホトレジスト（図６の符
号３１）を除去するアッシング／ストリップ工程が進行
される。
【００３５】（Ｃ） 図３及び図８に基づいてトレンチ
エッチング工程段階５３を説明する。トレンチエッチン
グ工程５３は、ホトエッチング工程５２を経た後、シリ
コン基板３０上にトレンチ３３を形成するために進行さ
れるエッチング工程である。即ち、ホトレジストを除去
するアッシング／ストリップ工程を経た後、ハードマス
ク３６とシリコン窒化膜３４とをマスクとして、露出さ
れたシリコン基板３０を乾式エッチングすることによ
り、トレンチ３３を形成する。シリコン基板３０におけ
る乾式エッチング方法としては、主に反応性イオンエッ
チング方法が採られ、物理的エッチング比率が化学的エ
ッチング比率より高い。本発明の実施の形態により形成
されるトレンチの深さは、約０．８μｍである。
エッチング工程段階５３を説明する。トレンチエッチン
グ工程５３は、ホトエッチング工程５２を経た後、シリ
コン基板３０上にトレンチ３３を形成するために進行さ
れるエッチング工程である。即ち、ホトレジストを除去
するアッシング／ストリップ工程を経た後、ハードマス
ク３６とシリコン窒化膜３４とをマスクとして、露出さ
れたシリコン基板３０を乾式エッチングすることによ
り、トレンチ３３を形成する。シリコン基板３０におけ
る乾式エッチング方法としては、主に反応性イオンエッ
チング方法が採られ、物理的エッチング比率が化学的エ
ッチング比率より高い。本発明の実施の形態により形成
されるトレンチの深さは、約０．８μｍである。
【００３６】（Ｄ） 図３及び図９に基づいて、１次側
壁酸化工程段階５４を説明すると、１次側壁酸化工程５
４は、トレンチ３３の内側壁に絶縁層の側壁シリコン酸
化膜３２ａを成長させる工程である。１次側壁酸化工程
５４は、熱酸化工程により６００℃〜１２００℃の温度
で、Ｏ2，Ｈ2Ｏ，またはＨＣｌ等の酸化剤を用いた酸化
方法により、シリコン基板３０と接する境界面に対して
側壁シリコン酸化膜３２ａを成長させる。より詳しく説
明すると、熱酸化工程は、６００℃〜１２００℃の反応
室にシリコン基板３０を入れた状態で、Ｏ2ガス，Ｏ2と
ＨＣｌとの混合ガス，またはＨ2とＯ2との反応ガスを吹
き込み、側壁シリコン酸化膜３２ａを成長させる。その
際、側壁シリコン酸化膜３２ａの形成状況において、酸
化剤が拡散や内部への運動により側壁シリコン酸化膜３
２ａとシリコン基板３０との境界面に移動して、酸化が
起こる。ここで、側壁シリコン酸化膜３２ａの４５％
は、シリコン基板３０を蚕食(侵食)させた部分であり、
前記数値は、シリコンと側壁シリコン酸化膜との密度差
から得られた結果である。当然、側壁シリコン酸化膜３
２ａは、シリコン基板に形成されたトレンチ３３の内側
壁に形成され、シリコン基板３０上部面のシリコン酸化
膜３２に連結される。
壁酸化工程段階５４を説明すると、１次側壁酸化工程５
４は、トレンチ３３の内側壁に絶縁層の側壁シリコン酸
化膜３２ａを成長させる工程である。１次側壁酸化工程
５４は、熱酸化工程により６００℃〜１２００℃の温度
で、Ｏ2，Ｈ2Ｏ，またはＨＣｌ等の酸化剤を用いた酸化
方法により、シリコン基板３０と接する境界面に対して
側壁シリコン酸化膜３２ａを成長させる。より詳しく説
明すると、熱酸化工程は、６００℃〜１２００℃の反応
室にシリコン基板３０を入れた状態で、Ｏ2ガス，Ｏ2と
ＨＣｌとの混合ガス，またはＨ2とＯ2との反応ガスを吹
き込み、側壁シリコン酸化膜３２ａを成長させる。その
際、側壁シリコン酸化膜３２ａの形成状況において、酸
化剤が拡散や内部への運動により側壁シリコン酸化膜３
２ａとシリコン基板３０との境界面に移動して、酸化が
起こる。ここで、側壁シリコン酸化膜３２ａの４５％
は、シリコン基板３０を蚕食(侵食)させた部分であり、
前記数値は、シリコンと側壁シリコン酸化膜との密度差
から得られた結果である。当然、側壁シリコン酸化膜３
２ａは、シリコン基板に形成されたトレンチ３３の内側
壁に形成され、シリコン基板３０上部面のシリコン酸化
膜３２に連結される。
【００３７】このように、側壁シリコン酸化膜３２ａが
トレンチ３３の内側壁に形成された後、トレンチ３３の
内部を複数の絶縁物質（図１２の符号３７）で充填する
工程が進行される。
トレンチ３３の内側壁に形成された後、トレンチ３３の
内部を複数の絶縁物質（図１２の符号３７）で充填する
工程が進行される。
【００３８】（Ｅ） 図３と、図１０及び図１１に基づ
いて、ＰＥ−ＴＥＯＳ層を形成する工程段階５５を説明
すると、ＰＥ−ＴＥＯＳ層３７ａを蒸着する工程５５ａ
(後述するＥ１)と、ＰＥ−ＴＥＯＳ層３７ａを平坦化す
る工程５５ｂ(後述するＥ２)とを含む。
いて、ＰＥ−ＴＥＯＳ層を形成する工程段階５５を説明
すると、ＰＥ−ＴＥＯＳ層３７ａを蒸着する工程５５ａ
(後述するＥ１)と、ＰＥ−ＴＥＯＳ層３７ａを平坦化す
る工程５５ｂ(後述するＥ２)とを含む。
【００３９】（Ｅ１） 図３及び図１０において、トレ
ンチ３３の内側壁に側壁シリコン酸化膜３２ａが形成さ
れた後、側壁シリコン酸化膜３２ａの上部面を含むシリ
コン基板３０上に、ＰＥ−ＴＥＯＳ層３７ａを蒸着する
工程５５ａが進行される。ここで、ＰＥ−ＴＥＯＳ層３
７ａは、常圧化学的気相蒸着（Atmospheric ＣＶＤ）工
程により形成される。
ンチ３３の内側壁に側壁シリコン酸化膜３２ａが形成さ
れた後、側壁シリコン酸化膜３２ａの上部面を含むシリ
コン基板３０上に、ＰＥ−ＴＥＯＳ層３７ａを蒸着する
工程５５ａが進行される。ここで、ＰＥ−ＴＥＯＳ層３
７ａは、常圧化学的気相蒸着（Atmospheric ＣＶＤ）工
程により形成される。
【００４０】（Ｅ２） 図３及び図１１において、トレ
ンチ３３の入口(開口部付近)に近接するＰＥ−ＴＥＯＳ
層３７ａをエッチングして、トレンチ３３の入口を広く
形成する平坦化工程５５ｂが進行される。ここで、平坦
化工程５５ｂとしては、アルゴンを用いたエッチ−バッ
ク工程が進行される。なお、図中の符号３８は、トレン
チ３３の入口周囲に位置するＰＥ−ＴＥＯＳ層３７ａが
エッチ−バックされた状態を示す。
ンチ３３の入口(開口部付近)に近接するＰＥ−ＴＥＯＳ
層３７ａをエッチングして、トレンチ３３の入口を広く
形成する平坦化工程５５ｂが進行される。ここで、平坦
化工程５５ｂとしては、アルゴンを用いたエッチ−バッ
ク工程が進行される。なお、図中の符号３８は、トレン
チ３３の入口周囲に位置するＰＥ−ＴＥＯＳ層３７ａが
エッチ−バックされた状態を示す。
【００４１】（Ｆ） 次の工程として、従来はＮＨ3プ
ラズマ処理工程段階が進行されたが、本発明の実施の形
態では、側壁シリコン酸化膜とトレンチの内側壁との結
合を安定化するための２次側壁酸化またはアニ−リング
工程段階５６が進行される。
ラズマ処理工程段階が進行されたが、本発明の実施の形
態では、側壁シリコン酸化膜とトレンチの内側壁との結
合を安定化するための２次側壁酸化またはアニ−リング
工程段階５６が進行される。
【００４２】即ち、アルゴンを用いたエッチ−バック工
程のような平坦化工程５５ｂを進行する際、プラズマの
影響により側壁シリコン酸化膜３２ａとトレンチ３３の
内側壁間との結合が不安定になる。従って、本発明の実
施の形態においては、側壁シリコン酸化膜３２ａとトレ
ンチ３３の内側壁間との結合を安定化させるため、２次
側壁酸化またはアニーリング工程５６を進行する。ここ
で、２次側壁酸化工程では、前述の１次側壁酸化工程５
４と同一工程条件の熱酸化工程が進行され、アニーリン
グ工程では、６００℃〜１２００℃の窒素ガス雰囲気下
で約６０分間進行される。
程のような平坦化工程５５ｂを進行する際、プラズマの
影響により側壁シリコン酸化膜３２ａとトレンチ３３の
内側壁間との結合が不安定になる。従って、本発明の実
施の形態においては、側壁シリコン酸化膜３２ａとトレ
ンチ３３の内側壁間との結合を安定化させるため、２次
側壁酸化またはアニーリング工程５６を進行する。ここ
で、２次側壁酸化工程では、前述の１次側壁酸化工程５
４と同一工程条件の熱酸化工程が進行され、アニーリン
グ工程では、６００℃〜１２００℃の窒素ガス雰囲気下
で約６０分間進行される。
【００４３】なお、２次側壁酸化工程とアニーリング工
程のいずれかを選択的に進行することができ、両方を進
行することもできる。そして、両方を進行する場合にお
いては、第２側壁酸化工程を進行した後、アニーリング
工程を進行することが好ましい。
程のいずれかを選択的に進行することができ、両方を進
行することもできる。そして、両方を進行する場合にお
いては、第２側壁酸化工程を進行した後、アニーリング
工程を進行することが好ましい。
【００４４】次に、ＮＨ3プラズマ処理の工程段階５７
が進行される。即ち、ＰＥ−ＴＥＯＳ層３７ａは、アル
ゴンを利用した平坦化工程５５ｂが進行される際、プラ
ズマの影響により、不純物が蒸着されて不均一になる。
そこで、トレンチ３３を含むシリコン基板３０上のＰＥ
−ＴＥＯＳ層３７ａに蒸着された不純物を除去してＰＥ
−ＴＥＯＳ層３７ａを均一にし、且つＰＥ−ＴＥＯＳ層
３７ａ上に形成されるべきＯ3−ＴＥＯＳ層（図１２の
符号３７ｂ）との良好な相互結合力を確保するため、Ｎ
Ｈ3プラズマ処理工程５７を進行する。
が進行される。即ち、ＰＥ−ＴＥＯＳ層３７ａは、アル
ゴンを利用した平坦化工程５５ｂが進行される際、プラ
ズマの影響により、不純物が蒸着されて不均一になる。
そこで、トレンチ３３を含むシリコン基板３０上のＰＥ
−ＴＥＯＳ層３７ａに蒸着された不純物を除去してＰＥ
−ＴＥＯＳ層３７ａを均一にし、且つＰＥ−ＴＥＯＳ層
３７ａ上に形成されるべきＯ3−ＴＥＯＳ層（図１２の
符号３７ｂ）との良好な相互結合力を確保するため、Ｎ
Ｈ3プラズマ処理工程５７を進行する。
【００４５】一方、ＮＨ3プラズマ処理工程５７が完了
した後、ハードマスク３６及び側壁シリコン酸化膜３２
ａ上に蒸着されたＰＥ−ＴＥＯＳ層３７ａは、１０００
Å〜５０００Åの厚さを有する。
した後、ハードマスク３６及び側壁シリコン酸化膜３２
ａ上に蒸着されたＰＥ−ＴＥＯＳ層３７ａは、１０００
Å〜５０００Åの厚さを有する。
【００４６】（Ｇ） 図１２に基づいて、トレンチ３３
の内部を充填するためにＯ3−ＴＥＯＳ層３７ｂ及びＰ
Ｅ−ＴＥＯＳ層３７ｃを形成する工程段階５８を説明す
る。シリコン基板３０上に形成されたＰＥ−ＴＥＯＳ層
３７ａの上部に、Ｏ3−ＴＥＯＳ層３７ｂを蒸着するこ
とにより、トレンチ３３をＯ3−ＴＥＯＳ層３７ｂで充
填する。続いて、Ｏ3−ＴＥＯＳ層３７ｂの上部にＰＥ
−ＴＥＯＳ層３７ｃを蒸着する。ここで、Ｏ3−ＴＥＯ
Ｓ層３７ｂ及びＰＥ−ＴＥＯＳ層３７ｃを形成する工程
５８は、常圧化学的気相蒸着工程により行われる。そし
て、Ｏ3−ＴＥＯＳ層３７ｂ及びＰＥ−ＴＥＯＳ層３７
ｃは、ＰＥ−ＴＥＯＳ層３７ｃの上部に、各々３０００
Å〜７０００Åの厚さで形成される。
の内部を充填するためにＯ3−ＴＥＯＳ層３７ｂ及びＰ
Ｅ−ＴＥＯＳ層３７ｃを形成する工程段階５８を説明す
る。シリコン基板３０上に形成されたＰＥ−ＴＥＯＳ層
３７ａの上部に、Ｏ3−ＴＥＯＳ層３７ｂを蒸着するこ
とにより、トレンチ３３をＯ3−ＴＥＯＳ層３７ｂで充
填する。続いて、Ｏ3−ＴＥＯＳ層３７ｂの上部にＰＥ
−ＴＥＯＳ層３７ｃを蒸着する。ここで、Ｏ3−ＴＥＯ
Ｓ層３７ｂ及びＰＥ−ＴＥＯＳ層３７ｃを形成する工程
５８は、常圧化学的気相蒸着工程により行われる。そし
て、Ｏ3−ＴＥＯＳ層３７ｂ及びＰＥ−ＴＥＯＳ層３７
ｃは、ＰＥ−ＴＥＯＳ層３７ｃの上部に、各々３０００
Å〜７０００Åの厚さで形成される。
【００４７】（Ｈ） 最後に、アニーリング工程段階５
９を進行して、トレンチ隔離４０の形成工程を完了す
る。ここで、アニーリング工程５９は、約１０５０℃の
窒素ガス雰囲気下で約６０分間進行される。
９を進行して、トレンチ隔離４０の形成工程を完了す
る。ここで、アニーリング工程５９は、約１０５０℃の
窒素ガス雰囲気下で約６０分間進行される。
【００４８】このようなトレンチ隔離４０を形成した
後、半導体の製造における必要な他の工程を進行する。
後、半導体の製造における必要な他の工程を進行する。
【００４９】なお、図１２は、シリコン基板３０に形成
されたトレンチ３３の断面構造を検査するためにＶ−Ｓ
ＥＭで写したものを概略的に示した図であり、トレンチ
３３の内側壁と側壁シリコン酸化膜３２ａの間に、図２
のような隙間が形成されていないことを確認することが
できる。そして、図１２は、シリコン基板３０上部のシ
リコン酸化膜３２、シリコン窒化膜３４、ハードマスク
３６及びトレンチ３３が、ＰＥ−ＴＥＯＳ層３７ａ、Ｏ
3−ＴＥＯＳ層３７ｂ及びＰＥ−ＴＥＯＳ層３７ｃのよ
うな絶縁物質３７で充填されていることを示す。
されたトレンチ３３の断面構造を検査するためにＶ−Ｓ
ＥＭで写したものを概略的に示した図であり、トレンチ
３３の内側壁と側壁シリコン酸化膜３２ａの間に、図２
のような隙間が形成されていないことを確認することが
できる。そして、図１２は、シリコン基板３０上部のシ
リコン酸化膜３２、シリコン窒化膜３４、ハードマスク
３６及びトレンチ３３が、ＰＥ−ＴＥＯＳ層３７ａ、Ｏ
3−ＴＥＯＳ層３７ｂ及びＰＥ−ＴＥＯＳ層３７ｃのよ
うな絶縁物質３７で充填されていることを示す。
【００５０】
【発明の効果】以上説明したように、本発明は、１次側
壁酸化工程により側壁シリコン酸化膜が形成された後、
ＰＥ−ＴＥＯＳ層の平坦化工程により誘発されるトレン
チの内側壁と側壁シリコン酸化膜との不安定な結合を強
化するために、ＰＥ−ＴＥＯＳ層上に２次側壁酸化工程
またはアニーリング工程を進行する。従って、従来のト
レンチ内側壁とシリコン酸化膜間における剥離等の不良
を抑制することができる。
壁酸化工程により側壁シリコン酸化膜が形成された後、
ＰＥ−ＴＥＯＳ層の平坦化工程により誘発されるトレン
チの内側壁と側壁シリコン酸化膜との不安定な結合を強
化するために、ＰＥ−ＴＥＯＳ層上に２次側壁酸化工程
またはアニーリング工程を進行する。従って、従来のト
レンチ内側壁とシリコン酸化膜間における剥離等の不良
を抑制することができる。
【図１】従来技術によるトレンチ隔離の形成方法を示す
工程図。
工程図。
【図２】図１の形成方法により形成されたトレンチ隔離
の断面図(Ｖ−ＳＥＭで写した写真を概略的に示す図)。
の断面図(Ｖ−ＳＥＭで写した写真を概略的に示す図)。
【図３】本発明の実施の形態におけるトレンチ隔離の形
成方法を示す工程図。
成方法を示す工程図。
【図４】図３のトレンチ隔離の形成方法による工程段階
(段階５１)を示す断面図。
(段階５１)を示す断面図。
【図５】図３のトレンチ隔離の形成方法による工程段階
(段階５２；その１)を示す断面図。
(段階５２；その１)を示す断面図。
【図６】図３のトレンチ隔離の形成方法による工程段階
(段階５２；その２)を示す断面図。
(段階５２；その２)を示す断面図。
【図７】図３のトレンチ隔離の形成方法による工程段階
(段階５２；その３)を示す断面図。
(段階５２；その３)を示す断面図。
【図８】図３のトレンチ隔離の形成方法による工程段階
(段階５３)を示す断面図。
(段階５３)を示す断面図。
【図９】図３のトレンチ隔離の形成方法による工程段階
(段階５４)を示す断面図。
(段階５４)を示す断面図。
【図１０】図３のトレンチ隔離の形成方法による工程段
階(段階５５ａ)を示す断面図。
階(段階５５ａ)を示す断面図。
【図１１】図３のトレンチ隔離の形成方法による工程段
階(段階５５ｂ)を示す断面図。
階(段階５５ｂ)を示す断面図。
【図１２】図３のトレンチ隔離の形成方法による工程段
階(段階５８)を示す断面図。
階(段階５８)を示す断面図。
３０…シリコン基板 ３１…ホトレジスト ３２，３２ａ…シリコン酸化膜 ３３…トレンチ ３４…シリコン窒化膜 ３６…ハードマスク ３７…絶縁物質 ３７ａ，３７ｃ…ＰＥ−ＴＥＯＳ層 ３７ｂ…Ｏ3−ＴＥＯＳ層 ４０…トレンチ隔離
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハン セオング キム 大韓民国，キュンギ−ド，スオン−シテ ィ，パルダル−ク，ウォンチェオン−ドン グ 35，ジョーコング アパートメント, ナンバー106−603 (72)発明者 チャン シック パク 大韓民国，キュンギ−ド，スオン−シテ ィ，ジャンガン−ク，ヨングワ−ドング 436−６ (72)発明者 ウォン ソーン リー 大韓民国，キュンギ−ド，スオン−シテ ィ，パルダル−ク，ジ−ドング 290−６
Claims (28)
- 【請求項１】 シリコン基板上にトレンチ隔離を形成す
る方法であり、 （ａ）前記シリコン基板の上部にシリコン酸化膜、シリ
コン窒化膜、及びハードマスクを順次形成する段階と、 （ｂ）前記シリコン基板の上部面の一部が露出されるよ
うに、前記シリコン酸化膜、シリコン窒化膜、及びハー
ドマスクをホトエッチングする段階と、 （ｃ）前記露出されたシリコン基板をエッチングしてト
レンチを形成する段階と、 （ｄ）前記トレンチの内側壁に、１次側壁酸化工程によ
り側壁シリコン酸化膜を形成する段階と、 （ｅ）前記シリコン基板およびトレンチの内側壁上にＰ
Ｅ−ＴＥＯＳ層を形成する段階と、 （ｆ）前記側壁シリコン酸化膜を安定化させるため、２
次側壁酸化工程を進行する段階と、 （ｇ）前記トレンチの内部をＯ3−ＴＥＯＳ層で充填
し、前記Ｏ3−ＴＥＯＳ層の上部にＰＥ−ＴＥＯＳ層を
形成する段階と、 （ｈ）前記シリコン基板の上部をアニーリングする段階
とを含むことを特徴とするトレンチ隔離の形成方法。 - 【請求項２】 前記１次側壁酸化工程および２次側壁酸
化工程は、熱酸化工程であることを特徴とする請求項１
に記載のトレンチ隔離の形成方法。 - 【請求項３】 前記熱酸化工程は、６００℃〜１２００
℃の温度で進行されることを特徴とする請求項２に記載
のトレンチ隔離の形成方法。 - 【請求項４】 前記熱酸化工程は、Ｏ2ガス、Ｏ2とＨＣ
ｌとの混合ガス、またはＨ2とＯ2との反応ガスのような
酸化剤を用いることを特徴とする請求項２または請求項
３に記載のトレンチ隔離の形成方法。 - 【請求項５】 前記（ｆ）段階以後、前記側壁シリコン
酸化膜を安定化させるために、アニーリング段階をさら
に含むことを特徴とする請求項１に記載のトレンチ隔離
の形成方法。 - 【請求項６】 前記アニーリング段階は、６００℃〜１
２００℃の窒素ガス雰囲気下で約６０分間進行されるこ
とを特徴とする請求項５に記載のトレンチ隔離の形成方
法。 - 【請求項７】 前記トレンチを形成する段階（ｃ）は、
反応性イオンエッチング段階であることを特徴とする請
求項１に記載のトレンチ隔離の形成方法。 - 【請求項８】 前記（ｃ）段階において、前記トレンチ
は少なくとも０．５μｍ以上の深さを有することを特徴
とする請求項１または請求項７に記載のトレンチ隔離の
形成方法。 - 【請求項９】 前記ＰＥ−ＴＥＯＳ層を形成する段階
（ｅ）は、 （ｅ１）前記シリコン基板およびトレンチの内側壁上
に、ＰＥ−ＴＥＯＳ層を蒸着する段階と、 （ｅ２）前記トレンチの入口を広げるため、前記トレン
チの入口に近接するＰＥ−ＴＥＯＳ層を平坦化する段階
とを含むことを特徴とする請求項１に記載のトレンチ隔
離の形成方法。 - 【請求項１０】 前記ＰＥ−ＴＥＯＳ層を蒸着する段階
（ｅ１）は、常圧化学的気相蒸着段階であることを特徴
とする請求項９に記載のトレンチ隔離の形成方法。 - 【請求項１１】 前記ＰＥ−ＴＥＯＳ層を平坦化する段
階（ｅ２）は、アルゴンエッチ−バック工程段階である
ことを特徴とする請求項９に記載のトレンチ隔離の形成
方法。 - 【請求項１２】 前記アルゴンエッチ−バック工程によ
り、前記ＰＥ−ＴＥＯＳ層の表面に形成された不純物を
除去して、前記（ｇ）段階で形成されるＯ3−ＴＥＯＳ
層との良好な相互結合力を維持するため、前記ＰＥ−Ｔ
ＥＯＳ層の表面をＮＨ3プラズマ処理する段階をさらに
含むことを特徴とする請求項１１に記載のトレンチ隔離
の形成方法。 - 【請求項１３】 前記Ｏ3−ＴＥＯＳ層およびＰＥ−Ｔ
ＥＯＳ層を形成する段階（ｇ）は、常圧化学的気相蒸着
段階であることを特徴とする請求項１に記載のトレンチ
隔離の形成方法。 - 【請求項１４】 前記アニーリング段階（ｈ）は、約１
０５０℃の窒素ガス雰囲気下で約６０分間進行されるこ
とを特徴とする請求項１に記載のトレンチ隔離の形成方
法。 - 【請求項１５】 シリコン基板上にトレンチ隔離を形成
する方法であり、 （ａ）前記シリコン基板の上部にシリコン酸化膜、シリ
コン窒化膜、及びハードマスクを順次形成する段階と、 （ｂ）前記シリコン基板の上部面の一部が露出されるよ
うに、前記シリコン酸化膜、シリコン窒化膜、及びハー
ドマスクをホトエッチングする段階と、 （ｃ）前記露出されたシリコン基板をエッチングしてト
レンチを形成する段階と、 （ｄ）前記トレンチの内側壁に、１次側壁酸化工程によ
り側壁シリコン酸化膜を形成する段階と、 （ｅ）前記シリコン基板およびトレンチの内側壁上にＰ
Ｅ−ＴＥＯＳ層を形成する段階と、 （ｆ）前記側壁シリコン酸化膜を安定化させるため、ア
ニーリングする段階と、 （ｇ）前記トレンチの内部をＯ3−ＴＥＯＳ層で充填
し、前記Ｏ3−ＴＥＯＳ層の上部にＰＥ−ＴＥＯＳ層を
形成する段階と、 （ｈ）前記シリコン基板の上部をアニーリングする段階
とを含むことを特徴とするトレンチ隔離の形成方法。 - 【請求項１６】 前記アニーリング段階（ｆ）は、６０
０℃〜１２００℃の窒素ガス雰囲気下で進行されること
を特徴とする請求項１５に記載のトレンチ隔離の形成方
法。 - 【請求項１７】 前記（ｆ）段階以後、前記側壁シリコ
ン酸化膜を安定化させるために、２次側壁酸化段階をさ
らに含むことを特徴とする請求項１５に記載のトレンチ
隔離の形成方法。 - 【請求項１８】 前記酸化工程は、熱酸化工程であるこ
とを特徴とする請求項１５または請求項１７に記載のト
レンチ隔離の形成方法。 - 【請求項１９】 前記熱酸化工程は、６００℃〜１２０
０℃の温度で進行されることを特徴とする請求項１８に
記載のトレンチ隔離の形成方法。 - 【請求項２０】 前記熱酸化工程は、Ｏ2ガス、Ｏ2とＨ
Ｃｌとの混合ガス、またはＨ2とＯ2との反応ガスのよう
な酸化剤を用いることを特徴とする請求項１９に記載の
トレンチ隔離の形成方法。 - 【請求項２１】 前記トレンチを形成する段階（ｃ）
は、反応性イオンエッチング段階であることを特徴とす
る請求項１５に記載のトレンチ隔離の形成方法。 - 【請求項２２】 前記（ｃ）段階において、前記トレン
チは少なくとも０．５μｍ以上の深さを有することを特
徴とする請求項１５または請求項２１に記載のトレンチ
隔離の形成方法。 - 【請求項２３】 前記ＰＥ−ＴＥＯＳ層を形成する段階
（ｅ）は、 （ｅ１）前記シリコン基板およびトレンチの内側壁上
に、ＰＥ−ＴＥＯＳ層を蒸着する段階と、 （ｅ２）前記トレンチの入口を広げるため、前記トレン
チの入口に近接するＰＥ−ＴＥＯＳ層を平坦化する段階
とを含むことを特徴とする請求項１５に記載のトレンチ
隔離の形成方法。 - 【請求項２４】 前記ＰＥ−ＴＥＯＳ層を蒸着する段階
（ｅ１）は、常圧化学的気相蒸着段階であることを特徴
とする請求項２３に記載のトレンチ隔離の形成方法。 - 【請求項２５】 前記ＰＥ−ＴＥＯＳ層を平坦化する段
階（ｅ２）は、アルゴンエッチ−バック工程段階である
ことを特徴とする請求項２３に記載のトレンチ隔離の形
成方法。 - 【請求項２６】 前記アルゴンエッチ−バック工程によ
り、前記ＰＥ−ＴＥＯＳ層の表面に形成された不純物を
除去して、前記（ｇ）段階で形成されるＯ3−ＴＥＯＳ
層との良好な相互結合力を維持するために、前記ＰＥ−
ＴＥＯＳ層の表面をＮＨ3プラズマ処理する段階をさら
に含むことを特徴とする請求項２５に記載にトレンチ隔
離の形成方法。 - 【請求項２７】 前記Ｏ3−ＴＥＯＳ層およびＰＥ−Ｔ
ＥＯＳ層を形成する段階（ｇ）は、常圧化学的気相蒸着
段階であることを特徴とする請求項１５に記載のトレン
チ隔離の形成方法。 - 【請求項２８】 前記アニーリング段階（ｈ）は、約１
０５０℃の窒素ガス雰囲気下で約６０分間進行されるこ
とを特徴とする請求項１５に記載のトレンチ隔離の形成
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980000192A KR100248888B1 (ko) | 1998-01-07 | 1998-01-07 | 트랜치 격리의 형성 방법 |
| KR98-192 | 1998-01-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11204633A true JPH11204633A (ja) | 1999-07-30 |
| JP3880207B2 JP3880207B2 (ja) | 2007-02-14 |
Family
ID=19531070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20453798A Expired - Fee Related JP3880207B2 (ja) | 1998-01-07 | 1998-07-21 | トレンチ隔離の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6074930A (ja) |
| JP (1) | JP3880207B2 (ja) |
| KR (1) | KR100248888B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7318993B2 (en) | 2001-12-21 | 2008-01-15 | Infineon Technologies Ag | Resistless lithography method for fabricating fine structures |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3691963B2 (ja) | 1998-05-28 | 2005-09-07 | 株式会社東芝 | 半導体装置及びその製造方法 |
| GB9915589D0 (en) * | 1999-07-02 | 1999-09-01 | Smithkline Beecham Plc | Novel compounds |
| KR100327604B1 (ko) * | 1999-09-22 | 2002-03-07 | 윤종용 | 트렌치 격리영역 형성방법 |
| KR100355608B1 (ko) * | 1999-12-30 | 2002-10-12 | 주식회사 하이닉스반도체 | 반도체장치의 소자분리막 형성방법 |
| KR100363699B1 (ko) * | 1999-12-31 | 2002-12-05 | 주식회사 하이닉스반도체 | 반도체장치의 제조방법 |
| US6867143B1 (en) * | 2000-06-22 | 2005-03-15 | International Business Machines Corporation | Method for etching a semiconductor substrate using germanium hard mask |
| KR100418475B1 (ko) * | 2001-11-28 | 2004-02-11 | 동부전자 주식회사 | 반도체소자의 샐로우 트렌치 아이솔레이션 방법 |
| US7648886B2 (en) * | 2003-01-14 | 2010-01-19 | Globalfoundries Inc. | Shallow trench isolation process |
| US7238588B2 (en) * | 2003-01-14 | 2007-07-03 | Advanced Micro Devices, Inc. | Silicon buffered shallow trench isolation |
| US7422961B2 (en) * | 2003-03-14 | 2008-09-09 | Advanced Micro Devices, Inc. | Method of forming isolation regions for integrated circuits |
| US6962857B1 (en) | 2003-02-05 | 2005-11-08 | Advanced Micro Devices, Inc. | Shallow trench isolation process using oxide deposition and anneal |
| US6673696B1 (en) * | 2003-01-14 | 2004-01-06 | Advanced Micro Devices, Inc. | Post trench fill oxidation process for strained silicon processes |
| US6921709B1 (en) | 2003-07-15 | 2005-07-26 | Advanced Micro Devices, Inc. | Front side seal to prevent germanium outgassing |
| US7462549B2 (en) * | 2004-01-12 | 2008-12-09 | Advanced Micro Devices, Inc. | Shallow trench isolation process and structure with minimized strained silicon consumption |
| US7132054B1 (en) * | 2004-09-08 | 2006-11-07 | Sandia Corporation | Method to fabricate hollow microneedle arrays |
| US20060234467A1 (en) * | 2005-04-15 | 2006-10-19 | Van Gompel Toni D | Method of forming trench isolation in a semiconductor device |
| US20090085169A1 (en) * | 2007-09-28 | 2009-04-02 | Willy Rachmady | Method of achieving atomically smooth sidewalls in deep trenches, and high aspect ratio silicon structure containing atomically smooth sidewalls |
| CN103137540B (zh) * | 2011-11-29 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | Rfldmos的厚隔离介质层结构的制造方法 |
| CN102522363A (zh) * | 2011-12-22 | 2012-06-27 | 上海华虹Nec电子有限公司 | 深槽隔离结构的制造方法 |
| KR101917392B1 (ko) * | 2012-04-19 | 2018-11-09 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| CN103035514B (zh) * | 2012-05-16 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | Rfldmos中形成厚氧化硅隔离层的制造方法 |
| US9437472B2 (en) * | 2014-02-27 | 2016-09-06 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor line feature and manufacturing method thereof |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4666556A (en) * | 1986-05-12 | 1987-05-19 | International Business Machines Corporation | Trench sidewall isolation by polysilicon oxidation |
| US5679599A (en) * | 1995-06-22 | 1997-10-21 | Advanced Micro Devices, Inc. | Isolation using self-aligned trench formation and conventional LOCOS |
| KR100195208B1 (ko) * | 1996-04-15 | 1999-06-15 | 윤종용 | 반도체 장치의 소자분리막 형성 방법 |
| US5702977A (en) * | 1997-03-03 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Shallow trench isolation method employing self-aligned and planarized trench fill dielectric layer |
| US5869384A (en) * | 1997-03-17 | 1999-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench filling method employing silicon liner layer and gap filling silicon oxide trench fill layer |
| US5726090A (en) * | 1997-05-01 | 1998-03-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gap-filling of O3 -TEOS for shallow trench isolation |
-
1998
- 1998-01-07 KR KR1019980000192A patent/KR100248888B1/ko not_active IP Right Cessation
- 1998-07-21 JP JP20453798A patent/JP3880207B2/ja not_active Expired - Fee Related
- 1998-09-17 US US09/154,782 patent/US6074930A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7318993B2 (en) | 2001-12-21 | 2008-01-15 | Infineon Technologies Ag | Resistless lithography method for fabricating fine structures |
Also Published As
| Publication number | Publication date |
|---|---|
| US6074930A (en) | 2000-06-13 |
| JP3880207B2 (ja) | 2007-02-14 |
| KR100248888B1 (ko) | 2000-03-15 |
| KR19990065087A (ko) | 1999-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11204633A (ja) | トレンチ隔離の形成方法 | |
| US5661049A (en) | Stress relaxation in dielectric before metallization | |
| US5151381A (en) | Method for local oxidation of silicon employing two oxidation steps | |
| JPS6340337A (ja) | 集積回路分離法 | |
| US7393756B2 (en) | Method for fabricating a trench isolation structure having a high aspect ratio | |
| US5937310A (en) | Reduced bird's beak field oxidation process using nitrogen implanted into active region | |
| US5371036A (en) | Locos technology with narrow silicon trench | |
| US6479354B2 (en) | Semiconductor device with selective epitaxial growth layer and isolation method in a semiconductor device | |
| JP3385981B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61117850A (ja) | 集積回路装置のみぞ分離処理方法 | |
| US5962914A (en) | Reduced bird's beak field oxidation process using nitrogen implanted into active region | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| JPH09326391A (ja) | 素子分離酸化膜の製造方法 | |
| JP2000100926A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| US5747357A (en) | Modified poly-buffered isolation | |
| JPS6136381B2 (ja) | ||
| KR100327604B1 (ko) | 트렌치 격리영역 형성방법 | |
| JPH065588A (ja) | 半導体装置の製造方法 | |
| JPS58190040A (ja) | 半導体装置の製造方法 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH04155829A (ja) | 半導体装置の製造方法 | |
| JP2790010B2 (ja) | 半導体装置の製造方法 | |
| US6780774B2 (en) | Method of semiconductor device isolation | |
| KR19990038360A (ko) | 트랜치 격리 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |