JPH04155829A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04155829A JPH04155829A JP28086990A JP28086990A JPH04155829A JP H04155829 A JPH04155829 A JP H04155829A JP 28086990 A JP28086990 A JP 28086990A JP 28086990 A JP28086990 A JP 28086990A JP H04155829 A JPH04155829 A JP H04155829A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- oxide film
- polycrystalline silicon
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 13
- 239000001301 oxygen Substances 0.000 claims abstract description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 28
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052796 boron Inorganic materials 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 5
- -1 oxygen ions Chemical class 0.000 abstract description 4
- 238000002955 isolation Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 3
- 238000005520 cutting process Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000000452 restraining effect Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000037303 wrinkles Effects 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体基板上に選択的に形成された熱酸化膜
を有する半導体装置の製造方法に関するものである。
を有する半導体装置の製造方法に関するものである。
従来、半導体素子間の素子分離法としてＬＯＧＯＳ （
Ｌｏｃａｌ ０ｘｉｄａｔｉｏｎ ｏｆ ５ｉｌｉｃｏ
ｎ＞法か知られており、例えば特開昭６２−１９０８６
９号公報などに開示されている。
Ｌｏｃａｌ ０ｘｉｄａｔｉｏｎ ｏｆ ５ｉｌｉｃｏ
ｎ＞法か知られており、例えば特開昭６２−１９０８６
９号公報などに開示されている。
またＬＯＧＯ３法には特有のバーズビークと呼ばれる活
性領域への酸化膜の食い込みがあり、ＭＯＳトランジス
タのチャネル幅が減少してしきい値が高くなるという狭
チャネル効果を助長していたか、これを低減するための
改良ＬＯＧＯＳ分離も提案されている。これは例えばＩ
Ｅ Ｄ Ｍ （Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅ
ｃｔｒｏｎｉｃ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ）’
８６ ｐ、３０３やＪ、Ｅ］ｅｃｔｒｏｃｈｅｍ、 Ｓ
ｏｃ、、Ｖｏｌ、１３Ｂ、ｐ３８１５などに開示されて
いる。
性領域への酸化膜の食い込みがあり、ＭＯＳトランジス
タのチャネル幅が減少してしきい値が高くなるという狭
チャネル効果を助長していたか、これを低減するための
改良ＬＯＧＯＳ分離も提案されている。これは例えばＩ
Ｅ Ｄ Ｍ （Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅ
ｃｔｒｏｎｉｃ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ）’
８６ ｐ、３０３やＪ、Ｅ］ｅｃｔｒｏｃｈｅｍ、 Ｓ
ｏｃ、、Ｖｏｌ、１３Ｂ、ｐ３８１５などに開示されて
いる。
第３図に改良ＬＯＣＯＳ分離の一例を示す。
半導体基板１上に下地酸化シリコン膜２．多結晶シリコ
ン膜３ａ、窒化シリコン膜４かこの順に形成され、窒化
シリコン膜４か選択的に除去され、露呈した多結晶シリ
コン膜３ａと半導体基板１か選択的に熱酸化されている
。この後、多結晶シリコン膜３ａ、窒化シリコン膜４が
エツチングで除去されてフィールド酸化膜７が残り、素
子分離が完成する。
ン膜３ａ、窒化シリコン膜４かこの順に形成され、窒化
シリコン膜４か選択的に除去され、露呈した多結晶シリ
コン膜３ａと半導体基板１か選択的に熱酸化されている
。この後、多結晶シリコン膜３ａ、窒化シリコン膜４が
エツチングで除去されてフィールド酸化膜７が残り、素
子分離が完成する。
しかし改良ＬＯＧＯ３分離では、多結晶シリコン膜３ａ
を選択酸化する際、急速にグレインが成長し、そのグレ
イン境界に沿って酸化が不均一に行われる。したがって
境界部９も不均一になり、この上に更に半導体装置を設
ける場合には平坦性が悪いという問題があった。
を選択酸化する際、急速にグレインが成長し、そのグレ
イン境界に沿って酸化が不均一に行われる。したがって
境界部９も不均一になり、この上に更に半導体装置を設
ける場合には平坦性が悪いという問題があった。
またこのグレイン境界に沿った不均一な酸化は、多結晶
シリコン膜３ａにストレスを生じさせる。
シリコン膜３ａにストレスを生じさせる。
特に活性領域の周囲の三方又は四方にフィールド酸化膜
７を形成する場合にはこのストレスによるシリコン原子
のマイグレーションが生じ、第４図に示すように境界部
９の窒化膜４側にしわ１３が入り多結晶シリコン膜３ａ
にピンホールか発生する。この現象は例えばＪ、ＥＬｅ
ｃｔｒｏｃｈｅｍ、Ｓｏｃ、、Ｖｏｌ、１３１１ｉ、ｌ
）、３８１５に記載されている。このピンホールは、多
結晶シリコン膜３ａをエツチングで除去する際にエツチ
ング物質を下地酸化膜２や半導体基板１へ侵入させるの
で、活性領域の結晶欠陥やジャンクションリーク等の不
良を招くという問題点かあった。
７を形成する場合にはこのストレスによるシリコン原子
のマイグレーションが生じ、第４図に示すように境界部
９の窒化膜４側にしわ１３が入り多結晶シリコン膜３ａ
にピンホールか発生する。この現象は例えばＪ、ＥＬｅ
ｃｔｒｏｃｈｅｍ、Ｓｏｃ、、Ｖｏｌ、１３１１ｉ、ｌ
）、３８１５に記載されている。このピンホールは、多
結晶シリコン膜３ａをエツチングで除去する際にエツチ
ング物質を下地酸化膜２や半導体基板１へ侵入させるの
で、活性領域の結晶欠陥やジャンクションリーク等の不
良を招くという問題点かあった。
この発明は上記のような問題点を解消するためになされ
たもので、境界部を滑らかに形成し、多結晶半導体膜で
のピンホールの発生を抑えて、平坦性の良い、結晶欠陥
やジャンクションリークのない半導体装置を得ることを
目的とする。
たもので、境界部を滑らかに形成し、多結晶半導体膜で
のピンホールの発生を抑えて、平坦性の良い、結晶欠陥
やジャンクションリークのない半導体装置を得ることを
目的とする。
この発明の半導体装置の製造方法は、半導体基板上に下
地酸化膜を形成する工程と、下地酸化膜上に多結晶又は
非晶質の半導体膜を形成する工程と、上記半導体膜上に
窒化膜を形成する工程と、窒化膜をパターニングして上
記半導体膜の一部を露呈させる工程と、パターニングさ
れた上記窒化膜をマスクとして上記半導体膜と上記半導
体基板とを選択的に熱酸化する工程と、窒化膜及び上記
非晶質半導体膜を除去する工程とを含む半導体装置の製
造方法において、半導体膜に、酸素又は炭素又は窒素又
はこれらを含む物質をイオン注入する工程を設けたもの
である。
地酸化膜を形成する工程と、下地酸化膜上に多結晶又は
非晶質の半導体膜を形成する工程と、上記半導体膜上に
窒化膜を形成する工程と、窒化膜をパターニングして上
記半導体膜の一部を露呈させる工程と、パターニングさ
れた上記窒化膜をマスクとして上記半導体膜と上記半導
体基板とを選択的に熱酸化する工程と、窒化膜及び上記
非晶質半導体膜を除去する工程とを含む半導体装置の製
造方法において、半導体膜に、酸素又は炭素又は窒素又
はこれらを含む物質をイオン注入する工程を設けたもの
である。
例えば、堆積するシリコンの構造は、ドーパントあるい
は不純物、堆積温度、および堆積後の熱サイクルに強く
影響される。５７５℃以下で堆積されたシリコンは、非
晶質で構造を決定できない。
は不純物、堆積温度、および堆積後の熱サイクルに強く
影響される。５７５℃以下で堆積されたシリコンは、非
晶質で構造を決定できない。
６２５℃以上で堆積したシリコンは多結晶で柱状構造を
もつ。非晶質、柱状多結晶シリコンのいずれも、加熱さ
れた場合に結晶化と単結晶粒（グレイン）成長が起る。
もつ。非晶質、柱状多結晶シリコンのいずれも、加熱さ
れた場合に結晶化と単結晶粒（グレイン）成長が起る。
しかし、その結晶化する、もしくはグレイン成長が起る
温度は不純物ドーパントに強く影響される。酸素、窒素
、そして炭素不純物は非晶質構造もしくは柱状構造を１
０００℃まで安定とする。このような現象は、例えばｒ
ＶＬＳＩＴｅｃｈｎｏｌｏｇｙＪ （Ｓ、Ｍ、Ｓｚｅ著
１日本語版ｐ、 １０７）に記載されている。本発明は
多結晶半導体膜や非晶質半導体膜の上記性質を利用した
もので、酸素又は炭素又は窒素又はこれらを含む物質か
イオン注入されている多結晶半導体膜又は非晶質半導体
膜においては、選択的に熱酸化される際のグレインの成
長か抑制されるので、グレイン境界に沿って不均一に酸
化されることかなく、フィールド酸化膜の境界部は滑ら
かになる。
温度は不純物ドーパントに強く影響される。酸素、窒素
、そして炭素不純物は非晶質構造もしくは柱状構造を１
０００℃まで安定とする。このような現象は、例えばｒ
ＶＬＳＩＴｅｃｈｎｏｌｏｇｙＪ （Ｓ、Ｍ、Ｓｚｅ著
１日本語版ｐ、 １０７）に記載されている。本発明は
多結晶半導体膜や非晶質半導体膜の上記性質を利用した
もので、酸素又は炭素又は窒素又はこれらを含む物質か
イオン注入されている多結晶半導体膜又は非晶質半導体
膜においては、選択的に熱酸化される際のグレインの成
長か抑制されるので、グレイン境界に沿って不均一に酸
化されることかなく、フィールド酸化膜の境界部は滑ら
かになる。
また不均一な酸化によるストレスは低減され、ピンホー
ルの発生も抑制される。
ルの発生も抑制される。
第１Ａ図〜第１Ｆ図はこの発明の一実施例を工程順に示
した断面図である。
した断面図である。
まずシリコン基板１上に１００〜３００人程度の下地酸
化シリコン膜２を形成し、その上に更に多結晶シリコン
膜３ａを５００〜１０００人程度形成する（第１Ａ図）
。
化シリコン膜２を形成し、その上に更に多結晶シリコン
膜３ａを５００〜１０００人程度形成する（第１Ａ図）
。
次に酸素のドース量が５×１０１４ＣＩＩ＋−２以上と
なるように酸素イオン１０を注入する（第１Ｂ図）。
なるように酸素イオン１０を注入する（第１Ｂ図）。
これにより多結晶シリコン膜３ａはイオン注入された多
結晶シリコン膜３ｂとなる。
結晶シリコン膜３ｂとなる。
次に窒化シリコン膜４を２０００人程度形成したあとレ
ジスト５のパターニングを行う（第１Ｃ図ン。
ジスト５のパターニングを行う（第１Ｃ図ン。
このパターニングされたレジスト５をマスクとして窒化
シリコン膜４をエツチングしてパターニングする。これ
をマスクとして、また多結晶シリコン膜３ｂ及び下地酸
化シリコン膜２を通して、チャネルカット用のボロン６
をドース量が２×１０１３ｃＩｎ−２程度になるように
イオン注入する（第１Ｄ図）。
シリコン膜４をエツチングしてパターニングする。これ
をマスクとして、また多結晶シリコン膜３ｂ及び下地酸
化シリコン膜２を通して、チャネルカット用のボロン６
をドース量が２×１０１３ｃＩｎ−２程度になるように
イオン注入する（第１Ｄ図）。
次にレジスト５を除去し、窒化シリコン膜４をマスクに
して多結晶シリコン膜３ｂ及びシリコン基板１の一部を
選択的に熱酸化して、先のボロン注入で形成されたチャ
ネルカット層８上にフィールド酸化膜７を形成する（第
１Ｅ図）。この際第１Ｂ図の酸素イオン１０の作用によ
りグレイン成長は抑制され、多結晶シリコン膜３ｂのス
トレスは低減されて、しわ１３やピンホールは生じない
。
して多結晶シリコン膜３ｂ及びシリコン基板１の一部を
選択的に熱酸化して、先のボロン注入で形成されたチャ
ネルカット層８上にフィールド酸化膜７を形成する（第
１Ｅ図）。この際第１Ｂ図の酸素イオン１０の作用によ
りグレイン成長は抑制され、多結晶シリコン膜３ｂのス
トレスは低減されて、しわ１３やピンホールは生じない
。
最後に窒化シリコン膜４と多結晶シリコン膜３ｂをエツ
チングで除去してフィールド酸化膜７が残り、素子分離
が完成する（第１Ｆ図）。このときピンホールは生じて
いないのでエツチング物質が活性領域に侵入するという
ことはない。
チングで除去してフィールド酸化膜７が残り、素子分離
が完成する（第１Ｆ図）。このときピンホールは生じて
いないのでエツチング物質が活性領域に侵入するという
ことはない。
第２Ａ図〜第２１図はこの発明の他の実施例を工程順に
示した断面図である。
示した断面図である。
第２Ａ図〜第２Ｂ図までは第１Ａ図〜第１Ｂ図と全く同
様であり、酸素１０のイオン注入によりイオン注入され
た多結晶シリコン膜３ｂが形成される。
様であり、酸素１０のイオン注入によりイオン注入され
た多結晶シリコン膜３ｂが形成される。
次にこの上に窒化シリコン膜４を２０００人程度形成し
た後更にＣＶＤ酸化シリコン膜１１を２０００人程度形
成する（第２Ｃ図）。
た後更にＣＶＤ酸化シリコン膜１１を２０００人程度形
成する（第２Ｃ図）。
次にレジスト５のパターニングを行い、これをマスクと
してＣＶＤ酸化シリコン膜１１と窒化シリコン膜４をエ
ツチングしてパターニングする（第２Ｄ図）。
してＣＶＤ酸化シリコン膜１１と窒化シリコン膜４をエ
ツチングしてパターニングする（第２Ｄ図）。
次にレジスト５を除去してＣＶＤ酸化シリコン膜１２ａ
を１０００〜２０００人形成する。ＣＶＤ法はステップ
カバレッジが良好なので、パターニング開口部の側壁に
もＣＶＤ酸化シリコン膜１２ａが形成される（第２Ｅ図
）。
を１０００〜２０００人形成する。ＣＶＤ法はステップ
カバレッジが良好なので、パターニング開口部の側壁に
もＣＶＤ酸化シリコン膜１２ａが形成される（第２Ｅ図
）。
次に異方性エツチングによってＣＶＤ酸化シリコン膜１
２ａをエツチングして、ＣＶＤ酸化シリコン膜１１と多
結晶シリコン膜３ｂからなる側壁にのみＣＶＤ酸化シリ
コン膜１２ａを残してサイドウオール１２ｂを形成する
（第２Ｆ図）。
２ａをエツチングして、ＣＶＤ酸化シリコン膜１１と多
結晶シリコン膜３ｂからなる側壁にのみＣＶＤ酸化シリ
コン膜１２ａを残してサイドウオール１２ｂを形成する
（第２Ｆ図）。
次にＣＶＤ酸化シリコン膜１１と窒化シリコン膜４及び
サイドウオール１２ｂをマスクとして、また多結晶シリ
コン膜３ｂ及び下地酸化シリコン膜２を通して、チャネ
ルカット用のボロン６をドース量が２×１０１３ｃｍ−
２程度になるようにイオン注入する（第２Ｇ図）。この
ようにサイドウオール１２ｂの分だけ注入領域を内側に
制限することにより、チャネルカット用のボロン６が活
性領域へ拡散していくのを防ぐことができ、トランジス
タの狭チャネル効果を抑制することができる。
サイドウオール１２ｂをマスクとして、また多結晶シリ
コン膜３ｂ及び下地酸化シリコン膜２を通して、チャネ
ルカット用のボロン６をドース量が２×１０１３ｃｍ−
２程度になるようにイオン注入する（第２Ｇ図）。この
ようにサイドウオール１２ｂの分だけ注入領域を内側に
制限することにより、チャネルカット用のボロン６が活
性領域へ拡散していくのを防ぐことができ、トランジス
タの狭チャネル効果を抑制することができる。
次にＣＶＤ酸化シリコン膜１１及びサイドウオール１２
ｂを除去し、窒化シリコン膜４をマスクとして多結晶シ
リコン膜３ｂ及びシリコン基板１の一部を選択的に熱酸
化して、先のボロン注入で形成されたチャネルカット層
８上にフィールド酸化膜７を形成する（第２Ｈ図）。こ
の実施例においてもグレイン成長は抑制され、多結晶シ
リコン膜３ｂのストレスは低減されて、しわ１３やピン
ホールは生じない。
ｂを除去し、窒化シリコン膜４をマスクとして多結晶シ
リコン膜３ｂ及びシリコン基板１の一部を選択的に熱酸
化して、先のボロン注入で形成されたチャネルカット層
８上にフィールド酸化膜７を形成する（第２Ｈ図）。こ
の実施例においてもグレイン成長は抑制され、多結晶シ
リコン膜３ｂのストレスは低減されて、しわ１３やピン
ホールは生じない。
最後に窒化シリコン膜４と多結晶シリコン膜３ｂをエツ
チングで除去してフィールド酸化膜７が残る（第２１図
）。この実施例においてもピンホールは生していないの
でエツチング物質が活性領域に侵入することはない。
チングで除去してフィールド酸化膜７が残る（第２１図
）。この実施例においてもピンホールは生していないの
でエツチング物質が活性領域に侵入することはない。
上記実施例では、下地酸化シリコン膜２と窒化シリコン
膜４の間の膜として多結晶シリコン膜３ａ （３ｂ）を
用いた場合について説明したが、この代わりに非晶質シ
リコン膜を用いてもよい。また注入するイオンは上記実
施例で示した酸素に限定するものではなく、炭素又は窒
素でもよく、更には酸素や炭素や窒素を〜含む物質であ
ってもよい。
膜４の間の膜として多結晶シリコン膜３ａ （３ｂ）を
用いた場合について説明したが、この代わりに非晶質シ
リコン膜を用いてもよい。また注入するイオンは上記実
施例で示した酸素に限定するものではなく、炭素又は窒
素でもよく、更には酸素や炭素や窒素を〜含む物質であ
ってもよい。
また、上記実施例において、ボロン６のイオン注入によ
るチャネルカット層８の形成がなくともこの発明はその
効果を奏する。
るチャネルカット層８の形成がなくともこの発明はその
効果を奏する。
以上の様に、この発明では改良ＬＯＧＯ５分離において
、下地酸化膜と窒化膜の間に設ける多結晶半導体膜又は
非晶質半導体膜として、酸素又は炭素又は窒素又はこれ
らを含む物質がイオン注入されたものを用いたので、こ
れが選択的に熱酸化される際のグレインの成長は抑制さ
れ、グレイン境界に沿って不均一に酸化されることかな
くフィールド酸化膜の境界部を滑らかにすることかでき
、また不均一な酸化によるストレスを低減してピンホー
ルの発生も抑制でき、従って多結晶半導体膜又は非晶質
半導体膜をエツチングして除去する際にエツチング物質
がピンホールを介して活性領域へ侵入することもなく、
平坦性が良く、結晶欠陥やジャンクションリークのない
半導体装置を得ることができるという効果かある。
、下地酸化膜と窒化膜の間に設ける多結晶半導体膜又は
非晶質半導体膜として、酸素又は炭素又は窒素又はこれ
らを含む物質がイオン注入されたものを用いたので、こ
れが選択的に熱酸化される際のグレインの成長は抑制さ
れ、グレイン境界に沿って不均一に酸化されることかな
くフィールド酸化膜の境界部を滑らかにすることかでき
、また不均一な酸化によるストレスを低減してピンホー
ルの発生も抑制でき、従って多結晶半導体膜又は非晶質
半導体膜をエツチングして除去する際にエツチング物質
がピンホールを介して活性領域へ侵入することもなく、
平坦性が良く、結晶欠陥やジャンクションリークのない
半導体装置を得ることができるという効果かある。
第１Ａ図乃至第１Ｆ図はこの発明の一実施例を工程順に
示す断面図、第２Ａ図乃至第２１図はこの発明の他の実
施例を工程順に示す断面図、第３図は従来の技術を示す
断面図、第４図は従来の技術の問題点を示す平面図であ
る。 図において、］はシリコン基板、２は下地酸化ンリコン
膜、３ａ、３ｂは多結晶シリコン膜、４は窒化シリコン
膜、７はフィールド酸化膜、１０は酸素イオンである。 なお、各図中同一符号は同一または相当部分を示す。
示す断面図、第２Ａ図乃至第２１図はこの発明の他の実
施例を工程順に示す断面図、第３図は従来の技術を示す
断面図、第４図は従来の技術の問題点を示す平面図であ
る。 図において、］はシリコン基板、２は下地酸化ンリコン
膜、３ａ、３ｂは多結晶シリコン膜、４は窒化シリコン
膜、７はフィールド酸化膜、１０は酸素イオンである。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- （１）半導体基板上に下地酸化膜を形成する工程と、 上記下地酸化膜上に多結晶又は非晶質の半導体膜を形成
する工程と、 上記半導体膜上に窒化膜を形成する工程と、上記窒化膜
をパターニングして上記半導体膜の一部を露呈させる工
程と、 パターニングされた上記窒化膜をマスクとして上記半導
体膜と上記半導体基板とを選択的に熱酸化する工程と、 上記窒化膜及び上記半導体膜を除去する工程とを含む半
導体装置の製造方法において、 上記半導体膜に、酸素又は炭素又は窒素又はこれらを含
む物質をイオン注入する工程を設けたことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2280869A JP2620403B2 (ja) | 1990-10-18 | 1990-10-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2280869A JP2620403B2 (ja) | 1990-10-18 | 1990-10-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04155829A true JPH04155829A (ja) | 1992-05-28 |
| JP2620403B2 JP2620403B2 (ja) | 1997-06-11 |
Family
ID=17631095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2280869A Expired - Fee Related JP2620403B2 (ja) | 1990-10-18 | 1990-10-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2620403B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19507279A1 (de) * | 1994-11-11 | 1996-05-15 | Gold Star Electronics | Isolierverfahren für Halbleiterbauelemente |
| KR100223908B1 (ko) * | 1996-11-06 | 1999-10-15 | 구본준 | 반도체 소자의 격리층 형성 방법 |
| US6239001B1 (en) | 1997-01-10 | 2001-05-29 | Nec Corporation | Method for making a semiconductor device |
| US6258695B1 (en) | 1999-02-04 | 2001-07-10 | International Business Machines Corporation | Dislocation suppression by carbon incorporation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63272047A (ja) * | 1987-04-30 | 1988-11-09 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
-
1990
- 1990-10-18 JP JP2280869A patent/JP2620403B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63272047A (ja) * | 1987-04-30 | 1988-11-09 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19507279A1 (de) * | 1994-11-11 | 1996-05-15 | Gold Star Electronics | Isolierverfahren für Halbleiterbauelemente |
| DE19507279B4 (de) * | 1994-11-11 | 2005-10-13 | Goldstar Electron Co., Ltd., Cheongju | Verfahren zum Bilden eines isolierenden Bereichs in einem Halbleiterbauelement |
| KR100223908B1 (ko) * | 1996-11-06 | 1999-10-15 | 구본준 | 반도체 소자의 격리층 형성 방법 |
| US6239001B1 (en) | 1997-01-10 | 2001-05-29 | Nec Corporation | Method for making a semiconductor device |
| US6258695B1 (en) | 1999-02-04 | 2001-07-10 | International Business Machines Corporation | Dislocation suppression by carbon incorporation |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2620403B2 (ja) | 1997-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5196367A (en) | Modified field isolation process with no channel-stop implant encroachment | |
| JP3880207B2 (ja) | トレンチ隔離の形成方法 | |
| US4178191A (en) | Process of making a planar MOS silicon-on-insulating substrate device | |
| JP2521611B2 (ja) | ツインウェルを有するｃｍｏｓの製造方法 | |
| JPH02222161A (ja) | 半導体装置の製造方法 | |
| US5208181A (en) | Locos isolation scheme for small geometry or high voltage circuit | |
| JPH04155829A (ja) | 半導体装置の製造方法 | |
| JPH06232247A (ja) | 絶縁層上に隔離された半導体層を製造する方法 | |
| JPH0473296B2 (ja) | ||
| JPH07176742A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPH065588A (ja) | 半導体装置の製造方法 | |
| KR100253268B1 (ko) | 반도체 소자 절연방법 | |
| JPH0316150A (ja) | 半導体素子の製造方法 | |
| KR100268901B1 (ko) | 반도체소자의격리영역형성방법 | |
| JPH0467648A (ja) | 半導体装置の製造方法 | |
| JPH049371B2 (ja) | ||
| JPS628939B2 (ja) | ||
| JPS5916340A (ja) | 半導体装置の製造方法 | |
| KR930010110B1 (ko) | 반도체 장치의 소자분리 방법 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPH05211230A (ja) | 半導体装置の製造方法 | |
| JPH0117256B2 (ja) | ||
| JPH01274448A (ja) | 素子分離領域の形成方法 | |
| JPS58175843A (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |