JPH049371B2 - - Google Patents
Info
- Publication number
- JPH049371B2 JPH049371B2 JP57148926A JP14892682A JPH049371B2 JP H049371 B2 JPH049371 B2 JP H049371B2 JP 57148926 A JP57148926 A JP 57148926A JP 14892682 A JP14892682 A JP 14892682A JP H049371 B2 JPH049371 B2 JP H049371B2
- Authority
- JP
- Japan
- Prior art keywords
- silicate glass
- glass film
- semiconductor substrate
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000005368 silicate glass Substances 0.000 claims description 49
- 239000010408 film Substances 0.000 claims description 44
- 238000009792 diffusion process Methods 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000013039 cover film Substances 0.000 claims description 10
- 229910052787 antimony Inorganic materials 0.000 claims description 7
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000002955 isolation Methods 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 239000007790 solid phase Substances 0.000 description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- UNRFQJSWBQGLDR-UHFFFAOYSA-N methane trihydrofluoride Chemical compound C.F.F.F UNRFQJSWBQGLDR-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Element Separation (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は半導体装置の製造方法に係り、特にバ
イポーラ型半導体装置に於ける埋没拡散層の形成
方法に関する。
イポーラ型半導体装置に於ける埋没拡散層の形成
方法に関する。
(b) 技術の背景
半導体基板面に不純物拡散領域を形成する方法
の一つに導電型不純物を含んだ珪酸ガラス（シリ
ケート・グラス）から固相−固相・拡散を行つて
形成する方法がある。
の一つに導電型不純物を含んだ珪酸ガラス（シリ
ケート・グラス）から固相−固相・拡散を行つて
形成する方法がある。
この方法は通常のガス拡散法に比べて、拡散領
域の深さ、シート抵抗等の基板内ばらつきが少な
く、又イオン注入法に比べて不純物の選択が自由
で（イオン注入法に於ては適切なアンチモン・ソ
ースが得がたい）、且つ高価な設備を必要とした
い等の利点を持つているので、特に大きな径を有
する半導体基板面にアンチモン（Sb）拡散領域
を形成する際には主な方法として用いられる。
域の深さ、シート抵抗等の基板内ばらつきが少な
く、又イオン注入法に比べて不純物の選択が自由
で（イオン注入法に於ては適切なアンチモン・ソ
ースが得がたい）、且つ高価な設備を必要とした
い等の利点を持つているので、特に大きな径を有
する半導体基板面にアンチモン（Sb）拡散領域
を形成する際には主な方法として用いられる。
(c) 従来技術と問題点
従来例えばバイポーラICに於ける埋没拡散層
は、固相−固相・拡散技術を用い、次のような工
程で形成していた。
は、固相−固相・拡散技術を用い、次のような工
程で形成していた。
即ち先ず第１図イに示すように、例えばp-型
半導体基板１上に二酸化シリコン（SiO2）膜２
を形成し、該SiO2膜２に前記半導体基板１に於
ける埋没拡散層を形成しようとする領域面を選択
的に表出する開孔３を形成する。次いで第１図ロ
に示すように該半導体基板１上に、ドーパント・
グラス或るいはスピンオングラス等と称する例え
ばアンチモン（Sb）を所望の高濃度に含んだ珪
酸ガラス層４をスピンコート法により形成し、例
えば900〔℃〕程度で該珪酸ガラス層４を固化す
る。
半導体基板１上に二酸化シリコン（SiO2）膜２
を形成し、該SiO2膜２に前記半導体基板１に於
ける埋没拡散層を形成しようとする領域面を選択
的に表出する開孔３を形成する。次いで第１図ロ
に示すように該半導体基板１上に、ドーパント・
グラス或るいはスピンオングラス等と称する例え
ばアンチモン（Sb）を所望の高濃度に含んだ珪
酸ガラス層４をスピンコート法により形成し、例
えば900〔℃〕程度で該珪酸ガラス層４を固化す
る。
そして該基板を酸素（O2）と窒素（N2）の混
合ガス中に於て1200〜1250〔℃〕程度の高温に加
熱し、珪酸ガラス層４から前記SiO2膜２の開孔
３を介して半導体基板１面に選択的にSbを熱拡
散させ、第１図ハに示すようにp-型半導体基板
１面に選択的にn+型埋没（n+ b）層５を形成して
いた。
合ガス中に於て1200〜1250〔℃〕程度の高温に加
熱し、珪酸ガラス層４から前記SiO2膜２の開孔
３を介して半導体基板１面に選択的にSbを熱拡
散させ、第１図ハに示すようにp-型半導体基板
１面に選択的にn+型埋没（n+ b）層５を形成して
いた。
しかし該従来方法に於ては、(i)第１図ロに示す
SiO2膜２による段差ｈの部分で珪酸ガラス層４
にクラツクが入り、該珪酸ガラス層４が剥離して
拡散が不完成になる、(ii)前記段差部ｈ近傍の珪酸
ガラス層４が厚くなり、その部分のSb供給量が
増すため、第１図ハに示すように埋没拡散層５の
深さが一定にならない、(iii)熱拡散に於ける高温処
理で第１図ハに示すようにSiO2膜２上の珪酸ガ
ラス層４にロゼツト（単結晶粒）６が生じ、その
周囲にSbの極度に高濃度な部分が形成されるた
め、該高濃度領域からSiO2膜２を突きぬけてSb
が半導体基板１面に拡散し、その領域の基板面に
島状n+領域７が形成され、第１図ニに示すよう
に該p-型半導体基板１上にｎ型エピタキシヤル
層８を形成し、該エピタキシヤル層８を複数の素
子領域に分離する際、該図のように素子間分離領
域９が前記島状n+領域７に接した場合に素子間
分離が不完全になる、等の問題があり、バイポー
ラICの製造歩留まりを低下させていた。
SiO2膜２による段差ｈの部分で珪酸ガラス層４
にクラツクが入り、該珪酸ガラス層４が剥離して
拡散が不完成になる、(ii)前記段差部ｈ近傍の珪酸
ガラス層４が厚くなり、その部分のSb供給量が
増すため、第１図ハに示すように埋没拡散層５の
深さが一定にならない、(iii)熱拡散に於ける高温処
理で第１図ハに示すようにSiO2膜２上の珪酸ガ
ラス層４にロゼツト（単結晶粒）６が生じ、その
周囲にSbの極度に高濃度な部分が形成されるた
め、該高濃度領域からSiO2膜２を突きぬけてSb
が半導体基板１面に拡散し、その領域の基板面に
島状n+領域７が形成され、第１図ニに示すよう
に該p-型半導体基板１上にｎ型エピタキシヤル
層８を形成し、該エピタキシヤル層８を複数の素
子領域に分離する際、該図のように素子間分離領
域９が前記島状n+領域７に接した場合に素子間
分離が不完全になる、等の問題があり、バイポー
ラICの製造歩留まりを低下させていた。
(d) 発明の目的
本発明の目的とするところは、上記問題点を鑑
み、拡散ソースである珪酸ガラス層の剥離や厚さ
の不均一をなくし一様な深さの拡散領域を容易に
形成させることができ、且つ素子間分離を阻害す
るような島状拡散領域を形成することのない珪酸
ガラス層からの固相−固相・拡散方法を提供し、
バイポーラIC等の製造歩留まりを向上せしめる
ことにある。
み、拡散ソースである珪酸ガラス層の剥離や厚さ
の不均一をなくし一様な深さの拡散領域を容易に
形成させることができ、且つ素子間分離を阻害す
るような島状拡散領域を形成することのない珪酸
ガラス層からの固相−固相・拡散方法を提供し、
バイポーラIC等の製造歩留まりを向上せしめる
ことにある。
(e) 発明の構成
即ち本発明は第１の導電型を有する半導体基板
上にアンチモンを所望の高濃度に含んだ珪酸ガラ
ス液をスピン・コート法により塗布し、熱処理に
より該珪酸ガラス液を固化させ珪酸ガラス膜を形
成し、該珪酸ガラス膜を選択的にエツチング除去
して珪酸ガラス膜パターンを形成し、更に該珪酸
ガラス膜をエツチング除去した領域の半導体基板
表面をエツチング除去して凹部を形成し、該凹部
及び該珪酸ガラス膜パターン表面上に、珪酸ガラ
ス膜パターンからのアウトデイフユージヨンを抑
え、且つ酸素を透過する耐熱性カバー膜を形成
し、前記珪酸ガラス膜パターンから前記半導体基
板内に前記アンチモンを熱拡散せしめて第２導電
型の拡散層を形成し、前記耐熱性カバー膜及び珪
酸ガラス膜パターンを除去した後、前記凹部によ
る段差をもつ前記半導体基板表面上にエピタキシ
ヤル層を成長する工程を有することを特徴とす
る。
上にアンチモンを所望の高濃度に含んだ珪酸ガラ
ス液をスピン・コート法により塗布し、熱処理に
より該珪酸ガラス液を固化させ珪酸ガラス膜を形
成し、該珪酸ガラス膜を選択的にエツチング除去
して珪酸ガラス膜パターンを形成し、更に該珪酸
ガラス膜をエツチング除去した領域の半導体基板
表面をエツチング除去して凹部を形成し、該凹部
及び該珪酸ガラス膜パターン表面上に、珪酸ガラ
ス膜パターンからのアウトデイフユージヨンを抑
え、且つ酸素を透過する耐熱性カバー膜を形成
し、前記珪酸ガラス膜パターンから前記半導体基
板内に前記アンチモンを熱拡散せしめて第２導電
型の拡散層を形成し、前記耐熱性カバー膜及び珪
酸ガラス膜パターンを除去した後、前記凹部によ
る段差をもつ前記半導体基板表面上にエピタキシ
ヤル層を成長する工程を有することを特徴とす
る。
(f) 発明の実施例
以下本発明を一実施例について、第２図イ乃至
ヘに示す一実施例に於ける工程断面図を用いて詳
細に説明する。
ヘに示す一実施例に於ける工程断面図を用いて詳
細に説明する。
本発明の方法を用いて、例えば埋没拡散層を有
するバイポーラIC基板を形成するに際しては、
例えば10〜30（Ω−cm）程度の高比抵抗を有する
p-型シリコン（Si）基板上に、ドーパント・グラ
ス或るいはスピンオン・グラス等と称する例えば
アンチモン（Sb）を所望の高濃度に含んだ珪酸
ガラス液を通常のスピン・コート法で塗布し、
900〔℃〕程度の温度で該塗布ガラス層を固化せし
め、第２図イに示すように、、前記p-型Si基板１
１上に厚さ例えば3000〜5000〔Å〕程度のSbドー
プ珪酸ガラス膜１２′を形成する。そして通常の
フオト・プロセスを用い、前記珪酸ガラス膜１
２′上に埋没拡散層形成領域の上部を覆うレジス
ト・パターン１３ａ，１３ｂを形成する。
するバイポーラIC基板を形成するに際しては、
例えば10〜30（Ω−cm）程度の高比抵抗を有する
p-型シリコン（Si）基板上に、ドーパント・グラ
ス或るいはスピンオン・グラス等と称する例えば
アンチモン（Sb）を所望の高濃度に含んだ珪酸
ガラス液を通常のスピン・コート法で塗布し、
900〔℃〕程度の温度で該塗布ガラス層を固化せし
め、第２図イに示すように、、前記p-型Si基板１
１上に厚さ例えば3000〜5000〔Å〕程度のSbドー
プ珪酸ガラス膜１２′を形成する。そして通常の
フオト・プロセスを用い、前記珪酸ガラス膜１
２′上に埋没拡散層形成領域の上部を覆うレジス
ト・パターン１３ａ，１３ｂを形成する。
次いで前記レジスト・パターン１３ａ，１３ｂ
をマスクにし、例えば三ふつ化メタン（CHF3）
によるドライエツチング或るいはふつ酸系の液に
よるウエツトエツチング等、通常用いられるエツ
チング手段により前記珪酸ガラス膜１２′のパタ
ーンニングを行い、第２図ロに示すように、p-
型Si基板１１の埋没拡散層形成領域上にSbドー
プ珪酸ガラス膜パターン１２ａ，１２ｂを形成す
る。
をマスクにし、例えば三ふつ化メタン（CHF3）
によるドライエツチング或るいはふつ酸系の液に
よるウエツトエツチング等、通常用いられるエツ
チング手段により前記珪酸ガラス膜１２′のパタ
ーンニングを行い、第２図ロに示すように、p-
型Si基板１１の埋没拡散層形成領域上にSbドー
プ珪酸ガラス膜パターン１２ａ，１２ｂを形成す
る。
次いで前記レジスト・パターン１３ａ，１３ｂ
をマスクにしてふつ硝酸（HF＋HNO3）系の液
によるウエツト・エツチング方法等通常のエツチ
ング手段により、前記Sbドープ珪酸ガラス膜パ
ターン１２ａ，１２ｂに覆われていないp-型Si基
板１１面を選択的にエツチングして、第２図ハに
示すように1000〜1500〔Å〕程度の段差（h1）を
有する凹部１４を形成する。この凹部１４は該基
板上にエピタキシヤル層を形成した後、素子間分
離を行う際の目印しになる。なお前記エツチング
はレジスト・パターンを除去した後、珪酸ガラス
膜パターン１２ａ，１２ｂをマスクにして行つて
も良い。
をマスクにしてふつ硝酸（HF＋HNO3）系の液
によるウエツト・エツチング方法等通常のエツチ
ング手段により、前記Sbドープ珪酸ガラス膜パ
ターン１２ａ，１２ｂに覆われていないp-型Si基
板１１面を選択的にエツチングして、第２図ハに
示すように1000〜1500〔Å〕程度の段差（h1）を
有する凹部１４を形成する。この凹部１４は該基
板上にエピタキシヤル層を形成した後、素子間分
離を行う際の目印しになる。なお前記エツチング
はレジスト・パターンを除去した後、珪酸ガラス
膜パターン１２ａ，１２ｂをマスクにして行つて
も良い。
次いでレジスト・パターン１３ａ，１３ｂを除
去した後、第２図ニに示すように該基板面即ち珪
酸ガラス膜パターン１２ａ，１２ｂ及びp-型Si基
板１１面に、珪酸ガラス膜パターン１２ａ，１２
ｂからのSbのアウトデイフユージヨンを阻止し、
且つ酸素（O2）を透過する、例えば1000〜2000
〔Å〕程度の厚さの化学気相成長（CVD）二酸化
シリコン（SiO2）膜等からなる耐熱性カバー膜
１５を形成する。なお該耐熱性カバー膜１５はス
パツタSiO2膜、プラズマSiO2膜等でも良い。
去した後、第２図ニに示すように該基板面即ち珪
酸ガラス膜パターン１２ａ，１２ｂ及びp-型Si基
板１１面に、珪酸ガラス膜パターン１２ａ，１２
ｂからのSbのアウトデイフユージヨンを阻止し、
且つ酸素（O2）を透過する、例えば1000〜2000
〔Å〕程度の厚さの化学気相成長（CVD）二酸化
シリコン（SiO2）膜等からなる耐熱性カバー膜
１５を形成する。なお該耐熱性カバー膜１５はス
パツタSiO2膜、プラズマSiO2膜等でも良い。
次いで該基板を例えば酸素（O2）２０容対窒
素（N2）８０容程度の混合組成を有する酸化性
雰囲気中に於て、例えば1200〜1250〔℃〕程度の
温度で所望の時間加熱し、珪酸ガラス膜パターン
１２ａ，１２ｂ中からSbをp-型Si基板１１面に
選択的に固相−固相熱拡散せしめ、第２図ホに示
すように、珪酸ガラス膜パターン１２ａ，１２ｂ
の下部に例えば３〔μm〕程度の深さのSb拡散層
即ちn+型埋没拡散層（n+b層）１６ａ，１６ｂを
形成する。
素（N2）８０容程度の混合組成を有する酸化性
雰囲気中に於て、例えば1200〜1250〔℃〕程度の
温度で所望の時間加熱し、珪酸ガラス膜パターン
１２ａ，１２ｂ中からSbをp-型Si基板１１面に
選択的に固相−固相熱拡散せしめ、第２図ホに示
すように、珪酸ガラス膜パターン１２ａ，１２ｂ
の下部に例えば３〔μm〕程度の深さのSb拡散層
即ちn+型埋没拡散層（n+b層）１６ａ，１６ｂを
形成する。
なお、珪酸ガラス膜パターン１２ａ，１２ｂは
平らなSi基板１１面に被着され且つカバー膜１５
に覆われているので、該珪酸ガラス膜パターン１
２ａ，１２ｂが該Si基板１１面から剥離すること
はない。
平らなSi基板１１面に被着され且つカバー膜１５
に覆われているので、該珪酸ガラス膜パターン１
２ａ，１２ｂが該Si基板１１面から剥離すること
はない。
又珪酸ガラス膜パターン１２ａ，１２ｂは一様
な厚さを有し、且つカバー膜１５はO2を良く透
過するので該ガラス膜パターン１２ａ，１２ｂの
全領域に対して均等にO2が供給され、形成され
るn+型埋没拡散層１６の不純物濃度及び深さは
一様になる。
な厚さを有し、且つカバー膜１５はO2を良く透
過するので該ガラス膜パターン１２ａ，１２ｂの
全領域に対して均等にO2が供給され、形成され
るn+型埋没拡散層１６の不純物濃度及び深さは
一様になる。
更に又該方法に於てはn+型埋没拡散層１６を
形成する領域上のみにSbドープ珪酸ガラス膜パ
ターン１２ａ，１２ｂが形成されるので、従来方
法のように素子間分離等を行う不必要な領域に島
状のn+領域が形成されることがない。
形成する領域上のみにSbドープ珪酸ガラス膜パ
ターン１２ａ，１２ｂが形成されるので、従来方
法のように素子間分離等を行う不必要な領域に島
状のn+領域が形成されることがない。
次いで前記カバー膜１５及びSbドープ珪酸ガ
ラス膜パターン１２ａ，１２ｂを除去した後該
p-型Si基板１１上に通常のエピタキシヤル成長技
術を用い、例えば厚さ２〔μm〕程度のｎ型Siエ
ピタキシヤル層を形成し、前記p-型Si基板１１面
の段差h1がエピタキシヤル層の上面に投影された
段差部を位置合わせ基準にし、通常のガス拡散或
るいはイオン注入法によりp+型素子間分離領域
を形成し、第２図ヘに示すようなバイポーラIC
基板が提供される。なお同図に於て、１１はp-
型Si基板、１６ａ，１６ｂはn+型埋没拡散層、１
６a′，１６b′はn+型埋没拡散層這い上り部、１７
はn+型Siエピタキシヤル層、１８はp-型素子間
分離領域、h2は基板の段差h1が投影されたエピタ
キシヤル層上の段差を示している。
ラス膜パターン１２ａ，１２ｂを除去した後該
p-型Si基板１１上に通常のエピタキシヤル成長技
術を用い、例えば厚さ２〔μm〕程度のｎ型Siエ
ピタキシヤル層を形成し、前記p-型Si基板１１面
の段差h1がエピタキシヤル層の上面に投影された
段差部を位置合わせ基準にし、通常のガス拡散或
るいはイオン注入法によりp+型素子間分離領域
を形成し、第２図ヘに示すようなバイポーラIC
基板が提供される。なお同図に於て、１１はp-
型Si基板、１６ａ，１６ｂはn+型埋没拡散層、１
６a′，１６b′はn+型埋没拡散層這い上り部、１７
はn+型Siエピタキシヤル層、１８はp-型素子間
分離領域、h2は基板の段差h1が投影されたエピタ
キシヤル層上の段差を示している。
又同図に於てはp-型素子間分離領域１８形成
の際、エピタキシヤル層１７上に形成される酸化
膜は省略してある。
の際、エピタキシヤル層１７上に形成される酸化
膜は省略してある。
(g) 発明の効果
上記実施例に示したように本発明に於ては、固
相−固相・拡散により埋没拡散層を形成する際、
拡散ソースである珪酸ガラス膜は一様な厚さを有
し、且つ被拡散基板面から剥離することがなく、
又珪酸ガラス膜に均等に酸素が供給される。更に
又、埋没拡散層を形成する領域以外には拡散ソー
スである珪酸ガラス膜は存在しない。
相−固相・拡散により埋没拡散層を形成する際、
拡散ソースである珪酸ガラス膜は一様な厚さを有
し、且つ被拡散基板面から剥離することがなく、
又珪酸ガラス膜に均等に酸素が供給される。更に
又、埋没拡散層を形成する領域以外には拡散ソー
スである珪酸ガラス膜は存在しない。
従つて本発明によれば、一様な不純物濃度及び
深さを有する埋没拡散層が形成でき、且つ素子間
分離を行う領域に分離を不完全にするような島状
の不純物拡散領域が形成されることがないので、
バイポーラICの製造歩留まりが向上する。
深さを有する埋没拡散層が形成でき、且つ素子間
分離を行う領域に分離を不完全にするような島状
の不純物拡散領域が形成されることがないので、
バイポーラICの製造歩留まりが向上する。
なおSbドープ珪酸ガラス膜はCVD法で形成し
ても良い。
ても良い。
第１図イ乃至ニは従来方法の工程断面図で、第
２図イ乃至ヘは本発明の方法の一実施例に於ける
工程断面図である。 図に於て、１１はp-型シリコン基板、１２′は
アンチモンドープ珪酸ガラス膜、１２ａ，１２ｂ
はアンチモンドープ珪酸ガラス膜パターン、１３
ａ，１３ｂはレジスト・パターン、１４は凹部、
１５は耐熱性カバー膜、１６ａ，１６ｂはn+型
埋没拡散層、１７はｎ型シリコン・エピタキシヤ
ル層、１８はp+型素子間分離領域、h1，h2は段差
を示す。
２図イ乃至ヘは本発明の方法の一実施例に於ける
工程断面図である。 図に於て、１１はp-型シリコン基板、１２′は
アンチモンドープ珪酸ガラス膜、１２ａ，１２ｂ
はアンチモンドープ珪酸ガラス膜パターン、１３
ａ，１３ｂはレジスト・パターン、１４は凹部、
１５は耐熱性カバー膜、１６ａ，１６ｂはn+型
埋没拡散層、１７はｎ型シリコン・エピタキシヤ
ル層、１８はp+型素子間分離領域、h1，h2は段差
を示す。
Claims (1)
- 【特許請求の範囲】 １ 第１の導電型を有する半導体基板上にアンチ
モンを所望の高濃度に含んだ珪酸ガラス液をスピ
ン・コート法により塗布し、 熱処理により該珪酸ガラス液を固化させ珪酸ガ
ラス膜を形成し、 該珪酸ガラス膜を選択的にエツチング除去して
珪酸ガラス膜パターンを形成し、更に該珪酸ガラ
ス膜をエツチング除去した領域の半導体基板表面
をエツチング除去して凹部を形成し、 該凹部及び該珪酸ガラス膜パターン表面上に、
珪酸ガラス膜パターンからのアウトデイフユージ
ヨンを抑え、且つ酸素を透過する耐熱性カバー膜
を形成し、 前記珪酸ガラス膜パターンから前記半導体基板
内に前記アンチモンを熱拡散せしめて第２導電型
の拡散層を形成し、 前記耐熱性カバー膜及び珪酸ガラス膜パターン
を除去した後、 前記凹部による段差をもつ前記半導体基板表面
上にエピタキシヤル層を成長する工程を有するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14892682A JPS5939042A (ja) | 1982-08-27 | 1982-08-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14892682A JPS5939042A (ja) | 1982-08-27 | 1982-08-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5939042A JPS5939042A (ja) | 1984-03-03 |
| JPH049371B2 true JPH049371B2 (ja) | 1992-02-20 |
Family
ID=15463747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14892682A Granted JPS5939042A (ja) | 1982-08-27 | 1982-08-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5939042A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62162325A (ja) * | 1986-01-13 | 1987-07-18 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPS62198120A (ja) * | 1986-02-25 | 1987-09-01 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH01134914A (ja) * | 1987-11-20 | 1989-05-26 | Fujitsu Ltd | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619107A (en) * | 1979-07-26 | 1981-02-23 | Mitsubishi Electric Corp | Test unit for servo system |
-
1982
- 1982-08-27 JP JP14892682A patent/JPS5939042A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619107A (en) * | 1979-07-26 | 1981-02-23 | Mitsubishi Electric Corp | Test unit for servo system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5939042A (ja) | 1984-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5476813A (en) | Method of manufacturing a bonded semiconductor substrate and a dielectric isolated bipolar transistor | |
| JPH0548617B2 (ja) | ||
| US4088516A (en) | Method of manufacturing a semiconductor device | |
| JPH049371B2 (ja) | ||
| JPS618944A (ja) | 半導体装置およびその製造方法 | |
| JPH04155829A (ja) | 半導体装置の製造方法 | |
| JP2519207B2 (ja) | 半導体装置の製造方法 | |
| JPH0313745B2 (ja) | ||
| JPH0258848A (ja) | 半導体装置の製造方法 | |
| JPH0122731B2 (ja) | ||
| US4012763A (en) | Semiconductor device having insulator film with different prescribed thickness portions | |
| JP2583962B2 (ja) | 半導体装置の製造方法 | |
| JPH0373139B2 (ja) | ||
| JPS5952550B2 (ja) | 半導体装置の製造方法 | |
| JP2002110490A (ja) | 半導体装置用基板及びその製造方法 | |
| JPS6034033A (ja) | 半導体装置の製造方法 | |
| JPS6028142B2 (ja) | 半導体装置の製造方法 | |
| JPH0328070B2 (ja) | ||
| JPH0399421A (ja) | Ｓｏｉ構造の形成方法 | |
| JPS6325700B2 (ja) | ||
| JPH05315443A (ja) | 半導体装置の製造方法 | |
| JPH01283821A (ja) | 半導体装置の製造方法 | |
| JPH01123471A (ja) | 半導体装置の製造方法 | |
| JPS6153740A (ja) | 半導体装置の製造方法 | |
| JPH0227813B2 (ja) | Handotaisochinoseizohoho |