JP2002110490A - 半導体装置用基板及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ウェハの分割を容易にして製造コストを低減
することができる半導体装置用基板及びその製造方法を
提供する。 【解決手段】 シリコンウェハ１上に酸化膜２を形成す
る。次に、酸化膜２上にレジストを塗布し、このレジス
トを所望の複数の埋め込み孔の形状にパターニングした
後、バッファードフッ酸を使用して酸化膜２をエッチン
グする。次いで、テトラメチルアンモニウムヒドロキシ
ド溶液を使用してシリコンウェハ１をウェットエッチン
グすることにより、深さが２５０μｍの正方形状の埋め
込み孔５を形成する。その後、全面の酸化膜２をバッフ
ァードフッ酸を使用してエッチングし、埋め込み孔５の
底部にスピンオングラス剤を塗布することにより、酸化
ケイ素薄膜としてＳＯＧ膜３を形成する。次に、厚さが
２５０±１０μｍであるダイヤモンド基板４をＳＯＧ膜
３上に載置し、これらにクリーンオーブン中で３段階の
熱処理を施す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は高周波電解効果トラ
ンジスタ（ＦＥＴ）、表面弾性波素子（ＳＡＷ）及びサ
ーミスタ等のダイヤモンドデバイスに好適な半導体装置
用基板及びその製造方法に関し、特に、ウェハの分割を
容易に行うことができる半導体装置用基板及びその製造
方法に関する。

【０００２】

【従来の技術】ダイヤモンドは不純物をドーピングする
ことにより半導体とすることができ、不純物がドーピン
グされたダイヤモンドは半導体として優れた特性を有す
る。例えば、一般的に半導体材料として使用されている
シリコンと比して、高いエネルギギャップ、高い破壊電
圧及び高い飽和ドリフト速度等の特徴を有している。ま
た、熱伝導度に優れ、放射性環境下における性能劣化が
抑制されている。なお、ダイヤモンドを含有する電子デ
バイスを実用化するためには、良質で大面積の単結晶ウ
ェハが必要とされる。シリコンからなるウェハのような
大面積ウェハに多数の素子を大量に作製することが可能
となれば、低いコストでの大量生産が可能となる。

【０００３】このため、ダイヤモンドを含有する電子デ
バイスを製造するには良質なダイヤモンド結晶が必要で
ある。良質な結晶を備えたものとしては、天然のダイヤ
モンドからなる基板及び化学気相成長（ＣＶＤ）によっ
てダイヤモンド膜が合成された基板等がある。しかし、
天然ダイヤモンド基板に電子デバイスを製造しようとす
る場合、天然ダイヤモンドの産出量が少ないと共に、そ
の大きい結晶体は得られないので、大面積のウェハを作
製することができない。

【０００４】また、ＣＶＤによるダイヤモンド単結晶膜
の成長方法としては、単結晶又は多結晶のダイヤモンド
基板上にエピタキシャル成長させる方法及びサファイア
基板上にヘテロエピタキシャル成長させる方法等があ
る。更に、多結晶ダイヤモンド膜はシリコン基板上に成
長させることができる。しかし、単結晶ダイヤモンド膜
が成膜された大面積の基板は未だ得られていない。ま
た、その膜厚は１μｍ程度と薄く、表面の凹凸はシリコ
ンウェハに比して大きくなっている。膜厚が厚くなるよ
うに成膜を行うと、基板が反ってしまうという問題点も
生じてくる。これらの他にダイヤモンド膜を超高圧高温
下で人工的に合成する方法もあるが、大径の基板は作製
されていない。

【０００５】そこで、マトリクス状に形成された複数の
ピット内に選択化学気相成長（ＣＶＤ）によってダイヤ
モンドからなる半導体アイランドを形成し、平坦化する
電子デバイスの製造方法が提案されている（特開平１０
−７４７１５号公報）。この従来の電子デバイスの製造
方法においては、平坦化の後に半導体アイランド上に電
子デバイスを作製するが、スクライブラインにおけるダ
イヤモンド層の選択的な成長が抑制されるので、ウェハ
を各電子デバイス（ダイ）に容易に切り分けることがで
きる。

【０００６】

【発明が解決しようとする課題】しかしながら、ＣＶＤ
によってダイヤモンド膜を成膜するには著しく時間がか
かる。また、前述のように半導体アイランドを形成する
従来の方法においては、所期の目的は達成できたもの
の、スクライブラインにおけるダイヤモンド膜の成長及
び付着を完全に防止することは困難であるという問題点
がある。スクライブラインに高硬度のダイヤモンド膜が
存在すると、ダイシングソーを使用してウェハをダイに
切り出す際に、ブレードの刃が欠けてしまう。このよう
に、従来、連続したダイヤモンド層を有するウェハをチ
ップ状の電子デバイス（ダイ）に切り出すことは困難で
あり、このことがダイヤモンドデバイスのコストを引き
上げる要因の一つとなっている。

【０００７】本発明はかかる問題点に鑑みてなされたも
のであって、ウェハの分割を容易にして製造コストを低
減することができる半導体装置用基板及びその製造方法
を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明に係る半導体装置
用基板は、第１の基板と、この第１の基板上に形成され
酸化ケイ素からなる接着層と、この接着層により前記第
１の基板に貼り付けられた複数個の第２の基板と、を有
することを特徴とする。

【０００９】本発明においては、第１の基板上に複数個
の第２の基板が貼り付けられているので、第１の基板を
第２の基板間で分割することにより、張り合わせ基板を
有する複数個のデバイスを同時に得ることができる。

【００１０】前記第１の基板はシリコンウェハからな
り、前記第２の基板はダイヤモンド基板であってもよ
い。

【００１１】また、前記第１の基板上に形成されたダイ
ヤモンド層を有することができる。

【００１２】更に、前記第１の基板は表面に形成された
凹部を有し、前記第２の基板は前記凹部内に配置されて
おり、前記第１の基板の表面と前記第２の基板の表面と
の高さの差は１０μｍ以下であることが好ましい。

【００１３】このような構成とすることにより、後のダ
イヤモンドデバイスの製造工程において既存のシリコン
デバイス用の製造装置を使用することが可能となる。例
えば、一のシリコンウェハ上に複数のダイヤモンド基板
を配置している場合には、各ダイヤモンド基板毎に分割
して複数の素子を作製することができる。また、後のリ
ソグラフィ工程における露光時のフォーカス合わせが容
易となる。なお、シリコンウェハはダイヤモンド基板を
載置するダイとして使用されるが、そのままパッケージ
ングしてもよく、ダイヤモンド基板を剥がしてパッケー
ジングしてもよい。

【００１４】更にまた、前記ダイヤモンド基板は単結晶
ダイヤモンド製であってもよく、前記酸化ケイ素は、ス
ピンオングラスからなってもよい。

【００１５】また、前記第２の基板の前記第１の基板側
の表面に形成された第１の酸化膜を有することが望まし
く、更に、前記ダイヤモンド層上に形成された第２の酸
化膜を有することが望ましい。第１の酸化膜及び第２の
酸化膜はバッファ層として作用するので、接着層とダイ
ヤモンド基板等との間の応力が緩和され、第２の基板の
剥がれが抑制される。

【００１６】本発明に係る半導体装置用基板の製造方法
は、第１の基板上に酸化ケイ素からなる接着層を形成す
る工程と、前記接着層上に複数個の第２の基板を載置す
る工程と、を有することを特徴とする。

【００１７】前記接着層を形成する工程は、前記第１の
基板上にスピンオングラス剤を塗布する工程を有し、前
記第２の基板を載置する工程の後工程として、前記スピ
ンオングラス剤中の溶媒を除去する工程を有することが
できる。

【００１８】本発明においては、所望の位置のみに第２
の基板を配置することができ、ＣＶＤ法によりダイヤモ
ンド基板を成長させる際に生じていたスクライブライン
におけるダイヤモンド膜の成長を防止することができ
る。従って、ウェハの分割が容易になり、電子デバイス
の大量生産が容易なものとなる。

【００１９】また、前記接着層を形成する工程の前工程
として、前記第２の基板の表面に第１の酸化膜を形成す
る工程を有することが望ましく、更に、前記接着層を形
成する工程の前工程として、前記第１の基板の表面に第
２の酸化膜を形成する工程を有することが望ましい。

【００２０】

【発明の実施の形態】以下、本発明の実施例に係る半導
体装置用基板について、添付の図面を参照して具体的に
説明する。図１（ａ）乃至（ｅ）は本発明の第１の実施
例方法に係る半導体装置用基板の製造方法を工程順に示
す断面図である。

【００２１】本実施例方法においては、先ず、図１
（ａ）に示すように、シリコンウェハ１上に、例えば膜
厚が２０００乃至４０００Åの酸化膜（酸化ケイ素薄
膜）２を形成する。この酸化膜２は、シリコンウェハ１
のエッチングの際にマスクとして使用されるが、その膜
厚はシリコンとシリコン酸化物との選択比から所望のエ
ッチング深さに対して十分な厚さである。

【００２２】次に、酸化膜２上にレジストを塗布し、こ
のレジストを所望の複数の埋め込み孔の形状にパターニ
ングする。そして、図１（ｂ）に示すように、バッファ
ードフッ酸を使用して酸化膜２をエッチングする。この
とき、シリコンウェハ１の裏面に形成されている酸化膜
がエッチングされないようにバッファードフッ酸をシリ
コンウェハ１のパターニング面に液盛りする。但し、裏
面にレジスト等の十分な選択比を確保することができる
膜が塗布又は成膜されている場合には、シリコンウェハ
１をバッファードフッ酸液中に浸漬してもよい。その
後、レジストを剥離する。

【００２３】次いで、図１（ｃ）に示すように、テトラ
メチルアンモニウムヒドロキシド溶液（ＴＭＡＨ）を使
用してシリコンウェハ１を、例えば２５０μｍウェット
エッチングすることにより、深さが２５０μｍであり平
面視で１辺の長さが４ｍｍである正方形状の埋め込み孔
５を形成する。このとき、シリコンウェハ１の（１０
０）面と（１１１）面とではエッチングレートが異なっ
ており、（１１１）面は（１００）面に対して５４．７
゜傾斜している。図２はシリコンウェハにおける結晶方
位の関係を示す模式図である。ほとんど完全な平面視で
正方形状の埋め込み孔５をＳｉ（１００）ウェハ１に形
成するためには、図２に示すように、マスクパターンを
＜１１０＞方向に配列した４辺を有する正方形状にする
必要がある。

【００２４】また、ＴＭＡＨは、通常現像液として使用
されているが、シリコンの異方性エッチング液としても
使用可能な溶液である。また、ＴＭＡＨを使用したシリ
コンのエッチングは周知であるので、ここでは埋め込み
孔５を形成する際の条件の例についてのみ説明する。図
３は横軸にＴＭＡＨの濃度をとり、縦軸にエッチングレ
ートをとってＳｉとＳｉＯ₂とのエッチングレートの相
違を示すグラフ図である。また、図４は横軸にＴＭＡＨ
の濃度をとり、縦軸にＳｉのエッチングレート及びピッ
トの高さをとってそれらの関係を示すグラフ図である。
なお、図中の●印はＳｉのエッチングレートを示し、◆
印はＳｉＯ₂のエッチングレートを示し、×印はピット
の高さを示している。

【００２５】図３に示すように、ＴＭＡＨのＳｉとＳｉ
Ｏ₂とに対する選択比は極めて大きく約５０００とな
る。例えば、濃度が２６重量％のＴＭＡＨを使用した場
合、Ｓｉのエッチングレートは６７００Å／分となり、
ＳｉＯ₂のエッチングレートは僅か１．４Å／分とな
る。一方、濃度が１５重量％のＴＭＡＨを使用した場合
には、大きな選択比は得られるが、埋め込み孔の底に高
さが１０μｍ程度のピットが発生する。従って、図４に
示すように、エッチング面の平坦性を保持するために
は、ＴＭＡＨの濃度は２６重量％以上であることが望ま
しい。

【００２６】また、ＴＭＡＨの液温については、５０℃
から９０℃まで上昇するに連れてエッチングレートが下
がる傾向がある。平坦性に重点を置く場合には、エッチ
ングレートが低くても、ＴＭＡＨの液温は９０℃程度で
あることが望ましい。

【００２７】埋め込み孔５を形成した後、図１（ｄ）に
示すように、全面の酸化膜２をバッファードフッ酸を使
用してエッチングする。これにより、深さが２５０μｍ
であり平面視で１辺の長さが４ｍｍである正方形状の埋
め込み孔５が完全に現れる。

【００２８】その後、図１（ｅ）に示すように、埋め込
み孔５の底部にスピンオングラス（ＳＯＧ：Spin On Gl
ass）剤を直接塗布するか、又はスピンコーティングに
より塗布することにより、酸化ケイ素薄膜としてＳＯＧ
膜３を形成する。次に、１辺の長さが４ｍｍであり厚さ
が２５０±１０μｍであるダイヤモンド基板４をＳＯＧ
膜３上に載置し、これらにクリーンオーブン中で３段階
の熱処理を施す。例えば、１段階目の熱処理の条件は８
０℃で５分間の加熱であり、２段階目の熱処理の条件は
１４０℃で５分間の加熱であり、３段階目の熱処理の条
件は３００℃で３０分間の加熱である。これらの熱処理
により、ＳＯＧ膜３が乾燥及び焼成され、ダイヤモンド
基板４がシリコンウェハ１に貼り付けられる。なお、上
述の熱処理条件は、ＳＯＧ膜３が乾燥されてダイヤモン
ド基板４がシリコンウェハ１に固定されるのに十分なも
のであればよい。また、ダイヤモンド基板４は多結晶ダ
イヤモンド又は単結晶ダイヤモンドのいずれから構成さ
れていてもよい。貼り付け後のシリコンウェハ１の表面
とダイヤモンド基板４の表面の高さの誤差は±１０μｍ
以内となっている。

【００２９】なお、ＳＯＧ膜は不純物を含まず、シリコ
ンプロセスにおいて、一般的に層間絶縁膜として使用さ
れている。その形成の際には、液状のＳＯＧ剤を所望の
位置に塗布し、一般的に１００℃程度で乾燥を行い、有
機溶媒を揮発させ、更に高温でアニール処理を施すこと
により、酸化ケイ素の薄膜を形成する。ＳＯＧ剤のアニ
ール温度は溶媒の種類とＳＯＧの種類により決定されて
いる。

【００３０】このようにして製造された本発明の第１の
実施例に係る半導体装置用基板には、その後、既存のシ
リコンデバイス製造装置を使用してトランジスタ等の素
子が形成される。このとき、例えば、シリコンウェハの
分野で使用されているエッチング装置、電子線描画装置
及びステッパ等のリソグラフィ装置、スパッタリング装
置及びＣＶＤ装置等の薄膜成長装置、酸化炉及び拡散炉
等の加熱炉並びに評価装置等がそのまま使用可能であ
る。

【００３１】また、スクライブラインにダイヤモンド膜
が形成される虞がないので、各ダイヤモンド基板４を容
易に切り出すことができる。

【００３２】更に、ダイヤモンド基板４の表面とシリコ
ンウェハ１との表面がほぼ同一の高さにあるので、リソ
グラフィ工程における露光時のフォーカシングを容易に
行うことが可能である。また、ダイヤモンド基板４とシ
リコンウェハ１との接着にＳＯＧ膜３が使用されている
ので、ダイヤモンド基板４又はシリコンウェハ１への不
純物の拡散は生じない。更に、ＳＯＧ膜３基板間の絶縁
物としても機能する。ＳＯＧ膜３の乾燥は約３００℃程
度の低温で行うことが可能であるので、処理が容易であ
る。更にまた、ＳＯＧ膜３はフッ酸によりエッチングが
可能である。従って、必要な場合にダイヤモンド基板４
を容易にシリコンウェハ１から取り外すことができる。
また、ダイヤモンド基板４の１個当たりの面積がシリコ
ンウェハ１のそれよりも小さいので、同時に複数のダイ
ヤモンド基板４に対して処理を行うことが可能である。

【００３３】次に、本発明の第２の実施例方法について
説明する。図５は本発明の第２の実施例方法に係る半導
体装置用基板の製造方法を示す断面図である。なお、図
５に示す第２の実施例方法において、図１（ａ）乃至
（ｅ）に示す第１の実施例方法と同一の構成要素には、
同一の符号を付してその詳細な説明は省略する。

【００３４】第２の実施例方法においては、図１（ｄ）
に示すように、酸化膜２を除去した後、直ちにＳＯＧ膜
３を塗布するのではなく、先ず、図５に示すように、シ
リコンウェハ１の全面にＣＶＤ法によりダイヤモンド層
６を形成する。その後、埋め込み孔５内のダイヤモンド
層６上にＳＯＧ膜３を塗布し、乾燥及び焼成を行う等第
１の実施例方法と同様の工程を行うことにより、ダイヤ
モンド基板４をシリコンウェハ１に貼り付ける。

【００３５】なお、ダイヤモンド層６を形成する前に、
スクライブラインに沿ってシリコンウェハ１に切り込み
を入れておくことが望ましい。

【００３６】このようにして製造された本発明の第２の
実施例に係る半導体装置用基板においては、シリコンウ
ェハ１の表面の露出が回避されるので、電子デバイス作
製時のダイヤモンド基板４上へのダイヤモンド成膜工程
における不純物のドーピングが防止されると共に、ドラ
イエッチング工程におけるエッチング特性への悪影響が
抑制される。

【００３７】一般に、ダイヤモンド基板上に電子デバイ
スを作製する場合には、ダイヤモンド層をダイヤモンド
基板上に成膜する必要があるが、シリコンウェハの表面
が露出していると、その表面が成膜時に水素含有量が高
いプラズマに曝されてエッチングされる。このとき、シ
リコンウェハ中のリン及びボロン等の不純物が、既に成
膜されているダイヤモンド層中にドーピングされる虞が
ある。

【００３８】また、ダイヤモンド基板上に電子デバイス
を作製する場合には、ドライエッチングを行う必要があ
るが、シリコン基板の表面が露出していると、ドライエ
ッチング工程においてシリコンウェハにバイアス電圧が
印加されることになる。この場合、貼り付けられたダイ
ヤモンド基板表面とシリコンウェハ表面とでバイアス電
圧の掛かり方が相違することがある。このような場合に
は、ダイヤモンド基板とシリコンウェハとのエッチング
特性に悪影響が及ぶ虞がある。また、エッチングされた
シリコンによる悪影響も考えられる。

【００３９】一方、第２の実施例のようにシリコンウェ
ハ１の表面がダイヤモンド層６により被覆されていれ
ば、上述のような不具合は抑制される。

【００４０】次に、本発明の第３の実施例方法について
説明する。図６は本発明の第３の実施例方法に係る半導
体装置用基板の製造方法を示す断面図である。なお、図
６に示す第３の実施例方法において、図１（ａ）乃至
（ｅ）に示す第１の実施例方法と同一の構成要素には、
同一の符号を付してその詳細な説明は省略する。

【００４１】第３の実施例方法においては、図１（ｄ）
に示すように、酸化膜２を除去した後、図６に示すよう
に、シリコンウェハ１の表面上に膜厚が、例えば３００
０乃至４０００Åの酸化膜７ａをＣＶＤ法により形成す
る。このＣＶＤ法としては、例えばシリコンウェハ１の
温度を一般的な３５０乃至４００℃とし、テトラエトキ
シオルソシリケート（ＴＥＯＳ）と酸素との混合ガスを
使用したプラズマＣＶＤ法を採用する。同様のプラズマ
ＣＶＤ法により、ダイヤモンド基板４の裏面に膜厚が、
例えば３０００乃至４０００Åの酸化膜７ｂを形成す
る。その後、第１の実施例方法と同様に、埋め込み孔５
内の酸化膜７ａ上にＳＯＧ膜３を形成する。そして、ダ
イヤモンド基板４を酸化膜７ｂが形成された裏面を下側
にしてＳＯＧ膜３上に貼り付け、乾燥及びアニールを行
う。これにより、ＴＥＯＳ／ＳＯＧ／ＴＥＯＳ構造を形
成する。

【００４２】このようにして製造された本発明の第３の
実施例に係る半導体装置用基板においては、ＴＥＯＳ酸
化膜７ｂがバッファ層として機能するので、ダイヤモン
ド基板４とＳＯＧ膜３との間の応力が緩和される。この
ため、ダイヤモンド基板４がＳＯＧ３からより剥がれ難
くなる。従って、ＣＶＤ酸化膜をシリコンウェハ１上に
形成していない場合であっても耐硫酸過水性及び短時間
の耐フッ酸性があることは確認されているが、特に第３
の実施例においては、耐薬品性及び耐超音波洗浄性が著
しく高い。

【００４３】なお、プラズマＣＶＤ法は、ＴＥＯＳと酸
素との混合ガスを使用するものに限定されるものではな
く、シランと酸素との混合ガスを使用したものでも同様
の効果が得られるものと推測できる。

【００４４】また、シリコンウェハ１とＳＯＧ膜３との
密着性は十分に高いものであるので、酸化膜７ａを省略
しても同様の剥がれを防止する効果は得られる。

【００４５】更に、酸素雰囲気下でのプラズマＣＶＤ法
による酸化膜形成時のダイヤモンド基板温度は５００℃
以下であることが好ましい。ダイヤモンド基板の温度が
５００℃を超えると、膜質にも依存するが、ダイヤモン
ドと酸素とが反応して基板がエッチングされてしまうか
らである。また、活性な酸素が多量に供給される雰囲気
下においてエッチング限界温度が下がる虞もある。

【００４６】なお、シリコンウェハ上のダイヤモンド層
を形成した後にその上にＣＶＤ酸化膜を形成し、ＳＯＧ
膜を使用した貼り付けを行った場合にも、同様の効果が
得られる。図７は本発明の第４の実施例方法に係る半導
体装置用基板の製造方法を示す断面図である。なお、図
７に示す第４の実施例方法において、図５又は６に示す
第２又は第３の実施例方法と同一の構成要素には、同一
の符号を付してその詳細な説明は省略する。

【００４７】第４の実施例方法においては、第２の実施
例方法と同様に、シリコンウェハ１に埋め込み孔を形成
し酸化膜を除去した後、図７に示すように、全面にＣＶ
Ｄ法によりダイヤモンド層６を形成する。そして、ダイ
ヤモンド層６上に、第３の実施例方法と同様のＴＥＯＳ
と酸素との混合ガスを使用したプラズマＣＶＤ法により
酸化膜７ａを形成し、同様にダイヤモンド基板４の裏面
に酸化膜７ｂを形成する。その後、第１の実施例方法と
同様に、埋め込み孔５内の酸化膜７ａ上にＳＯＧ膜３を
形成する。そして、ダイヤモンド基板４を酸化膜７ｂが
形成された裏面を下側にしてＳＯＧ膜３上に貼り付け、
乾燥及びアニールを行う。これにより、ＴＥＯＳ／ＳＯ
Ｇ／ＴＥＯＳ構造を形成する。

【００４８】このようにして製造された本発明の第４の
実施例に係る半導体装置用基板においても、ＴＥＯＳ酸
化膜７ｂがバッファ層として機能するので、ダイヤモン
ド基板４とＳＯＧ膜３との間の応力及びダイヤモンド層
６とＳＯＧ膜３との間の応力が緩和される。このため、
ダイヤモンド基板４がＳＯＧ３からより一層剥がれ難く
なる。

【００４９】また、第２の実施例と同様に、シリコンウ
ェハ１の表面の露出が回避されるので、電子デバイス作
製時にダイヤモンド基板４上へ半導体として所望の特性
を備えたダイヤモンド層を成膜する際におけるダイヤモ
ンド層への不純物のドーピング及びエッチング特性への
悪影響が防止される。従って、第４の実施例の構造が電
子デバイス作製のためのダイヤモンド基板として最も好
ましいものである。

【００５０】なお、本発明は図２に示すような円形のシ
リコンウェハへの適用に限定されるものではない。例え
ば、矩形又は正方形のウェハ等の任意の形状のウェハに
適用可能である。

【００５１】また、シリコンウェハのエッチングに使用
されるマスクは、酸化膜に限定されるものではない。

【００５２】

【発明の効果】以上詳述したように、本発明によれば、
第１の基板上に酸化ケイ素からなる接着層を介して複数
個の第２の基板を配置しているので、第２の基板間で第
１の基板を分割することにより、同時に複数個の張り合
わせ基板を得ることができる。また、第１の基板の表面
に凹部を形成し、第２の基板をその内部に配置してそれ
らの表面の高さをほぼ均一なものとすることにより、リ
ソグラフィ工程における露光時の焦点合わせを容易に行
うことができる。更に、接着層の酸化ケイ素がＳＯＧか
らなる場合には、基板中への不純物の拡散を防止するこ
とができると共に、その熱処理及びエッチング等の処理
を容易に行うことができる。

【００５３】また、本発明方法によれば、第１の基板の
スクライブラインへのダイヤモンド膜の成長を防止する
ことができるので、その分割を容易に行うことができ
る。従って、大量生産により製造コストを低減すること
ができる。

【図面の簡単な説明】

【図１】（ａ）乃至（ｅ）は本発明の第１の実施例方法
に係る半導体装置用基板の製造方法を工程順に示す断面
図である。

【図２】シリコンウェハにおける結晶方位の関係を示す
模式図である。

【図３】ＳｉとＳｉＯ₂とのエッチングレートの相違を
示すグラフ図である。

【図４】ＴＭＡＨの濃度とＳｉのエッチングレート及び
ピットの高さとの関係を示すグラフ図である。

【図５】本発明の第２の実施例方法に係る半導体装置用
基板の製造方法を示す断面図である。

【図６】本発明の第３の実施例方法に係る半導体装置用
基板の製造方法を示す断面図である。

【図７】本発明の第４の実施例方法に係る半導体装置用
基板の製造方法を示す断面図である。

【符号の説明】

１；シリコンウェハ ２、７ａ、７ｂ；酸化膜 ３；ＳＯＧ膜 ４；ダイヤモンド基板 ５；埋め込み孔 ６；ダイヤモンド層 ７ａ、７ｂ；酸化膜

フロントページの続き (72)発明者 横田 嘉宏 兵庫県神戸市西区高塚台１丁目５番５号 株式会社神戸製鋼所神戸総合技術研究所内 (72)発明者 鈴木 康平 兵庫県神戸市西区高塚台１丁目５番５号 株式会社神戸製鋼所神戸総合技術研究所内

Claims (12)

【特許請求の範囲】
1. 【請求項１】 第１の基板と、この第１の基板上に形成
   され酸化ケイ素からなる接着層と、この接着層により前
   記第１の基板に貼り付けられた複数個の第２の基板と、
   を有することを特徴とする半導体装置用基板。
2. 【請求項２】 前記第１の基板はシリコンウェハからな
   り、前記第２の基板はダイヤモンド基板であることを特
   徴とする請求項１に記載の半導体装置用基板。
3. 【請求項３】 前記第１の基板上に形成されたダイヤモ
   ンド層を有することを特徴とする請求項１又は２に記載
   の半導体装置用基板。
4. 【請求項４】 前記第１の基板は表面に形成された凹部
   を有し、前記第２の基板は前記凹部内に配置されてお
   り、前記第１の基板の表面と前記第２の基板の表面との
   高さの差は１０μｍ以下であることを特徴とする請求項
   １乃至３のいずれか１項に記載の半導体装置用基板。
5. 【請求項５】 前記ダイヤモンド基板は単結晶ダイヤモ
   ンドからなることを特徴とする請求項２乃至４のいずれ
   か１項に記載の半導体装置用基板。
6. 【請求項６】 前記酸化ケイ素は、スピンオングラスか
   らなることを特徴とする請求項１乃至５のいずれか１項
   に記載の半導体装置用基板。
7. 【請求項７】 前記第２の基板の前記第１の基板側の表
   面に形成された第１の酸化膜を有することを特徴とする
   請求項１乃至６のいずれか１項に記載の半導体装置用基
   板。
8. 【請求項８】 前記ダイヤモンド層上に形成された第２
   の酸化膜を有することを特徴とする請求項３乃至７のい
   ずれか１項に記載の半導体装置用基板。
9. 【請求項９】 第１の基板上に酸化ケイ素からなる接着
   層を形成する工程と、前記接着層上に複数個の第２の基
   板を載置する工程と、を有することを特徴とする半導体
   装置用基板の製造方法。
10. 【請求項１０】 前記接着層を形成する工程は、前記第
    １の基板上にスピンオングラス剤を塗布する工程を有
    し、前記第２の基板を載置する工程の後工程として、前
    記スピンオングラス剤中の溶媒を除去する工程を有する
    ことを特徴とする請求項９に記載の半導体装置用基板の
    製造方法。
11. 【請求項１１】 前記接着層を形成する工程の前工程と
    して、前記第２の基板の表面に第１の酸化膜を形成する
    工程を有することを特徴とする請求項９又は１０に記載
    の半導体装置用基板の製造方法。
12. 【請求項１２】 前記接着層を形成する工程の前工程と
    して、前記第１の基板の表面に第２の酸化膜を形成する
    工程を有することを特徴とする請求項９乃至１１のいず
    れか１項に記載の半導体装置用基板の製造方法。