CN114823576A - 一种基于复合衬底的场效应晶体管及其制作方法 - Google Patents
一种基于复合衬底的场效应晶体管及其制作方法 Download PDFInfo
- Publication number
- CN114823576A CN114823576A CN202210395533.9A CN202210395533A CN114823576A CN 114823576 A CN114823576 A CN 114823576A CN 202210395533 A CN202210395533 A CN 202210395533A CN 114823576 A CN114823576 A CN 114823576A
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- silicon layer
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 68
- 239000002131 composite material Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 68
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 62
- 239000010432 diamond Substances 0.000 claims abstract description 62
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 230000005669 field effect Effects 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 238000005498 polishing Methods 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 238000000407 epitaxy Methods 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 238000005553 drilling Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 150000004645 aluminates Chemical class 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3732—Diamonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种基于复合衬底的场效应晶体管及其制作方法，场效应晶体管包括：基础衬底、复合衬底、单晶硅层、介电层、源极区域、漏极区域和栅极区域；基础衬底的表面依次层叠复合衬底、单晶硅层和介电层；复合衬底包括金刚石层和多晶硅层，金刚石层与基础衬底接触，多晶硅层与单晶硅层接触；单晶硅层的两端分别设置有源极掺杂区和漏极掺杂区，源极掺杂区的上方设有源极区域，漏极掺杂区的上方设有漏极区域；介电层设置在单晶硅层的表面；源极区域设置在源极掺杂区的上方的介质层，漏极区域设置在漏极掺杂区的上方的介质层，单晶硅层的未掺杂区的上方的介电层设置有栅极区域。本发明实施例中能够有效降低晶体管场效应管的工艺制造难度。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种基于复合衬底的场效应晶体管及其制作方法。
背景技术
伴随着5G时代的到来，半导体及微电子领域的飞速发展，使得人们对于器件性能及速度的需求越来越大。基于以往的经验，集成电路的发展，主要通过减小晶体管尺寸，提高单位面积芯片内的晶体管数量来实现。但是随着集成电路制程发展，芯片内部晶体管数量的增多导致功率密度急剧上升，芯片平均温度升高，甚至引起芯片的局部过热，进一步提升集成电路的性能变得愈加困难。集成电路中的热主要由晶体管等有源器件运算时产生。由于发热量增大，温度不断上升，从而引起互连线的电迁移现象、晶体管运行效率下降以及漏电功率提高。同时芯片制造的可靠性问题也会因为温度的上升而更加严重。因此，散热问题已经成为制约集成电路性能进一步提升的瓶颈。
现有的场效应晶体管采用单一金刚石作为场效应晶体管的散热衬底，以解决场效应晶体管工作时的热集中问题，但是现有的场效应晶体管采用单一金刚石作为场效应管的散热衬底，由于金刚石的打孔工艺不成熟，随着金刚石厚度的增加，打孔的难度逐渐增加，而且难以在金刚石的表面进行抛光，导致现有的场效应晶体管的工艺制造难度较大。
发明内容
本发明提供了一种基于复合衬底的场效应晶体管及其制作方法，以解决现有的场效应晶体管的工艺制造难度较大的技术问题。
本发明的一个实施例提供了一种基于复合衬底的场效应晶体管，包括：
基础衬底、复合衬底、单晶硅层、介电层、源极区域、漏极区域和栅极区域；
所述基础衬底的表面依次层叠所述复合衬底、所述单晶硅层和所述介电层；
所述复合衬底包括金刚石层和多晶硅层，所述金刚石层与所述基础衬底接触，所述多晶硅层与所述单晶硅层接触；
所述单晶硅层的两端分别设置有源极掺杂区和漏极掺杂区，所述源极掺杂区的上方设有源极区域，所述漏极掺杂区的上方设有漏极区域；
所述介电层设置在所述单晶硅层的表面；
所述源极区域设置在所述源极掺杂区的上方的介质层，所述漏极区域设置在所述漏极掺杂区的上方的介质层，所述源极区域和所述漏极区域之间的单晶硅层的未掺杂区的上方的介电层设置有所述栅极区域。
进一步的，所述场效应晶体管还包括隔离层，所述隔离层穿透所述单晶硅层和所述多晶硅层与所述金刚石层接触。
进一步的，所述源极区域和所述漏极区域之间的单晶硅层的未掺杂区的上方的介电层的长度大于所述栅极区域的长度，所述源极掺杂区的长度大于所述源极区域的长度，所述漏极掺杂区的长度大于所述漏极区域的长度，且所述栅极区域不与所述漏极区域和所述源极区域连接。
进一步的，所述金刚石层包括单晶结构金刚石层和多晶结构金刚石层的其中一种。
本发明实施例提供了一种如上述的场效应晶体管的制作方法，包括：
提供一基础衬底，在所述基础衬底的表面通过外延形成金刚石层，在所述金刚石层的表面通过外延生成多晶硅层；
在临时载板上形成单晶硅，并通过键合的方式转移至所述多晶硅未与所述金刚石层接触的表面；
在所述单晶硅层和所述多晶硅层进行深硅蚀刻形成硅深坑，在所述硅深坑内形成隔离带；
在所述单晶硅层中形成预设深度的源极掺杂区和漏极掺杂区，并在所述单晶硅层的表面形成介电层；
在所述源极掺杂区的上方的介电层上沉积源极结构，在所述漏极掺杂区的上方的介电层上沉积漏极结构，在所述源极区域和所述漏极区域之间的单晶硅层的未掺杂区的上方覆盖的介电层上方沉积栅极结构。
进一步的，在所述单晶硅层的表面形成预设深度的源极掺杂区和漏极掺杂区，包括：
对单晶硅层进行离子掺杂，剥离所述单晶硅层上的光刻胶并对所述单晶硅层的表面进行抛光，得到源极掺杂区和漏极掺杂区。
进一步的，所述介电层的形成方式包括电子束蒸镀、磁控溅射和化学气相沉积。
进一步的，所述金刚石层的外延工艺包括离子蒸镀法、溅射法和化学气相沉积法。
进一步的，所述多晶硅层和所述单晶硅层的表面采用化学机械抛光方法进行表面抛光。
进一步的，所述深硅蚀刻的方法包括KOH溶液湿蚀刻法、氟F基化学气体蚀刻法和Cl2离子体干蚀刻法的其中一种。
在本发明实施例中，复合衬底由金刚石层和多晶硅层组成，其中多晶硅层为通过金刚石层外延形成，通过设置复合衬底作为场效应晶体管的散热衬底，不仅能够有效解决场效应晶体管工作时的热集中问题，而且能够在复合衬底的多晶硅层上进行表面抛光，避免直接对金刚石层进行表面抛光，能够有效降低晶体管场效应管的工艺制造难度。
附图说明
图1是本发明实施例提供的一种基于复合衬底的场效应晶体管的结构示意图；
图2是本发明实施例提供的一种基于复合衬底的场效应晶体管的制作方法的流程示意图；
图3是本发明实施例提供的一种基于复合衬底的场效应晶体管的制作方法的另一流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
请参阅图1，本发明的一个实施例提供了一种基于复合衬底20的场效应晶体管，包括：
基础衬底10、复合衬底20、单晶硅层30、介电层40、源极区域50、漏极区域60和栅极区域90；
基础衬底10的表面依次层叠复合衬底20、单晶硅层30和介电层40；
复合衬底20包括金刚石层21和多晶硅层22，金刚石层21与基础衬底10接触，多晶硅层22与单晶硅层30接触；
单晶硅层30的两端分别设置有源极掺杂区80和漏极掺杂区70，源极掺杂区80的上方设有源极区域50，漏极掺杂区70的上方设有漏极区域60；
介电层40设置在单晶硅层30的表面；
源极区域50设置在源极掺杂区80的上方的介质层，漏极区域60设置在漏极掺杂区70的上方的介质层，在源极区域50和漏极区域60之间的单晶硅层30的未掺杂区的上方的介电层40设置栅极区域90。
在本发明实施例中，复合衬底20由金刚石层21和多晶硅层22组成，其中多晶硅层22为通过金刚石层21外延形成，通过设置复合衬底20作为场效应晶体管的散热衬底，不仅能够有效解决场效应晶体管工作时的热集中问题，而且能够在复合衬底20的多晶硅层22上进行表面抛光，避免直接对金刚石层21进行表面抛光，能够有效降低晶体管场效应管的工艺制造难度。
在一个实施例中，场效应晶体管还包括隔离层100，隔离层100穿透单晶硅层30和多晶硅层22与金刚石层21接触。
本发明实施例中的隔离层100为氧化硅隔离层100，其形成方法包括：采用曝光/显影的手段，在单晶硅表面形成图案，对单晶硅及多晶硅层22进行深硅蚀刻形成硅深孔，在硅深孔内沉积氧化硅并剥离光刻胶，形成氧化硅的隔离层100，该隔离层100穿透单晶硅层30和多晶硅层22与金刚石层21接触。
在一个实施例中，源极区域50和漏极区域60之间的单晶硅层30的未掺杂区的上方的介电层40的长度大于栅极区域90的长度，源极掺杂区80的长度大于源极区域50的长度，漏极掺杂区70的长度大于漏极区域60的长度，且栅极区域90不与漏极区域60和源极区域50连接。
在一个实施例中，金刚石层21包括单晶结构金刚石层21和多晶结构金刚石层21的其中一种。
在本发明实施例中，金刚石层21可以为单晶体结构也可以为多晶体结构，金刚石的厚度为1μm-10μm；金刚石层21可以进行表面抛光，也可以不进行表面抛光；金刚石的导热率在136-2000W/(m·K)。
实施本发明实施例，具有以下有益效果：
在本发明实施例中，复合衬底20由金刚石层21和多晶硅层22组成，其中多晶硅层22为通过金刚石层21外延形成，通过设置复合衬底20作为场效应晶体管的散热衬底，不仅能够有效解决场效应晶体管工作时的热集中问题，而且能够在复合衬底20的多晶硅层22上进行表面抛光，避免直接对金刚石层21进行表面抛光，能够有效降低晶体管场效应管的工艺制造难度。
请参阅图2，本发明实施例提供了一种如上述的场效应晶体管的制作方法，包括：
S1、提供一基础衬底10，在基础衬底10的表面通过外延形成金刚石层21，在金刚石层21的表面通过外延生成多晶硅层22；
在本发明实施例中，基础衬底10包括硅晶圆，通过氧化硅晶圆表面，外延生成金刚石层21，清除金刚石层21表面的杂质和污染处之后，通过异质外延的方式生成多晶硅层22，并采用化学机械抛光方法对多晶硅层22表面进行打磨处理。
S2、在临时载板上形成单晶硅，并通过键合的方式转移至多晶硅未与金刚石层21接触的表面；
在本发明实施例中，键合的方式包括直接键合方式，即经过表面处理的两个样品，先在室温下进行预键合，然后在高温下(500-1000℃)退火，最后直接键合成为整体。
S3、在单晶硅层30和多晶硅层22进行深硅蚀刻形成硅深坑，在硅深坑内形成隔离带；
在本发明实施例中，隔离带的填充工艺包括PECVD、MOCVD、LPCVD等化学气相沉积方式。
S4、在单晶硅层30中形成预设深度的源极掺杂区80和漏极掺杂区70，并在单晶硅层30的表面形成介电层40；
S5、在源极掺杂区80的上方的介电层40上沉积源极结构，在漏极掺杂区70的上方的介电层40上沉积漏极结构，在源极区域50和漏极区域60之间的单晶硅层30的未掺杂区的上方覆盖的介电层40上方沉积栅极结构。
在本发明实施例中，采用曝光/显影的方法，在介电层40表面进行开孔，从而暴露出介电层40的源极掺杂区80和漏极掺杂区70。其中，介电层40的材料包括SiO2，Si3N4、SiOxNy、Ta2O5、TiO2、Al2O3、硅酸盐、铝酸盐，以及Hf、Zr、稀土元素的氧化物。栅极、源极和漏极材料包括金属或金属合金。
请参阅图3，为本发明实施例提供的一种基于复合衬底20的场效应晶体管的制作方法的另一流程示意图。
在一个实施例中，在单晶硅层30的表面形成预设深度的源极掺杂区80和漏极掺杂区70，包括：
对单晶硅层30进行离子掺杂，剥离单晶硅层30上的光刻胶并对单晶硅层30的表面进行抛光，得到源极掺杂区80和漏极掺杂区70。本发明实施例在对单晶硅层30进行离子掺杂之前，还包括：采用曝光/显影的手段，在单晶硅表面形成图案。
在本发明实施例中，光刻胶可以为正性光刻胶，也可以为负性光刻胶。
在一个实施例中，介电层40的形成方式包括电子束蒸镀、磁控溅射和化学气相沉积。
在一个实施例中，金刚石层21的外延工艺包括离子蒸镀法、溅射法和化学气相沉积法。
在一个实施例中，多晶硅层22和单晶硅层30的表面采用化学机械抛光方法进行表面抛光，经过抛光处理后的多晶硅层22的表面粗糙度<15nm。
在一个实施例中，深硅蚀刻的方法包括KOH溶液湿蚀刻法、氟F基化学气体蚀刻法和Cl2离子体干蚀刻法的其中一种。
实施本发明实施例，具有以下有益效果：
本发明实施例通过在基础衬底10的表面外延形成金刚石层21，在金刚石层21的表面通过外延生成多晶硅层22，能够在相同衬底厚度的情况下，有效减小金刚石层21衬底的厚度，从而能够有效降低金刚石层21打孔的难度；而且本发明实施例在金刚石层21额表面外延晶格结构相近的多晶硅层22，能够有效降低材料的形变，能够有效提高场效应晶体管的工作稳定性。
进一步的，本发明实施例的复合衬底20由金刚石层21和多晶硅层22组成，其中多晶硅层22为通过金刚石层21外延形成，通过设置复合衬底20作为场效应晶体管的散热衬底，不仅能够有效解决场效应晶体管工作时的热集中问题，而且能够在复合衬底20的多晶硅层22上进行表面抛光，避免直接对金刚石层21进行表面抛光，能够有效降低晶体管场效应管的工艺制造难度。
以上是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种基于复合衬底的场效应晶体管，其特征在于，包括：
基础衬底、复合衬底、单晶硅层、介电层、源极区域、漏极区域和栅极区域；
所述基础衬底的表面依次层叠所述复合衬底、所述单晶硅层和所述介电层；
所述复合衬底包括金刚石层和多晶硅层，所述金刚石层与所述基础衬底接触，所述多晶硅层与所述单晶硅层接触；
所述单晶硅层的两端分别设置有源极掺杂区和漏极掺杂区，所述源极掺杂区的上方设有源极区域，所述漏极掺杂区的上方设有漏极区域；
所述介电层设置在所述单晶硅层的表面；
所述源极区域设置在所述源极掺杂区的上方的介质层，所述漏极区域设置在所述漏极掺杂区的上方的介质层，所述源极区域和所述漏极区域之间的单晶硅层的未掺杂区的上方的介电层设置有所述栅极区域。
2.如权利要求1所述的基于复合衬底的场效应晶体管，其特征在于，还包括隔离层，所述隔离层穿透所述单晶硅层和所述多晶硅层与所述金刚石层接触。
3.如权利要求1所述的基于复合衬底的场效应晶体管，其特征在于，所述源极区域和所述漏极区域之间的单晶硅层的未掺杂区的上方的介电层的长度大于所述栅极区域的长度，所述源极掺杂区的长度大于所述源极区域的长度，所述漏极掺杂区的长度大于所述漏极区域的长度，且所述栅极区域不与所述漏极区域和所述源极区域连接。
4.如权利要求1所述的基于复合衬底的场效应晶体管，其特征在于，其特征在于，所述金刚石层包括单晶结构金刚石层和多晶结构金刚石层的其中一种。
5.一种如权利要求1-4任意一项所述的基于复合衬底的场效应晶体管的制作方法，其特征在于，包括：
提供一基础衬底，在所述基础衬底的表面通过外延形成金刚石层，在所述金刚石层的表面通过外延生成多晶硅层；
在临时载板上形成单晶硅，并通过键合的方式转移至所述多晶硅未与所述金刚石层接触的表面；
在所述单晶硅层和所述多晶硅层进行深硅蚀刻形成硅深坑，在所述硅深坑内形成隔离带；
在所述单晶硅层中形成预设深度的源极掺杂区和漏极掺杂区，并在所述单晶硅层的表面形成介电层；
在所述源极掺杂区的上方的介电层上沉积源极结构，在所述漏极掺杂区的上方的介电层上沉积漏极结构，在所述源极区域和所述漏极区域之间的单晶硅层的未掺杂区的上方覆盖的介电层上方沉积栅极结构。
6.如权利要求5所述的制作方法，其特征在于，在所述单晶硅层的表面形成预设深度的源极掺杂区和漏极掺杂区，包括：
对单晶硅层进行离子掺杂，剥离所述单晶硅层上的光刻胶并对所述单晶硅层的表面进行抛光，得到源极掺杂区和漏极掺杂区。
7.如权利要求5所述的制作方法，其特征在于，所述介电层的形成方式包括电子束蒸镀、磁控溅射和化学气相沉积。
8.如权利要求5所述的制作方法，其特征在于，所述金刚石层的外延工艺包括离子蒸镀法、溅射法和化学气相沉积法。
9.如权利要求5所述的制作方法，其特征在于，所述多晶硅层和所述单晶硅层的表面采用化学机械抛光方法进行表面抛光。
10.如权利要求5所述的制作方法，其特征在于，所述深硅蚀刻的方法包括KOH溶液湿蚀刻法、氟F基化学气体蚀刻法和Cl 2离子体干蚀刻法的其中一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210395533.9A CN114823576A (zh) | 2022-04-15 | 2022-04-15 | 一种基于复合衬底的场效应晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210395533.9A CN114823576A (zh) | 2022-04-15 | 2022-04-15 | 一种基于复合衬底的场效应晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114823576A true CN114823576A (zh) | 2022-07-29 |
Family
ID=82535880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210395533.9A Pending CN114823576A (zh) | 2022-04-15 | 2022-04-15 | 一种基于复合衬底的场效应晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114823576A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024077552A1 (zh) * | 2022-10-13 | 2024-04-18 | 广东省科学院半导体研究所 | 3d堆叠封装结构及其制造方法 |
-
2022
- 2022-04-15 CN CN202210395533.9A patent/CN114823576A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024077552A1 (zh) * | 2022-10-13 | 2024-04-18 | 广东省科学院半导体研究所 | 3d堆叠封装结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4961668B2 (ja) | 半導体装置の製造方法 | |
| US5476813A (en) | Method of manufacturing a bonded semiconductor substrate and a dielectric isolated bipolar transistor | |
| EP0242506B1 (en) | Sidewall spacers for cmos circuits stress relief/isolation and method for making | |
| EP0867921A2 (en) | Substrate and production method thereof | |
| JPH01117043A (ja) | 基板中にエピタキシヤル・シリコン成長層を形成する方法 | |
| JPS61296709A (ja) | 半導体装置の製造方法 | |
| TW202009986A (zh) | 絕緣層上半導體（soi）基底及其形成的方法 | |
| JP3033655B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN114823576A (zh) | 一种基于复合衬底的场效应晶体管及其制作方法 | |
| US11456367B2 (en) | Trench gate structure and method of forming a trench gate structure | |
| KR100209367B1 (ko) | 반도체 소자의 소자분리 절연막 형성방법 | |
| WO2022001780A1 (zh) | 绝缘体上半导体结构的制造方法 | |
| CN111834286B (zh) | 半导体绝缘衬底、晶体管及其制备方法 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| US5851901A (en) | Method of manufacturing an isolation region of a semiconductor device with advanced planarization | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| WO2022001779A1 (zh) | 绝缘体上半导体结构的制造方法 | |
| US20150311327A1 (en) | Itc-igbt and manufacturing method therefor | |
| CN116779666B (zh) | 一种带esd结构的igbt芯片及其制作方法 | |
| JPS62133760A (ja) | バイポ−ラ・トランジスタの製造方法 | |
| JP3321527B2 (ja) | 半導体装置の製造方法 | |
| JPS60189235A (ja) | 半導体装置の製造方法 | |
| WO2022179615A1 (zh) | 绝缘体上半导体结构的制造方法 | |
| CN112802755A (zh) | 平面与沟槽相结合场效应半导体器件制造方法 | |
| JPH02126650A (ja) | 誘電体分離半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |