JPH04245662A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04245662A JPH04245662A JP1062791A JP1062791A JPH04245662A JP H04245662 A JPH04245662 A JP H04245662A JP 1062791 A JP1062791 A JP 1062791A JP 1062791 A JP1062791 A JP 1062791A JP H04245662 A JPH04245662 A JP H04245662A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- oxide film
- groove
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000002955 isolation Methods 0.000 claims abstract description 34
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 31
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 12
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 12
- 239000007864 aqueous solution Substances 0.000 claims abstract description 9
- 229920006395 saturated elastomer Polymers 0.000 claims abstract description 5
- 239000012212 insulator Substances 0.000 claims description 21
- 239000007791 liquid phase Substances 0.000 claims description 17
- 238000001947 vapour-phase growth Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 9
- 239000002253 acid Substances 0.000 claims description 7
- 238000001459 lithography Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052710 silicon Inorganic materials 0.000 abstract description 16
- 239000010703 silicon Substances 0.000 abstract description 16
- 238000001312 dry etching Methods 0.000 abstract description 6
- 238000000206 photolithography Methods 0.000 abstract description 4
- 229910052739 hydrogen Inorganic materials 0.000 abstract 1
- 239000001257 hydrogen Substances 0.000 abstract 1
- -1 hydrogen hexafluoro silicate Chemical class 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000012808 vapor phase Substances 0.000 description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 5
- 229910001936 tantalum oxide Inorganic materials 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- OEIMLTQPLAGXMX-UHFFFAOYSA-I tantalum(v) chloride Chemical compound Cl[Ta](Cl)(Cl)(Cl)Cl OEIMLTQPLAGXMX-UHFFFAOYSA-I 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】 本発明は、半導体デバイスの
微細素子分離技術を改良した半導体装置の製造方法に関
するものである。
微細素子分離技術を改良した半導体装置の製造方法に関
するものである。
【０００２】
【従来の技術】集積回路は共通の半導体シリコン基板上
において、互いに絶縁層分離された複数の能動素子を含
んでいる。従来の素子分離技術による半導体装置の製造
方法では、半導体基板は埋込絶縁物を介してアクテイブ
領域とフィールド領域とに分離され、素子はアクテイブ
領域につくられるが、従来、上記分離は（図４）に示す
工程によって行われていた。
において、互いに絶縁層分離された複数の能動素子を含
んでいる。従来の素子分離技術による半導体装置の製造
方法では、半導体基板は埋込絶縁物を介してアクテイブ
領域とフィールド領域とに分離され、素子はアクテイブ
領域につくられるが、従来、上記分離は（図４）に示す
工程によって行われていた。
【０００３】まず、半導体シリコン基板１１上にレジス
トパターン１２を形成する（図４（ａ））。レジストパ
ターン１２をマスクとして、ドライエッチングにより半
導体シリコン基板１１を素子分離に必要な深さまでエッ
チングする（図４（ｂ））。レジストパターン１２を除
去し、基板の溝が完全に埋まるまで、半導体シリコン基
板１１上に酸化膜４１を堆積する（図４（ｃ））。酸化
膜４１上に平坦化のためにレジスト４２を塗布する（図
４（ｄ））。レジスト４２および酸化膜４１に対して等
しいエッチ速度を有する条件のもとにドライエッチング
を行い、半導体シリコン基板表面を露出させ素子分離を
形成する（図４（ｅ））。
トパターン１２を形成する（図４（ａ））。レジストパ
ターン１２をマスクとして、ドライエッチングにより半
導体シリコン基板１１を素子分離に必要な深さまでエッ
チングする（図４（ｂ））。レジストパターン１２を除
去し、基板の溝が完全に埋まるまで、半導体シリコン基
板１１上に酸化膜４１を堆積する（図４（ｃ））。酸化
膜４１上に平坦化のためにレジスト４２を塗布する（図
４（ｄ））。レジスト４２および酸化膜４１に対して等
しいエッチ速度を有する条件のもとにドライエッチング
を行い、半導体シリコン基板表面を露出させ素子分離を
形成する（図４（ｅ））。
【０００４】以上のような方法により、半導体デバイス
の絶縁膜による素子分離を行うことができる。しかし、
この方法では、酸化膜上にレジストを塗布し平坦化し、
エッチバックの工程が必要となり、工程数が増える。し
かも、分離幅つまり基板の溝の幅が狭い所と広い所が混
在している場合、完全に平坦化するためには複雑な工程
が必要となる。
の絶縁膜による素子分離を行うことができる。しかし、
この方法では、酸化膜上にレジストを塗布し平坦化し、
エッチバックの工程が必要となり、工程数が増える。し
かも、分離幅つまり基板の溝の幅が狭い所と広い所が混
在している場合、完全に平坦化するためには複雑な工程
が必要となる。
【０００５】
【発明が解決しようとする課題】上記のように、この従
来の製造方法では、（図４（ｄ））に示すように酸化膜
上にレジストを塗布し平坦化し、エッチバックの工程が
必要となり、工程数が増える。しかも、分離幅つまり基
板の溝の幅が狭い所と広い所が混在している場合、完全
に平坦化するためには複雑な工程が必要となる。また、
ウェハ面内で均一にエッチバックするのは非常に困難で
あり、均一に素子分離を形成することが困難となる。従
って、従来の素子分離技術を用いると、工程が複雑にな
り、均一な素子分離が得られず、半導体集積回路の低コ
スト化，高信頼性にとって大きな障害になるという欠点
がある。
来の製造方法では、（図４（ｄ））に示すように酸化膜
上にレジストを塗布し平坦化し、エッチバックの工程が
必要となり、工程数が増える。しかも、分離幅つまり基
板の溝の幅が狭い所と広い所が混在している場合、完全
に平坦化するためには複雑な工程が必要となる。また、
ウェハ面内で均一にエッチバックするのは非常に困難で
あり、均一に素子分離を形成することが困難となる。従
って、従来の素子分離技術を用いると、工程が複雑にな
り、均一な素子分離が得られず、半導体集積回路の低コ
スト化，高信頼性にとって大きな障害になるという欠点
がある。
【０００６】本発明は、上記課題を解決するもので、微
細素子分離を実現した半導体装置の製造方法を提供する
ことを目的としている。
細素子分離を実現した半導体装置の製造方法を提供する
ことを目的としている。
【０００７】
【課題を解決するための手段】本発明は、リソグラフィ
ー技術により半導体基板上にレジストパターンを形成す
る工程と、前記レジストパターンをマスクとして、前記
半導体基板をエッチングして溝を形成する工程と、前記
溝部に選択的に絶縁物を液相成長させ、前記溝部を埋め
込んで素子分離領域を形成する工程と、前記レジストパ
ターンを除去する工程とを備えて成ることを特徴とする
半導体装置の製造方法を提供するものである。また特に
、前記絶縁物の液相成長は、ケイフッ化水素酸に二酸化
シリコンを溶解した飽和水溶液にアルカリ水溶液を添加
することによって二酸化シリコンを析出させ、シリコン
酸化膜を堆積することを特徴とする上記の半導体装置の
製造方法を提供する。そして、望ましくは、前記絶縁物
の液相成長は、４０℃以下で成長させることを特徴とす
る上記の半導体装置の製造方法を提供する。
ー技術により半導体基板上にレジストパターンを形成す
る工程と、前記レジストパターンをマスクとして、前記
半導体基板をエッチングして溝を形成する工程と、前記
溝部に選択的に絶縁物を液相成長させ、前記溝部を埋め
込んで素子分離領域を形成する工程と、前記レジストパ
ターンを除去する工程とを備えて成ることを特徴とする
半導体装置の製造方法を提供するものである。また特に
、前記絶縁物の液相成長は、ケイフッ化水素酸に二酸化
シリコンを溶解した飽和水溶液にアルカリ水溶液を添加
することによって二酸化シリコンを析出させ、シリコン
酸化膜を堆積することを特徴とする上記の半導体装置の
製造方法を提供する。そして、望ましくは、前記絶縁物
の液相成長は、４０℃以下で成長させることを特徴とす
る上記の半導体装置の製造方法を提供する。
【０００８】また、本発明は、リソグラフィー技術によ
り半導体基板上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、前記半導体基板
をエッチングして溝を形成する工程と、前記溝部に選択
的に絶縁物を気相成長させ、前記溝部を埋め込んで素子
分離領域を形成する工程と、前記レジストパターンを除
去する工程とを備えて成ることを特徴とする半導体装置
の製造方法を提供するものである。また特に、前記絶縁
物の気相成長は、ケイフッ化水素酸とアルカリ水溶液の
蒸気を用いて、シリコン酸化膜を堆積することを特徴と
する上記の半導体装置の製造方法を提供する。そして、
望ましくは、前記絶縁物の気相成長は、２００℃以下で
成長させることを特徴とする上記の半導体装置の製造方
法を提供する。
り半導体基板上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、前記半導体基板
をエッチングして溝を形成する工程と、前記溝部に選択
的に絶縁物を気相成長させ、前記溝部を埋め込んで素子
分離領域を形成する工程と、前記レジストパターンを除
去する工程とを備えて成ることを特徴とする半導体装置
の製造方法を提供するものである。また特に、前記絶縁
物の気相成長は、ケイフッ化水素酸とアルカリ水溶液の
蒸気を用いて、シリコン酸化膜を堆積することを特徴と
する上記の半導体装置の製造方法を提供する。そして、
望ましくは、前記絶縁物の気相成長は、２００℃以下で
成長させることを特徴とする上記の半導体装置の製造方
法を提供する。
【０００９】さらに、また、本発明は、半導体基板上に
シリコン酸化膜を堆積する工程と、リソグラフィー技術
により前記シリコン酸化膜上にレジストパターンを形成
する工程と、前記レジストパターンをマスクとして、前
記シリコン酸化膜をエッチングする工程と、前記半導体
基板をエッチングして溝を形成する工程と、前記レジス
トパターンを除去する工程と、前記溝部に選択的に絶縁
物を気相成長させ、前記溝部を埋め込んで素子分離領域
を形成する工程と、前記シリコン酸化膜を除去する工程
とを備えて成ることを特徴とする半導体装置の製造方法
を提供するものである。そして、望ましくは、前記絶縁
物の気相成長は、３００℃〜５００℃で成長させること
を特徴とする上記の半導体装置の製造方法を提供する。
シリコン酸化膜を堆積する工程と、リソグラフィー技術
により前記シリコン酸化膜上にレジストパターンを形成
する工程と、前記レジストパターンをマスクとして、前
記シリコン酸化膜をエッチングする工程と、前記半導体
基板をエッチングして溝を形成する工程と、前記レジス
トパターンを除去する工程と、前記溝部に選択的に絶縁
物を気相成長させ、前記溝部を埋め込んで素子分離領域
を形成する工程と、前記シリコン酸化膜を除去する工程
とを備えて成ることを特徴とする半導体装置の製造方法
を提供するものである。そして、望ましくは、前記絶縁
物の気相成長は、３００℃〜５００℃で成長させること
を特徴とする上記の半導体装置の製造方法を提供する。
【００１０】
【作用】本発明は、前記した半導体装置の製造方法によ
り、半導体基板に溝を設け、その溝に選択的に絶縁物を
堆積するため、従来の素子分離技術のように平坦化とエ
ッチバックの工程が必要でなくなる。従って、工程が簡
単になり、均一な素子分離を形成することができる。特
に、絶縁物の選択埋め込みを液相で行うことにより、低
温形成（４０℃以下）が可能であり、半導体基板の溝形
成のマスクとして用いたレジストパターンをそのまま液
相選択成長のマスクに用いることが可能であり、さらに
工程が簡単になる。また、絶縁物の選択埋め込みを気相
で行うことにより、液相の場合に比べて成長速度が速く
なる。特に、２００℃以下の低温での気相成長は半導体
基板の溝形成のマスクとして用いたレジストパターンを
そのまま気相選択成長のマスクに用いることが可能であ
り、さらに工程が簡単になる。従って、本発明を用いる
ことによって、工程が簡単化され、均一な半導体デバイ
スの微細素子分離の形成に有効に作用する。
り、半導体基板に溝を設け、その溝に選択的に絶縁物を
堆積するため、従来の素子分離技術のように平坦化とエ
ッチバックの工程が必要でなくなる。従って、工程が簡
単になり、均一な素子分離を形成することができる。特
に、絶縁物の選択埋め込みを液相で行うことにより、低
温形成（４０℃以下）が可能であり、半導体基板の溝形
成のマスクとして用いたレジストパターンをそのまま液
相選択成長のマスクに用いることが可能であり、さらに
工程が簡単になる。また、絶縁物の選択埋め込みを気相
で行うことにより、液相の場合に比べて成長速度が速く
なる。特に、２００℃以下の低温での気相成長は半導体
基板の溝形成のマスクとして用いたレジストパターンを
そのまま気相選択成長のマスクに用いることが可能であ
り、さらに工程が簡単になる。従って、本発明を用いる
ことによって、工程が簡単化され、均一な半導体デバイ
スの微細素子分離の形成に有効に作用する。
【００１１】
【実施例】以下本発明の一実施例の半導体装置の製造方
法について、図面を参照しながら説明する。
法について、図面を参照しながら説明する。
【００１２】（図１）は本発明の実施例における半導体
装置の製造方法の工程断面図を示すものである。ホトリ
ソグラフィー技術により、半導体シリコン基板１１上に
レジストパターン１２を形成した（図１（ａ））。レジ
ストパターン１２をマスクとして、異方性ドライエッチ
ングにより半導体シリコン基板１１に深さ０．５μｍの
溝を形成した（図１（ｂ））。ケイフッ化水素酸に二酸
化シリコンを溶解した飽和水溶液１３に（ＣＨ３）４Ｎ
ＯＨを添加し、二酸化シリコンを析出させた（図１（ｃ
））。析出した二酸化シリコンを基板上に堆積し、４０
℃の成長温度で、基板の溝部に選択的にシリコン酸化膜
１５を溝が完全に埋まるまで成長させた（図１（ｄ））
。この場合、シリコン酸化膜はシリコン上には成長する
が、レジスト上には成長しない。その後に、レジストパ
ターン１２を除去して、素子分離を形成した（図１（ｅ
））。
装置の製造方法の工程断面図を示すものである。ホトリ
ソグラフィー技術により、半導体シリコン基板１１上に
レジストパターン１２を形成した（図１（ａ））。レジ
ストパターン１２をマスクとして、異方性ドライエッチ
ングにより半導体シリコン基板１１に深さ０．５μｍの
溝を形成した（図１（ｂ））。ケイフッ化水素酸に二酸
化シリコンを溶解した飽和水溶液１３に（ＣＨ３）４Ｎ
ＯＨを添加し、二酸化シリコンを析出させた（図１（ｃ
））。析出した二酸化シリコンを基板上に堆積し、４０
℃の成長温度で、基板の溝部に選択的にシリコン酸化膜
１５を溝が完全に埋まるまで成長させた（図１（ｄ））
。この場合、シリコン酸化膜はシリコン上には成長する
が、レジスト上には成長しない。その後に、レジストパ
ターン１２を除去して、素子分離を形成した（図１（ｅ
））。
【００１３】以上のように、本実施例によれば、半導体
基板に溝を設け、その溝に選択的にシリコン酸化膜を堆
積したため、従来の素子分離技術のように平坦化とエッ
チバックの工程が必要でなくなり、工程が簡単になり、
均一な素子分離を形成することができた。また、シリコ
ン酸化膜の選択埋め込みを液相で行うことにより、低温
形成が可能であり、半導体基板の溝形成のマスクとして
用いたレジストパターンをそのまま液相選択成長のマス
クに用いることが可能であり、さらに工程が簡単化され
た。
基板に溝を設け、その溝に選択的にシリコン酸化膜を堆
積したため、従来の素子分離技術のように平坦化とエッ
チバックの工程が必要でなくなり、工程が簡単になり、
均一な素子分離を形成することができた。また、シリコ
ン酸化膜の選択埋め込みを液相で行うことにより、低温
形成が可能であり、半導体基板の溝形成のマスクとして
用いたレジストパターンをそのまま液相選択成長のマス
クに用いることが可能であり、さらに工程が簡単化され
た。
【００１４】なお、本実施例において、液相選択成長に
シリコン酸化膜を用いたが、他の液相選択成長可能な絶
縁膜を用いてもよい。また、液相成長の温度を４０℃に
したが、それ以下でもよい。
シリコン酸化膜を用いたが、他の液相選択成長可能な絶
縁膜を用いてもよい。また、液相成長の温度を４０℃に
したが、それ以下でもよい。
【００１５】以下本発明の第２の実施例について図面を
参照しながら説明する。（図２）は本発明の実施例にお
ける半導体装置の製造方法の工程断面図を示すものであ
る。ホトリソグラフィー技術により、半導体シリコン基
板１１上にレジストパターン１２を形成した（図２（ａ
））。レジストパターン１２をマスクとして、異方性ド
ライエッチングにより半導体シリコン基板１１に深さ０
．５μｍの溝を形成した（図２（ｂ））。ケイフッ化水
素酸と（ＣＨ３）４ＮＯＨの蒸気２１を基板に吹き付け
、二酸化シリコンを堆積した（図２（ｃ））。前記の方
法により、２００℃の成長温度で、基板の溝部に選択的
にシリコン酸化膜１５を溝が完全に埋まるまで成長させ
た（図２（ｄ））。この場合、シリコン酸化膜はシリコ
ン上には成長するが、レジスト上には成長しない。その
後に、レジストパターン１２を除去して、素子分離を形
成した（図２（ｅ））。
参照しながら説明する。（図２）は本発明の実施例にお
ける半導体装置の製造方法の工程断面図を示すものであ
る。ホトリソグラフィー技術により、半導体シリコン基
板１１上にレジストパターン１２を形成した（図２（ａ
））。レジストパターン１２をマスクとして、異方性ド
ライエッチングにより半導体シリコン基板１１に深さ０
．５μｍの溝を形成した（図２（ｂ））。ケイフッ化水
素酸と（ＣＨ３）４ＮＯＨの蒸気２１を基板に吹き付け
、二酸化シリコンを堆積した（図２（ｃ））。前記の方
法により、２００℃の成長温度で、基板の溝部に選択的
にシリコン酸化膜１５を溝が完全に埋まるまで成長させ
た（図２（ｄ））。この場合、シリコン酸化膜はシリコ
ン上には成長するが、レジスト上には成長しない。その
後に、レジストパターン１２を除去して、素子分離を形
成した（図２（ｅ））。
【００１６】以上のように、本実施例によれば、半導体
基板に溝を設け、その溝に選択的にシリコン酸化膜を堆
積したため、従来の素子分離技術のように平坦化とエッ
チバックの工程が必要でなくなり、工程が簡単になり、
均一な素子分離を形成することができた。また、シリコ
ン酸化膜の選択埋め込みを低温で行うことにより、半導
体基板の溝形成のマスクとして用いたレジストパターン
をそのまま気相選択成長のマスクに用いることが可能で
あり、さらに工程が簡単化された。
基板に溝を設け、その溝に選択的にシリコン酸化膜を堆
積したため、従来の素子分離技術のように平坦化とエッ
チバックの工程が必要でなくなり、工程が簡単になり、
均一な素子分離を形成することができた。また、シリコ
ン酸化膜の選択埋め込みを低温で行うことにより、半導
体基板の溝形成のマスクとして用いたレジストパターン
をそのまま気相選択成長のマスクに用いることが可能で
あり、さらに工程が簡単化された。
【００１７】なお、本実施例において、気相選択成長に
シリコン酸化膜を用いたが、他の低温でかつ気相選択成
長可能な絶縁膜を用いてもよい。また、気相成長の温度
を２００℃にしたが、それ以下でもよい。
シリコン酸化膜を用いたが、他の低温でかつ気相選択成
長可能な絶縁膜を用いてもよい。また、気相成長の温度
を２００℃にしたが、それ以下でもよい。
【００１８】（図３）は本発明の実施例における半導体
装置の製造方法の工程断面図を示すものである。半導体
シリコン基板１１上にシリコン酸化膜３１を０．１μｍ
堆積し、ホトリソグラフィー技術により、シリコン酸化
膜３１上にレジストパターン１２を形成した（図３（ａ
））。レジストパターン１２をマスクに用いた異方性ド
ライエッチングにより、シリコン酸化膜３１を選択的に
除去し、半導体シリコン基板１１に深さ０．５μｍの溝
を形成した（図３（ｂ））。レジストパターン１２を除
去した（図３（ｃ））。４００℃で塩化タンタルとオゾ
ンのガスを用いた気相成長により、基板の溝部に選択的
にタンタル酸化膜３２を溝が完全に埋まるまで成長させ
た（図３（ｄ））。この場合、タンタル酸化膜はシリコ
ン上には成長するが、シリコン酸化膜上には成長しない
。その後に、シリコン酸化膜３１を除去して、素子分離
を形成した（図３（ｅ））。
装置の製造方法の工程断面図を示すものである。半導体
シリコン基板１１上にシリコン酸化膜３１を０．１μｍ
堆積し、ホトリソグラフィー技術により、シリコン酸化
膜３１上にレジストパターン１２を形成した（図３（ａ
））。レジストパターン１２をマスクに用いた異方性ド
ライエッチングにより、シリコン酸化膜３１を選択的に
除去し、半導体シリコン基板１１に深さ０．５μｍの溝
を形成した（図３（ｂ））。レジストパターン１２を除
去した（図３（ｃ））。４００℃で塩化タンタルとオゾ
ンのガスを用いた気相成長により、基板の溝部に選択的
にタンタル酸化膜３２を溝が完全に埋まるまで成長させ
た（図３（ｄ））。この場合、タンタル酸化膜はシリコ
ン上には成長するが、シリコン酸化膜上には成長しない
。その後に、シリコン酸化膜３１を除去して、素子分離
を形成した（図３（ｅ））。
【００１９】以上のように、本実施例によれば、半導体
基板に溝を設け、その溝に選択的にタンタル酸化膜を堆
積したため、従来の素子分離技術のように平坦化とエッ
チバックの工程が必要でなくなり、工程が簡単になり、
均一な素子分離を形成することができた。
基板に溝を設け、その溝に選択的にタンタル酸化膜を堆
積したため、従来の素子分離技術のように平坦化とエッ
チバックの工程が必要でなくなり、工程が簡単になり、
均一な素子分離を形成することができた。
【００２０】なお、本実施例において、気相選択成長に
タンタル酸化膜を用いたが、他の気相選択成長可能な絶
縁膜を用いてもよい。また、気相成長の温度を４００℃
にしたが、選択成長が可能な範囲であればよい。
タンタル酸化膜を用いたが、他の気相選択成長可能な絶
縁膜を用いてもよい。また、気相成長の温度を４００℃
にしたが、選択成長が可能な範囲であればよい。
【００２１】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、半導体基板に溝を設け、その溝
に選択的に絶縁物を堆積するため、従来の素子分離技術
のように平坦化とエッチバックの工程が必要でなくなる
。従って、工程が簡単になり、均一な素子分離を形成す
ることができる。特に、絶縁物の選択埋め込みを液相で
行うことにより、低温形成（４０℃以下）が可能であり
、半導体基板の溝形成のマスクとして用いたレジストパ
ターンをそのまま液相選択成長のマスクに用いることが
可能であり、さらに工程が簡単になる。この場合、低温
プロセスで素子分離の形成ができるので、熱歪がなく結
晶欠陥のない良好な素子分離ができる。また、絶縁物の
選択埋め込みを気相で行うことにより、液相の場合に比
べて成長速度が速くなる。特に、２００℃以下の低温で
の気相成長は半導体基板の溝形成のマスクとして用いた
レジストパターンをそのまま気相選択成長のマスクに用
いることが可能であり、さらに工程が簡単になる。従っ
て、本発明を用いることによって、工程が簡単化され、
均一な微細素子分離の形成に有効に作用するので、超高
密度集積回路の製造の低コスト化，高信頼性に大きく寄
与することができる。
置の製造方法によれば、半導体基板に溝を設け、その溝
に選択的に絶縁物を堆積するため、従来の素子分離技術
のように平坦化とエッチバックの工程が必要でなくなる
。従って、工程が簡単になり、均一な素子分離を形成す
ることができる。特に、絶縁物の選択埋め込みを液相で
行うことにより、低温形成（４０℃以下）が可能であり
、半導体基板の溝形成のマスクとして用いたレジストパ
ターンをそのまま液相選択成長のマスクに用いることが
可能であり、さらに工程が簡単になる。この場合、低温
プロセスで素子分離の形成ができるので、熱歪がなく結
晶欠陥のない良好な素子分離ができる。また、絶縁物の
選択埋め込みを気相で行うことにより、液相の場合に比
べて成長速度が速くなる。特に、２００℃以下の低温で
の気相成長は半導体基板の溝形成のマスクとして用いた
レジストパターンをそのまま気相選択成長のマスクに用
いることが可能であり、さらに工程が簡単になる。従っ
て、本発明を用いることによって、工程が簡単化され、
均一な微細素子分離の形成に有効に作用するので、超高
密度集積回路の製造の低コスト化，高信頼性に大きく寄
与することができる。
【図１】本発明の第１の実施例における半導体装置の製
造方法の工程断面図である。
造方法の工程断面図である。
【図２】本発明の第２の実施例における半導体装置の製
造方法の工程断面図である。
造方法の工程断面図である。
【図３】本発明の第３の実施例における半導体装置の製
造方法の工程断面図である。
造方法の工程断面図である。
【図４】従来の半導体装置の製造方法の工程断面図であ
る。
る。
１１ 半導体シリコン基板
１２ レジストパターン
１３ ケイフッ化水素酸飽和水溶液１４
アルカリ水溶液添加 １５ シリコン酸化膜 ２１ 蒸気 ３１ シリコン酸化膜 ３２ タンタル酸化膜 ４１ 酸化膜 ４２ レジスト
アルカリ水溶液添加 １５ シリコン酸化膜 ２１ 蒸気 ３１ シリコン酸化膜 ３２ タンタル酸化膜 ４１ 酸化膜 ４２ レジスト
Claims (8)
- 【請求項１】 リソグラフィー技術により半導体基板
上にレジストパターンを形成する工程と、前記レジスト
パターンをマスクとして、前記半導体基板をエッチング
して溝を形成する工程と、前記溝部に選択的に絶縁物を
液相成長させ、前記溝部を埋め込んで素子分離領域を形
成する工程と、前記レジストパターンを除去する工程と
を備えて成ることを特徴とする半導体装置の製造方法。 - 【請求項２】 絶縁物の液相成長は、ケイフッ化水素
酸に二酸化シリコンを溶解した飽和水溶液にアルカリ水
溶液を添加することによって二酸化シリコンを析出させ
、シリコン酸化膜を堆積することを特徴とする請求項１
記載の半導体装置の製造方法。 - 【請求項３】 絶縁物の液相成長は、４０℃以下で成
長させることを特徴とする請求項１記載の半導体装置の
製造方法。 - 【請求項４】 リソグラフィー技術により半導体基板
上にレジストパターンを形成する工程と、前記レジスト
パターンをマスクとして、前記半導体基板をエッチング
して溝を形成する工程と、前記溝部に選択的に絶縁物を
気相成長させ、前記溝部を埋め込んで素子分離領域を形
成する工程と、前記レジストパターンを除去する工程と
を備えて成ることを特徴とする半導体装置の製造方法。 - 【請求項５】 絶縁物の気相成長は、ケイフッ化水素
酸とアルカリ水溶液の蒸気を用いて、シリコン酸化膜を
堆積することを特徴とする請求項４記載の半導体装置の
製造方法。 - 【請求項６】 絶縁物の気相成長は、２００℃以下で
成長させることを特徴とする請求項４記載の半導体装置
の製造方法。 - 【請求項７】 半導体基板上にシリコン酸化膜を堆積
する工程と、リソグラフィー技術により前記シリコン酸
化膜上にレジストパターンを形成する工程と、前記レジ
ストパターンをマスクとして、前記シリコン酸化膜をエ
ッチングする工程と、前記半導体基板をエッチングして
溝を形成する工程と、前記レジストパターンを除去する
工程と、前記溝部に選択的に絶縁物を気相成長させ、前
記溝部を埋め込んで素子分離領域を形成する工程と、前
記シリコン酸化膜を除去する工程とを備えて成ることを
特徴とする半導体装置の製造方法。 - 【請求項８】 絶縁物の気相成長は、３００℃〜５０
０℃で成長させることを特徴とする請求項７記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1062791A JPH04245662A (ja) | 1991-01-31 | 1991-01-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1062791A JPH04245662A (ja) | 1991-01-31 | 1991-01-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04245662A true JPH04245662A (ja) | 1992-09-02 |
Family
ID=11755457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1062791A Pending JPH04245662A (ja) | 1991-01-31 | 1991-01-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04245662A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07115125A (ja) * | 1993-10-14 | 1995-05-02 | Nec Corp | 半導体集積回路装置およびその製造方法 |
| EP0660390A2 (en) * | 1993-12-23 | 1995-06-28 | International Business Machines Corporation | Isolation structure using liquid phase oxide deposition |
| US5445989A (en) * | 1994-08-23 | 1995-08-29 | United Microelectronics Corp. | Method of forming device isolation regions |
| US5453395A (en) * | 1994-03-21 | 1995-09-26 | United Microelectronics Corp. | Isolation technology using liquid phase deposition |
| US5561076A (en) * | 1992-04-02 | 1996-10-01 | Nec Corporation | Method of fabricating an isolation region for a semiconductor device using liquid phase deposition |
-
1991
- 1991-01-31 JP JP1062791A patent/JPH04245662A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5561076A (en) * | 1992-04-02 | 1996-10-01 | Nec Corporation | Method of fabricating an isolation region for a semiconductor device using liquid phase deposition |
| JPH07115125A (ja) * | 1993-10-14 | 1995-05-02 | Nec Corp | 半導体集積回路装置およびその製造方法 |
| EP0660390A2 (en) * | 1993-12-23 | 1995-06-28 | International Business Machines Corporation | Isolation structure using liquid phase oxide deposition |
| JPH07201979A (ja) * | 1993-12-23 | 1995-08-04 | Internatl Business Mach Corp <Ibm> | 半導体デバイスおよび集積回路デバイスの形成方法 |
| EP0660390A3 (en) * | 1993-12-23 | 1997-07-09 | Ibm | Isolation structure using a deposition of glid from the liquid phase. |
| US5453395A (en) * | 1994-03-21 | 1995-09-26 | United Microelectronics Corp. | Isolation technology using liquid phase deposition |
| US5445989A (en) * | 1994-08-23 | 1995-08-29 | United Microelectronics Corp. | Method of forming device isolation regions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5837987B2 (ja) | 埋設酸化物分離領域の形成方法 | |
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| JP2900503B2 (ja) | 半導体基板内にトレンチ絶縁構造を製造する方法 | |
| JPH0548617B2 (ja) | ||
| JPH0427702B2 (ja) | ||
| JP3715480B2 (ja) | 半導体装置の素子分離膜形成方法 | |
| JPH04245662A (ja) | 半導体装置の製造方法 | |
| JP2690412B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JPH05849B2 (ja) | ||
| JPH0523056B2 (ja) | ||
| JPH0473296B2 (ja) | ||
| JPS618944A (ja) | 半導体装置およびその製造方法 | |
| JPH0468770B2 (ja) | ||
| KR940005737B1 (ko) | SOI(silicon on insulator)구조의 반도체 장치 제조방법 | |
| JPS60501583A (ja) | 半導体構造の形成方法 | |
| JPS6257232A (ja) | アイソレ−シヨンデバイス及びその製法 | |
| JPH0481329B2 (ja) | ||
| JPS5994842A (ja) | 半導体装置の製造方法 | |
| JP2002009144A (ja) | 半導体装置の製造方法 | |
| JPH049371B2 (ja) | ||
| JP3057511B2 (ja) | 凹部の埋め込み工程を有する半導体装置の製造方法 | |
| JPS5950540A (ja) | 半導体装置の製造方法 | |
| JPS59121952A (ja) | 半導体装置の製造方法 | |
| JPH07235591A (ja) | 半導体装置の製造方法 | |
| JPH033948B2 (ja) |