JPH07235591A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07235591A JPH07235591A JP4994994A JP4994994A JPH07235591A JP H07235591 A JPH07235591 A JP H07235591A JP 4994994 A JP4994994 A JP 4994994A JP 4994994 A JP4994994 A JP 4994994A JP H07235591 A JPH07235591 A JP H07235591A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- silicon
- film
- oxide film
- selectively
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 簡単な方法でかつ少ない工数で、ＳＯＩ基板
上に誘電体分離されたシリコン島領域を形成しうるよう
にする。 【構成】 基板１１上に酸化シリコン膜１２を介してシ
リコン膜１３が設けられたＳＯＩ基板を用意し［（ａ）
図］、選択的にフォトレジスト膜１４を設ける［（ｂ）
図］。フォトレジスト膜１４をマスクにシリコン膜１３
をパターニングし、フォトレジスト膜を除去する
［（ｃ）図］。フッ酸にて処理して、液相成長に対する
選択性を高めてから液相法により酸化シリコン膜１２上
に選択的に酸化シリコン膜１５を成長させる。
上に誘電体分離されたシリコン島領域を形成しうるよう
にする。 【構成】 基板１１上に酸化シリコン膜１２を介してシ
リコン膜１３が設けられたＳＯＩ基板を用意し［（ａ）
図］、選択的にフォトレジスト膜１４を設ける［（ｂ）
図］。フォトレジスト膜１４をマスクにシリコン膜１３
をパターニングし、フォトレジスト膜を除去する
［（ｃ）図］。フッ酸にて処理して、液相成長に対する
選択性を高めてから液相法により酸化シリコン膜１２上
に選択的に酸化シリコン膜１５を成長させる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、酸化膜上に島状に形成された単結晶シリ
コン層を酸化シリコンによって埋め込むようにした半導
体装置の製造方法に関するものである。
に関し、特に、酸化膜上に島状に形成された単結晶シリ
コン層を酸化シリコンによって埋め込むようにした半導
体装置の製造方法に関するものである。
【０００２】
【従来の技術】浮遊容量が少なく動作遅延がすくないこ
とから、高速動作を要求される半導体装置においては、
ＳＯＩ（Silicon on Insulator）が採用されている。中
でも単結晶シリコン層を島領域として、素子間を完全に
分離したものは素子の対基板容量や配線容量を低く抑え
ることができることから注目されている。素子分離方式
としては、島領域シリコン層を絶縁膜中に埋め込む誘電
体分離方式と、島領域間を横方向に物理的に分離する空
気分離方式とがあるが、配線を平坦面に形成できる前者
が一般的に採用されている。
とから、高速動作を要求される半導体装置においては、
ＳＯＩ（Silicon on Insulator）が採用されている。中
でも単結晶シリコン層を島領域として、素子間を完全に
分離したものは素子の対基板容量や配線容量を低く抑え
ることができることから注目されている。素子分離方式
としては、島領域シリコン層を絶縁膜中に埋め込む誘電
体分離方式と、島領域間を横方向に物理的に分離する空
気分離方式とがあるが、配線を平坦面に形成できる前者
が一般的に採用されている。
【０００３】誘電体分離方式を採用したＳＯＩ基板の形
成方法としては、単結晶シリコン層にＬＯＣＯＳ（Loca
l Oxidation of Silicon）を適用する選択熱酸化法、単
結晶シリコン層を選択的にエッチングして島領域を形成
した後、酸化シリコン等の誘電体を堆積しエッチバック
を行って島領域を誘電体内に埋め込む方式などが知られ
ている。
成方法としては、単結晶シリコン層にＬＯＣＯＳ（Loca
l Oxidation of Silicon）を適用する選択熱酸化法、単
結晶シリコン層を選択的にエッチングして島領域を形成
した後、酸化シリコン等の誘電体を堆積しエッチバック
を行って島領域を誘電体内に埋め込む方式などが知られ
ている。
【０００４】一方で、選択的に絶縁膜を成長させる技術
がフォトリソグラフィ工程およびエッチング工程を省略
することのできる手段として開発されており、一部実用
化されている。ＳＯＩ技術に係るものではないが、次
に、この種選択絶縁膜成長方法に関する２、３の従来技
術について説明する。図３（ａ）〜（ｄ）は、特開昭６
２−４５０１９号公報にて開示された選択絶縁膜形成方
法を説明するための工程断面図である。
がフォトリソグラフィ工程およびエッチング工程を省略
することのできる手段として開発されており、一部実用
化されている。ＳＯＩ技術に係るものではないが、次
に、この種選択絶縁膜成長方法に関する２、３の従来技
術について説明する。図３（ａ）〜（ｄ）は、特開昭６
２−４５０１９号公報にて開示された選択絶縁膜形成方
法を説明するための工程断面図である。
【０００５】まず、基板３１上にパターニングされた樹
脂膜または炭素膜からなるパターン薄膜３２を形成し
［図３（ａ）］、次いで、フッ素を含むプラズマ中でパ
ターン薄膜３２の表面をフッ化し、表面自由エネルギー
の低い面３３を形成する［図３（ｂ）］。次に、水蒸気
およびＳｉＣｌ4 を用いたＣＶＤ法により、パターン薄
膜３２のない領域に酸化シリコン膜３４を選択成長させ
る［図３（ｃ）］。この後、酸素プラズマにより面３３
およびパターン薄膜３２を除去して、所望の薄膜パター
ンを得る［図３（ｄ）］。
脂膜または炭素膜からなるパターン薄膜３２を形成し
［図３（ａ）］、次いで、フッ素を含むプラズマ中でパ
ターン薄膜３２の表面をフッ化し、表面自由エネルギー
の低い面３３を形成する［図３（ｂ）］。次に、水蒸気
およびＳｉＣｌ4 を用いたＣＶＤ法により、パターン薄
膜３２のない領域に酸化シリコン膜３４を選択成長させ
る［図３（ｃ）］。この後、酸素プラズマにより面３３
およびパターン薄膜３２を除去して、所望の薄膜パター
ンを得る［図３（ｄ）］。
【０００６】また、酸化シリコン膜の選択成長技術とし
て、酸化シリコン膜をシリカ過飽和溶液中から析出させ
て堆積する液相酸化膜形成方法も公知となっている。例
えば、特開平４−２６３４３０号公報には、シリコン基
板上に選択的にフォトレジスト膜を形成し、シリコン膜
上とフォトレジスト膜上との選択成長性を利用してフォ
トレジスト膜の形成されていない領域上に液相成長法に
より選択的に酸化シリコン膜を成長させ、その後フォト
レジスト膜を除去して素子分離用酸化膜を形成する手法
が記載されている。
て、酸化シリコン膜をシリカ過飽和溶液中から析出させ
て堆積する液相酸化膜形成方法も公知となっている。例
えば、特開平４−２６３４３０号公報には、シリコン基
板上に選択的にフォトレジスト膜を形成し、シリコン膜
上とフォトレジスト膜上との選択成長性を利用してフォ
トレジスト膜の形成されていない領域上に液相成長法に
より選択的に酸化シリコン膜を成長させ、その後フォト
レジスト膜を除去して素子分離用酸化膜を形成する手法
が記載されている。
【０００７】
【発明が解決しようとする課題】上述した、ＳＯＩ基板
上に誘電体分離構造のシリコン層を形成する従来例は、
いずれも工程が複雑で工数が多くかかるものであり、ま
た、ＬＯＣＯＳ法により狭いシリコン島領域を形成した
り、ＲＩＥ等のシリコン表面を高エネルギー粒子に曝す
工程を含むものであったためシリコンに欠陥が導入され
やすく信頼性の高い製品の製造が困難であった。また、
ＬＯＣＯＳ法等の高温熱処理工程を含む方法では、下層
に既に拡散領域が形成されている場合には不純物が不所
望の拡散を起こすという問題点があった。
上に誘電体分離構造のシリコン層を形成する従来例は、
いずれも工程が複雑で工数が多くかかるものであり、ま
た、ＬＯＣＯＳ法により狭いシリコン島領域を形成した
り、ＲＩＥ等のシリコン表面を高エネルギー粒子に曝す
工程を含むものであったためシリコンに欠陥が導入され
やすく信頼性の高い製品の製造が困難であった。また、
ＬＯＣＯＳ法等の高温熱処理工程を含む方法では、下層
に既に拡散領域が形成されている場合には不純物が不所
望の拡散を起こすという問題点があった。
【０００８】また、従来の酸化シリコンの選択成長技術
は、選択成長のマスクとなる特別の膜（表面自由エネル
ギーの低い面３３を有するパターン薄膜３２やフォトレ
ジスト膜）を必要とするものであったため、用途が限定
されるという欠点があった。さらに、特開昭６２−４５
０１９号公報に記載された方法では、酸化膜形成個所に
その酸化膜分の段差が形成されるため、またこの上に同
様の手法により多層膜を重ねた場合には段差が増長され
るため、配線が段切れを起こしたり上層膜に断裂が生じ
たりする可能性が高く、半導体装置の信頼性を損ねるも
のであった。本発明はこのような点に対処してなされた
ものであって、その目的とするところは、簡単な方法で
誘電体分離方式の半導体装置を製造しうるようにするこ
とであり、このことにより信頼性の高い半導体装置を安
価に提供しうるようにすることである。
は、選択成長のマスクとなる特別の膜（表面自由エネル
ギーの低い面３３を有するパターン薄膜３２やフォトレ
ジスト膜）を必要とするものであったため、用途が限定
されるという欠点があった。さらに、特開昭６２−４５
０１９号公報に記載された方法では、酸化膜形成個所に
その酸化膜分の段差が形成されるため、またこの上に同
様の手法により多層膜を重ねた場合には段差が増長され
るため、配線が段切れを起こしたり上層膜に断裂が生じ
たりする可能性が高く、半導体装置の信頼性を損ねるも
のであった。本発明はこのような点に対処してなされた
ものであって、その目的とするところは、簡単な方法で
誘電体分離方式の半導体装置を製造しうるようにするこ
とであり、このことにより信頼性の高い半導体装置を安
価に提供しうるようにすることである。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、酸化シリコン膜上にシリコン層の
パターンを選択的に形成する工程と、酸化シリコンをシ
リカ過飽和溶液中から析出させて堆積させる液相成長法
により前記シリコン酸化膜上に選択的に酸化シリコンを
成長させて前記シリコン層を酸化シリコン膜内に埋め込
む工程と、を備える半導体装置の製造方法が提供され
る。そして、好ましくは、酸化シリコン膜の液相による
成長に先立って基板はフッ化水素酸系の水溶液にて処理
される。
め、本発明によれば、酸化シリコン膜上にシリコン層の
パターンを選択的に形成する工程と、酸化シリコンをシ
リカ過飽和溶液中から析出させて堆積させる液相成長法
により前記シリコン酸化膜上に選択的に酸化シリコンを
成長させて前記シリコン層を酸化シリコン膜内に埋め込
む工程と、を備える半導体装置の製造方法が提供され
る。そして、好ましくは、酸化シリコン膜の液相による
成長に先立って基板はフッ化水素酸系の水溶液にて処理
される。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図１（ａ）〜（ｄ）は、本発明の第１
の実施例を説明するための工程断面図である。まず、第
１のシリコン基板（１１）上に熱酸化により膜厚約１μ
ｍの酸化シリコン膜１２を形成し、研磨してその表面を
平坦化する。これとは別に第２のシリコン基板（１３）
を用意しその表面を平坦化する。第２のシリコン基板の
平坦化面を酸化シリコン膜１２上に重ね、１１００℃で
２時間の熱処理を行って両基板を張り合わせて、基板１
１、酸化シリコン膜１２およびシリコン膜１３からなる
ＳＯＩ基板を形成する。次に、シリコン膜１３の表面を
研磨してその厚さを１．５μｍ程度にする［図１
（ａ）］。
て説明する。 ［第１の実施例］図１（ａ）〜（ｄ）は、本発明の第１
の実施例を説明するための工程断面図である。まず、第
１のシリコン基板（１１）上に熱酸化により膜厚約１μ
ｍの酸化シリコン膜１２を形成し、研磨してその表面を
平坦化する。これとは別に第２のシリコン基板（１３）
を用意しその表面を平坦化する。第２のシリコン基板の
平坦化面を酸化シリコン膜１２上に重ね、１１００℃で
２時間の熱処理を行って両基板を張り合わせて、基板１
１、酸化シリコン膜１２およびシリコン膜１３からなる
ＳＯＩ基板を形成する。次に、シリコン膜１３の表面を
研磨してその厚さを１．５μｍ程度にする［図１
（ａ）］。
【００１１】次に、フォトレジストをスピン法により塗
布し、プリ・ベークの後、露光、現像を行ってフォトレ
ジスト膜１４を形成し、密着性を高めるためにポスト・
ベークを行う［図１（ｂ）］。続いて、フォトレジスト
膜１４をマスクとして、ＳＦ6 を反応ガスとするＲＩＥ
（Reactive Ion Etching）によりシリコン膜をパターニ
ングし、フォトレジスト膜１４を剥離除去する［図１
（ｃ）］。
布し、プリ・ベークの後、露光、現像を行ってフォトレ
ジスト膜１４を形成し、密着性を高めるためにポスト・
ベークを行う［図１（ｂ）］。続いて、フォトレジスト
膜１４をマスクとして、ＳＦ6 を反応ガスとするＲＩＥ
（Reactive Ion Etching）によりシリコン膜をパターニ
ングし、フォトレジスト膜１４を剥離除去する［図１
（ｃ）］。
【００１２】その後、０．５％程度のフッ化水素酸（Ｈ
Ｆ）で前処理を行い、次の酸化シリコンの液相成長に対
する選択性を高める。すなわち、この処理によりシリコ
ン膜上には酸化シリコンが堆積されずに酸化シリコン膜
１２上のみに堆積されるようになる。フッ化水素酸の処
理によってシリコン上に酸化シリコンが堆積されなくな
るメカニズムについては未だ明確には解明されていない
が、シリコン表面を覆っている自然酸化膜が除去され
（シリコン原子と酸素原子との結合が分断され）純粋な
シリコンまたはシリコン−水素結合が表面に現れ、この
表面が疎水性を示すため、ここには液相での堆積が起こ
らなくなるものと推測している。
Ｆ）で前処理を行い、次の酸化シリコンの液相成長に対
する選択性を高める。すなわち、この処理によりシリコ
ン膜上には酸化シリコンが堆積されずに酸化シリコン膜
１２上のみに堆積されるようになる。フッ化水素酸の処
理によってシリコン上に酸化シリコンが堆積されなくな
るメカニズムについては未だ明確には解明されていない
が、シリコン表面を覆っている自然酸化膜が除去され
（シリコン原子と酸素原子との結合が分断され）純粋な
シリコンまたはシリコン−水素結合が表面に現れ、この
表面が疎水性を示すため、ここには液相での堆積が起こ
らなくなるものと推測している。
【００１３】次に、シリカ（ＳｉＯ2 ）粉末を珪フッ化
水素酸（Ｈ2 ＳｉＦ6 ）に溶解した溶液にアルミニウム
を投入して、シリカ過飽和溶液を作製し、これに上記の
ように形成されたＳＯＩ基板を浸漬すると、酸化シリコ
ン膜１２上に選択的に酸化シリコン膜１５が成長する。
成長した酸化シリコン膜１５の膜厚がシリコン膜１３の
膜厚と同程度となった時点で成長を終了させる［図１
（ｄ）］。このときの成長速度は、液温を３０℃として
５００〜１０００Å／ｈであり、成膜された酸化シリコ
ン膜は緻密であった。
水素酸（Ｈ2 ＳｉＦ6 ）に溶解した溶液にアルミニウム
を投入して、シリカ過飽和溶液を作製し、これに上記の
ように形成されたＳＯＩ基板を浸漬すると、酸化シリコ
ン膜１２上に選択的に酸化シリコン膜１５が成長する。
成長した酸化シリコン膜１５の膜厚がシリコン膜１３の
膜厚と同程度となった時点で成長を終了させる［図１
（ｄ）］。このときの成長速度は、液温を３０℃として
５００〜１０００Å／ｈであり、成膜された酸化シリコ
ン膜は緻密であった。
【００１４】上述のように、本実施例の製造方法によれ
ば、比較的簡単な工程・短い工数により誘電体分離方式
ＳＯＩ基板を作製することができる。そして、その形成
工程において、高温の熱処理が含まれていないので既に
形成された不純物領域の不純物の再配置の問題は起こら
ず、また、ＬＯＣＯＳ法によって狭い島領域を形成した
りあるいは高エネルギー粒子によってシリコン膜表面を
荒らすことがないのでシリコン膜への欠陥導入を防止す
ることができ信頼性の高い半導体装置を製造することが
できるようになる。
ば、比較的簡単な工程・短い工数により誘電体分離方式
ＳＯＩ基板を作製することができる。そして、その形成
工程において、高温の熱処理が含まれていないので既に
形成された不純物領域の不純物の再配置の問題は起こら
ず、また、ＬＯＣＯＳ法によって狭い島領域を形成した
りあるいは高エネルギー粒子によってシリコン膜表面を
荒らすことがないのでシリコン膜への欠陥導入を防止す
ることができ信頼性の高い半導体装置を製造することが
できるようになる。
【００１５】［第２の実施例］図２（ａ）〜（ｄ）は、
本発明の第２の実施例を説明するための工程断面図であ
る。まず、単結晶シリコンからなる基板２１へ、酸素イ
オンを、加速エネルギー：１２０ｋｅＶ、ドーズ量：７
×１０17／ｃｍ-2の条件で導入し、０．２％の酸素を含
むアルゴン雰囲気中において、１３００℃、６時間の熱
処理を行って、基板内部に酸化シリコン膜２２を形成す
るとともにイオン注入によって導入された欠陥の治癒を
図る。これにより表面に基板２１から絶縁分離されたシ
リコン膜２３が形成される。シリコン膜２３の表面に形
成された酸化シリコン膜を除去した後、フォトリソグラ
フィ技術を適用してパターン化されたフォトレジスト膜
２４を形成する［図２（ａ）］。
本発明の第２の実施例を説明するための工程断面図であ
る。まず、単結晶シリコンからなる基板２１へ、酸素イ
オンを、加速エネルギー：１２０ｋｅＶ、ドーズ量：７
×１０17／ｃｍ-2の条件で導入し、０．２％の酸素を含
むアルゴン雰囲気中において、１３００℃、６時間の熱
処理を行って、基板内部に酸化シリコン膜２２を形成す
るとともにイオン注入によって導入された欠陥の治癒を
図る。これにより表面に基板２１から絶縁分離されたシ
リコン膜２３が形成される。シリコン膜２３の表面に形
成された酸化シリコン膜を除去した後、フォトリソグラ
フィ技術を適用してパターン化されたフォトレジスト膜
２４を形成する［図２（ａ）］。
【００１６】続いて、フォトレジスト膜２４をマスクと
して、ドライエッチング法によりシリコン膜２３パター
ニングする［図２（ｂ）］。次に、フォトレジスト膜２
４の付着した状態のままで、０．５％程度のフッ化水素
酸（ＨＦ）で前処理を行い、次の酸化シリコンの液相成
長に対する選択性を高める。
して、ドライエッチング法によりシリコン膜２３パター
ニングする［図２（ｂ）］。次に、フォトレジスト膜２
４の付着した状態のままで、０．５％程度のフッ化水素
酸（ＨＦ）で前処理を行い、次の酸化シリコンの液相成
長に対する選択性を高める。
【００１７】次いで、珪フッ化水素酸にシリカ粉末を溶
解して得たシリカ飽和溶液にアルミニウムを投入してシ
リカ過飽和溶液を作製し、このシリカ過飽和溶液に上記
のＳＯＩ基板を浸漬して、酸化シリコン膜２２上に選択
的に酸化シリコン膜２５を成長させる［図２（ｃ）］。
このとき液相成長の選択性によって、シリコン膜２３お
よびフォトレジスト膜２４上には酸化シリコンは成長し
ない。この液相成長工程において、アルミニウムに代
え、このシリカ飽和溶液にＨ3 ＢＯ3 、ＮＨ4 ＯＨ、Ｈ
3 ＰＯ4 等を添加してシリカ過飽和溶液を得るようにし
てもよい。最後に、フォトレジスト膜２４を酸素プラズ
マによりアッシング除去して図２（ｄ）に示す、誘電体
分離方式ＳＯＩ基板を得る。
解して得たシリカ飽和溶液にアルミニウムを投入してシ
リカ過飽和溶液を作製し、このシリカ過飽和溶液に上記
のＳＯＩ基板を浸漬して、酸化シリコン膜２２上に選択
的に酸化シリコン膜２５を成長させる［図２（ｃ）］。
このとき液相成長の選択性によって、シリコン膜２３お
よびフォトレジスト膜２４上には酸化シリコンは成長し
ない。この液相成長工程において、アルミニウムに代
え、このシリカ飽和溶液にＨ3 ＢＯ3 、ＮＨ4 ＯＨ、Ｈ
3 ＰＯ4 等を添加してシリカ過飽和溶液を得るようにし
てもよい。最後に、フォトレジスト膜２４を酸素プラズ
マによりアッシング除去して図２（ｄ）に示す、誘電体
分離方式ＳＯＩ基板を得る。
【００１８】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるされるものではな
く、本願発明の要旨を逸脱しない範囲内において各種の
変更が可能である。また、本願発明はＳＯＩ基板に有利
に適用されるがこれに限定されるものではなく、特許請
求の範囲の記載にしたがって一般の半導体装置にも適用
しうるものである。
本発明はこれら実施例に限定されるされるものではな
く、本願発明の要旨を逸脱しない範囲内において各種の
変更が可能である。また、本願発明はＳＯＩ基板に有利
に適用されるがこれに限定されるものではなく、特許請
求の範囲の記載にしたがって一般の半導体装置にも適用
しうるものである。
【００１９】
【発明の効果】以上説明したように、本発明による半導
体装置の製造方法は、表面にシリコン膜のパターニング
された酸化シリコン膜上に、液相成長法により酸化シリ
コン膜を成長させるものであるので、本発明によれば、
複雑な工程を経ることなく少ない工数により誘電体分離
構造を形成することができる。そして、その形成工程に
おいて、高温の熱処理が含まれていないので既に形成さ
れた不純物領域の不純物の再配置の問題は起こらず、ま
た、ＬＯＣＯＳ法によって狭いシリコン島領域を形成し
たりあるいは高エネルギー粒子によってシリコン膜表面
を荒らしたりすることがないので、シリコン膜への欠陥
導入を防止することができ信頼性の高い半導体装置を製
造することができるようになる。さらに、本発明によれ
ば、特別な工程をを追加することなく段差のない素子分
離構造を形成することができるので、配線に段切れが発
生することがなく、また同様の構造を多層に積層しても
上層膜に断裂が発生することがなくなる。
体装置の製造方法は、表面にシリコン膜のパターニング
された酸化シリコン膜上に、液相成長法により酸化シリ
コン膜を成長させるものであるので、本発明によれば、
複雑な工程を経ることなく少ない工数により誘電体分離
構造を形成することができる。そして、その形成工程に
おいて、高温の熱処理が含まれていないので既に形成さ
れた不純物領域の不純物の再配置の問題は起こらず、ま
た、ＬＯＣＯＳ法によって狭いシリコン島領域を形成し
たりあるいは高エネルギー粒子によってシリコン膜表面
を荒らしたりすることがないので、シリコン膜への欠陥
導入を防止することができ信頼性の高い半導体装置を製
造することができるようになる。さらに、本発明によれ
ば、特別な工程をを追加することなく段差のない素子分
離構造を形成することができるので、配線に段切れが発
生することがなく、また同様の構造を多層に積層しても
上層膜に断裂が発生することがなくなる。
【図１】本発明の第１の実施例を説明するための工程断
面図。
面図。
【図２】本発明の第２の実施例を説明するための工程断
面図。
面図。
【図３】従来例の工程断面図。
１１、２１、３１ 基板 １２、２２ 酸化シリコン膜 １３、２３ シリコン膜 １４、２４ フォトレジスト膜 １５、２５、３４ 酸化シリコン膜 ３２ パターン薄膜 ３３ 表面自由エネルギーの低い面
Claims (4)
- 【請求項１】 酸化シリコン膜上にシリコン層のパター
ンを選択的に形成する工程と、酸化シリコンをシリカ過
飽和溶液中から析出させて堆積させる液相成長法により
前記シリコン酸化膜上に選択的に酸化シリコンを成長さ
せて前記シリコン層を酸化シリコン膜内に埋め込む工程
と、を備える半導体装置の製造方法。 - 【請求項２】 酸化シリコン膜上に設けられたシリコン
層上に選択的にフォトレジスト膜を形成する工程と、前
記フォトレジスト膜をマスクとしてシリコン層をその全
膜厚にわたって選択的にエッチングしてシリコン層をパ
ターニングする工程と、液相成長法により前記シリコン
酸化膜上に選択的に酸化シリコンを成長させて前記シリ
コン層を酸化シリコン膜内に埋め込む工程と、前記フォ
トレジスト膜を除去する工程と、を備える半導体装置の
製造方法。 - 【請求項３】 酸化シリコン膜上にシリコン層のパター
ンを選択的に形成する工程と、基板をフッ化水素酸系の
水溶液にて処理する工程と、液相成長法により前記シリ
コン酸化膜上に選択的に酸化シリコンを成長させて前記
シリコン層を酸化シリコン膜内に埋め込む工程と、を備
える半導体装置の製造方法。 - 【請求項４】 前記液相成長法が、珪フッ化水素酸に酸
化シリコンを溶解させて得た溶液に、アルミニウム、硼
酸、燐酸または水酸化アンモニウムを投入したものを用
いるものであることを特徴とする請求項１、２または３
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4994994A JPH07235591A (ja) | 1994-02-24 | 1994-02-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4994994A JPH07235591A (ja) | 1994-02-24 | 1994-02-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07235591A true JPH07235591A (ja) | 1995-09-05 |
Family
ID=12845291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4994994A Pending JPH07235591A (ja) | 1994-02-24 | 1994-02-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07235591A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020046477A (ko) * | 2000-12-14 | 2002-06-21 | 박종섭 | 반도체소자의 소자 격리막 형성 방법 |
| KR20020049807A (ko) * | 2000-12-20 | 2002-06-26 | 박종섭 | 반도체 디바이스의 소자 분리 방법 |
| KR20190037152A (ko) * | 2017-09-28 | 2019-04-05 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 장치 및 기판 처리 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05304202A (ja) * | 1992-04-02 | 1993-11-16 | Nec Corp | 半導体装置の製造方法 |
-
1994
- 1994-02-24 JP JP4994994A patent/JPH07235591A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05304202A (ja) * | 1992-04-02 | 1993-11-16 | Nec Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020046477A (ko) * | 2000-12-14 | 2002-06-21 | 박종섭 | 반도체소자의 소자 격리막 형성 방법 |
| KR20020049807A (ko) * | 2000-12-20 | 2002-06-26 | 박종섭 | 반도체 디바이스의 소자 분리 방법 |
| KR20190037152A (ko) * | 2017-09-28 | 2019-04-05 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 장치 및 기판 처리 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2806277B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11233449A (ja) | 半導体基板の製造方法 | |
| JPS6359251B2 (ja) | ||
| JPH04137723A (ja) | 半導体積層基板の製造方法 | |
| JPH0748491B2 (ja) | 集積回路半導体デバイスの製造方法 | |
| JPH07235591A (ja) | 半導体装置の製造方法 | |
| JPH0697400A (ja) | Ｓｏｉウェーハ及びその製造方法 | |
| JPH0338741B2 (ja) | ||
| JPH05304202A (ja) | 半導体装置の製造方法 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| JP2004096044A (ja) | 基板及びその製造方法 | |
| JPH04150030A (ja) | 半導体装置の製造方法 | |
| JPH04245662A (ja) | 半導体装置の製造方法 | |
| JPS63228732A (ja) | 半導体装置の製造方法 | |
| JPS58169935A (ja) | 半導体装置の製造方法 | |
| JPH0661343A (ja) | 半導体装置の製造方法 | |
| JPS6058636A (ja) | 絶縁分離領域の形成方法 | |
| JPH0685051A (ja) | 半導体装置の製造方法 | |
| JPH0223631A (ja) | 集積回路の製造方法 | |
| JPH0427703B2 (ja) | ||
| JPS59215746A (ja) | 半導体装置の製造方法 | |
| JPH0845838A (ja) | Ｓｏｉ構造の製造方法 | |
| JPS5994842A (ja) | 半導体装置の製造方法 | |
| JPH0624231B2 (ja) | 半導体装置の製造方法 | |
| JPH0215650A (ja) | 半導体装置及びその製造方法 |