JPS63228732A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63228732A JPS63228732A JP6293387A JP6293387A JPS63228732A JP S63228732 A JPS63228732 A JP S63228732A JP 6293387 A JP6293387 A JP 6293387A JP 6293387 A JP6293387 A JP 6293387A JP S63228732 A JPS63228732 A JP S63228732A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- etching
- semiconductor
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 8
- 230000006866 deterioration Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 description 11
- 238000002955 isolation Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置特にトレンチを用いた素子分離構造
を有する半導体装置の製造方法に関するものである。
を有する半導体装置の製造方法に関するものである。
従来の技術
半導体装置の高集積化、高速化を実現するには素子分離
領域の幅を狭く形成する必要がある。上記の問題を解決
し得る方法として半導体基板上にトレンチを形成し該ト
レンチ内を絶縁膜等で埋込んで素子分離を行なうトレン
チ分離法が発表されている。例えば特開昭６１−１１４
５４９号に開示されているように上記トレンチ分離構造
を形成する方法として第２図Ａに示すように半導体基板
１Ｑの表面にトレンチを形成した後に半導体基板表面に
不純物を含むシリコン酸化膜１１を化学気相成長法を用
いて堆積する。次に第２図Ｂに示すように熱処理を行な
って平坦化させる。次に第２図Ｃに示すように不純物を
含むシリコン酸化膜１１をエッチ″ツク法でエツチング
してトレンチ以外の半導体基板１ｏの表面を露出させる
。この時不純物を含むシリコン酸化膜１１の表面はトレ
ンチ以外の半導体基板１ｏの表面よりも２００ＯＡ程度
低くなるようにエッチバック法でエツチングする。
領域の幅を狭く形成する必要がある。上記の問題を解決
し得る方法として半導体基板上にトレンチを形成し該ト
レンチ内を絶縁膜等で埋込んで素子分離を行なうトレン
チ分離法が発表されている。例えば特開昭６１−１１４
５４９号に開示されているように上記トレンチ分離構造
を形成する方法として第２図Ａに示すように半導体基板
１Ｑの表面にトレンチを形成した後に半導体基板表面に
不純物を含むシリコン酸化膜１１を化学気相成長法を用
いて堆積する。次に第２図Ｂに示すように熱処理を行な
って平坦化させる。次に第２図Ｃに示すように不純物を
含むシリコン酸化膜１１をエッチ″ツク法でエツチング
してトレンチ以外の半導体基板１ｏの表面を露出させる
。この時不純物を含むシリコン酸化膜１１の表面はトレ
ンチ以外の半導体基板１ｏの表面よりも２００ＯＡ程度
低くなるようにエッチバック法でエツチングする。
続いて第２図りに示すようにシリコン化合物を主成分と
する溶液を塗布した後熱処理を行なってシリコン酸化膜
１２を形成する。次にシリコン酸化膜１２のエッチバン
クを行ない前記トレンチ以外の半導体基板１０の表面を
露出させると第２図Ｅに示すようなトレンチ分離構造が
得られる。
する溶液を塗布した後熱処理を行なってシリコン酸化膜
１２を形成する。次にシリコン酸化膜１２のエッチバン
クを行ない前記トレンチ以外の半導体基板１０の表面を
露出させると第２図Ｅに示すようなトレンチ分離構造が
得られる。
発明が解決しようとする問題点
上記従来技術を半導体装置に適用すると、第２図Ｃに示
すように不純物を含むシリコン酸化Ｍ１１をエッチバッ
クしトレンチ以外の半導体基板１゜の表面を露出させる
工程において、不純物を含む／リコン酸化膜１１のエッ
チバックをドライエツチングで行なうと半導体基板１ｏ
の表面にダメージを与えるので素子特性を劣化させるし
、ウェットエツチングで行なうと制御性が良くない。同
様に第２図Ｅに示すようにシリコン酸化膜１２をエッチ
バックする時も上記の問題が生じる。更に第２図Ｂに示
すように不純物を含むシリコン酸化膜１１を熱処理する
工程および第２図りに示すようにシリコン酸化膜を熱処
理する工程において半導体基板１Ｑに不純物が拡散して
素子特性の劣化が生じるという問題が発生する。
すように不純物を含むシリコン酸化Ｍ１１をエッチバッ
クしトレンチ以外の半導体基板１゜の表面を露出させる
工程において、不純物を含む／リコン酸化膜１１のエッ
チバックをドライエツチングで行なうと半導体基板１ｏ
の表面にダメージを与えるので素子特性を劣化させるし
、ウェットエツチングで行なうと制御性が良くない。同
様に第２図Ｅに示すようにシリコン酸化膜１２をエッチ
バックする時も上記の問題が生じる。更に第２図Ｂに示
すように不純物を含むシリコン酸化膜１１を熱処理する
工程および第２図りに示すようにシリコン酸化膜を熱処
理する工程において半導体基板１Ｑに不純物が拡散して
素子特性の劣化が生じるという問題が発生する。
問題点を解決するだめの手段
本発明による半導体装置の製造方法は以下の工程から構
成される。
成される。
半導体基板上に第１の絶縁膜および半導体膜を形成し、
所望領域の半導体膜および第１の絶縁膜をエツチングし
更に所望の深さまで前記半導体基板をエツチングして開
口部を形成する工程と、前記開口部を酸化し第２の絶縁
膜を形成する工程と、全面および開口部内に溶融性の第
３の絶縁膜を堆積し熱処理により前記第３の絶縁腰衣面
金平坦にする工程と、前記半導体膜をエツチングストッ
パーにして前記第３の絶縁膜をエツチングし前記半導体
基板表面より浅く前記開口部内に前記第３の絶縁膜を残
存させる工程と全面および開口部内に第４の絶縁膜を形
成する工程と前記半導体膜をエツチングストッパーにし
て前記第４の絶縁膜をエツチングし第３の絶縁膜上にの
み第４の絶縁膜を残存させる工程と前記半導体膜を除去
する工程から構成される。
所望領域の半導体膜および第１の絶縁膜をエツチングし
更に所望の深さまで前記半導体基板をエツチングして開
口部を形成する工程と、前記開口部を酸化し第２の絶縁
膜を形成する工程と、全面および開口部内に溶融性の第
３の絶縁膜を堆積し熱処理により前記第３の絶縁腰衣面
金平坦にする工程と、前記半導体膜をエツチングストッ
パーにして前記第３の絶縁膜をエツチングし前記半導体
基板表面より浅く前記開口部内に前記第３の絶縁膜を残
存させる工程と全面および開口部内に第４の絶縁膜を形
成する工程と前記半導体膜をエツチングストッパーにし
て前記第４の絶縁膜をエツチングし第３の絶縁膜上にの
み第４の絶縁膜を残存させる工程と前記半導体膜を除去
する工程から構成される。
作 用
本発明においては、半導体基板上に第１の絶縁膜および
半導体膜を有する構造にして溶融性の第３の絶縁膜をエ
ッチバックする時と第４の絶縁膜をエッチバックする時
に半導体膜をエツチングストッパーにすることにより半
導体基板表面にダメージを与えないので素子特性の劣化
防止を可能にする。またトレンチの底面領域および側面
領域に第２の絶縁膜を形成することにより、第３の絶縁
膜を熱処理する工程において半導体基板への不純物の拡
散を防止することにより素子特性の劣化を防ぐことを可
能にする。
半導体膜を有する構造にして溶融性の第３の絶縁膜をエ
ッチバックする時と第４の絶縁膜をエッチバックする時
に半導体膜をエツチングストッパーにすることにより半
導体基板表面にダメージを与えないので素子特性の劣化
防止を可能にする。またトレンチの底面領域および側面
領域に第２の絶縁膜を形成することにより、第３の絶縁
膜を熱処理する工程において半導体基板への不純物の拡
散を防止することにより素子特性の劣化を防ぐことを可
能にする。
実施例
本発明の実施例を第１図Ａ、Ｈを用いて以下に説明する
。まず第１図Ａに示すようにシリコン基板１の表面上に
６００人程鹿の熱酸化膜２および１μｍ程度の多結晶シ
リコン膜３を順次形成した後、フォトリングラフイーに
よりトレンチ形成予定領域以外を覆うレジストパターン
４を形成する。
。まず第１図Ａに示すようにシリコン基板１の表面上に
６００人程鹿の熱酸化膜２および１μｍ程度の多結晶シ
リコン膜３を順次形成した後、フォトリングラフイーに
よりトレンチ形成予定領域以外を覆うレジストパターン
４を形成する。
次に第１図Ｂに示すようにレジストパターン４をマスク
にして多結晶シリコン膜３および熱酸化膜２をエツチン
グし、半導体基板表面に素子分離用の深さ３．０μｍの
トレンチ１ｏを形成する。その後レジストパターン４を
除去しシリコン開口部および多結晶シリコン膜３の表面
を１０００人程度の熱酸化膜６を形成する。次に第１図
Ｃに示すように全面および開口部内に溶融性の絶縁膜６
として例工ばボロン・リンガラス（ＢＰＳＧ）をＣＶＤ
法で堆積する。ＢＰＳＧは軟化点が低いために例えばボ
ロン濃度３．３ ｗｔ％、リン濃度６．０ｗｔ％。
にして多結晶シリコン膜３および熱酸化膜２をエツチン
グし、半導体基板表面に素子分離用の深さ３．０μｍの
トレンチ１ｏを形成する。その後レジストパターン４を
除去しシリコン開口部および多結晶シリコン膜３の表面
を１０００人程度の熱酸化膜６を形成する。次に第１図
Ｃに示すように全面および開口部内に溶融性の絶縁膜６
として例工ばボロン・リンガラス（ＢＰＳＧ）をＣＶＤ
法で堆積する。ＢＰＳＧは軟化点が低いために例えばボ
ロン濃度３．３ ｗｔ％、リン濃度６．０ｗｔ％。
ＢＰＳＧを用いるとＮ２雰囲気中で３０分間、９ｏ○°
Ｃで熱処理すると開口部にＢＰＳＧが流れ込み、表面は
第１図りに示すように平坦になる。
Ｃで熱処理すると開口部にＢＰＳＧが流れ込み、表面は
第１図りに示すように平坦になる。
次に第１図Ｅに示すように絶縁膜ｅをニップバックを行
ない開口部以外の半導体基板上の多結晶シリコン膜３を
露出させる。この時絶縁膜６の表面は開口部以外の半導
体基板１の表面よりも２０００Ａ程度低くなるようにエ
ッチバックを行なう。この工程において、膜３の存在の
ため基板１にダメージは発生しない。
ない開口部以外の半導体基板上の多結晶シリコン膜３を
露出させる。この時絶縁膜６の表面は開口部以外の半導
体基板１の表面よりも２０００Ａ程度低くなるようにエ
ッチバックを行なう。この工程において、膜３の存在の
ため基板１にダメージは発生しない。
続いて第１図Ｆに示すようにＣＶＤ法により不純物を含
まない絶縁膜７例えばシリコン酸化膜またはシリコン窒
化膜を堆積し、次に第１図Ｇに示すようにレジスト８を
塗布することにより表面を平坦にしレジスト８を用いて
不純物を含まない絶縁膜７をエッチバックを行ない前記
開口部以外の半導体基板上の多結晶シリコン膜３を露出
させる。
まない絶縁膜７例えばシリコン酸化膜またはシリコン窒
化膜を堆積し、次に第１図Ｇに示すようにレジスト８を
塗布することにより表面を平坦にしレジスト８を用いて
不純物を含まない絶縁膜７をエッチバックを行ない前記
開口部以外の半導体基板上の多結晶シリコン膜３を露出
させる。
この時、不純物を含まない絶縁膜７の表面は開口部以外
の半導体基板１の表面よりも２０００Ａ程度高くなるよ
うにエッチバンクを行なう。この工程においても膜３の
存在のため、基板１にダメージは発生しない。次に多結
晶シリコン膜３および熱酸化膜２をそれぞれウェットエ
ツチングすると第１図Ｈに示すようなトレンチ分離構造
が得られる。
の半導体基板１の表面よりも２０００Ａ程度高くなるよ
うにエッチバンクを行なう。この工程においても膜３の
存在のため、基板１にダメージは発生しない。次に多結
晶シリコン膜３および熱酸化膜２をそれぞれウェットエ
ツチングすると第１図Ｈに示すようなトレンチ分離構造
が得られる。
発明の効果
以上に述べた本発明によると、半導体基板上に第１の絶
縁膜および半導体膜を有する構造にして溶融性の第３の
絶縁膜をエッチバックする時と第４の絶縁膜をエッチバ
ックする時に半導体膜をエツチングストッパーにするこ
とにより半導体基板表面にダメージを与えないので素子
特性の劣化防止を可能にする。またトレンチの底面領域
および側面領域に第２の絶縁膜を形成することにより第
３の絶縁膜を熱処理する工程において半導体基板への不
純物の拡散を防止することにより素子特性の劣化を防ぐ
ことを可能にする。以上のように本発明は、従来方法に
比較して素子特性の劣化の少ないトレンチ分離構造が得
られ、信頼性の高い半導体装置が製造可能となる。
縁膜および半導体膜を有する構造にして溶融性の第３の
絶縁膜をエッチバックする時と第４の絶縁膜をエッチバ
ックする時に半導体膜をエツチングストッパーにするこ
とにより半導体基板表面にダメージを与えないので素子
特性の劣化防止を可能にする。またトレンチの底面領域
および側面領域に第２の絶縁膜を形成することにより第
３の絶縁膜を熱処理する工程において半導体基板への不
純物の拡散を防止することにより素子特性の劣化を防ぐ
ことを可能にする。以上のように本発明は、従来方法に
比較して素子特性の劣化の少ないトレンチ分離構造が得
られ、信頼性の高い半導体装置が製造可能となる。
第１図Ａ〜Ｈは本発明を用いたトレンチ分離構造の形成
の実施例を示す工程断面図、第２図Ａ〜Ｅは従来技術を
用いたトレンチ分離構造の形成の工程断面図である。 １・・・・・・半導体基板、２，５・・・・・・熱酸化
膜、３・・・・・・多結晶シリコン膜、４，８・・・・
・・レジスト、６・・・・・・溶融性絶縁膜、７・・・
・・・不純物を含まない絶縁膜。
の実施例を示す工程断面図、第２図Ａ〜Ｅは従来技術を
用いたトレンチ分離構造の形成の工程断面図である。 １・・・・・・半導体基板、２，５・・・・・・熱酸化
膜、３・・・・・・多結晶シリコン膜、４，８・・・・
・・レジスト、６・・・・・・溶融性絶縁膜、７・・・
・・・不純物を含まない絶縁膜。
Claims (1)
- 半導体基板上に第１の絶縁膜および半導体膜を形成し、
所望領域の半導体膜および第１の絶縁膜をエッチングし
更に所望の深さまで前記半導体基板をエッチングして開
口部を形成する工程と、前記開口部を酸化し第２の絶縁
膜を形成する工程と、全面および開口部内に溶融性の第
３の絶縁膜を堆積し熱処理により前記第３の絶縁膜表面
を平坦にする工程と、前記半導体膜をエッチングストッ
パーにして前記第３の絶縁膜をエッチングし前記半導体
基板表面より浅く前記開口部内に前記第３の絶縁膜を残
存させる工程と全面および開口部内に第４の絶縁膜を形
成する工程と前記半導体膜をエッチングストッパーにし
て前記第４の絶縁膜をエッチングし第３の絶縁膜上にの
み第４の絶縁膜を残存させる工程と前記半導体膜を除去
する工程とを備え、前記開口部の表面領域に第４の絶縁
膜、底面領域および側面領域に第２の絶縁膜、内部領域
に第３の絶縁膜が形成された構造となることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6293387A JPS63228732A (ja) | 1987-03-18 | 1987-03-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6293387A JPS63228732A (ja) | 1987-03-18 | 1987-03-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63228732A true JPS63228732A (ja) | 1988-09-22 |
Family
ID=13214583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6293387A Pending JPS63228732A (ja) | 1987-03-18 | 1987-03-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63228732A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03153031A (ja) * | 1989-11-10 | 1991-07-01 | Sharp Corp | 半導体装置の製造方法 |
| JPH0745694A (ja) * | 1993-07-26 | 1995-02-14 | Nec Corp | 半導体装置およびその製造方法 |
| JPH09252049A (ja) * | 1996-03-15 | 1997-09-22 | Mitsubishi Electric Corp | 多層埋め込みトレンチアイソレーション |
| KR100518536B1 (ko) * | 2002-08-07 | 2005-10-04 | 삼성전자주식회사 | 반도체 소자의 표면 평탄화 방법과 그에 따라 제조된반도체 소자 |
-
1987
- 1987-03-18 JP JP6293387A patent/JPS63228732A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03153031A (ja) * | 1989-11-10 | 1991-07-01 | Sharp Corp | 半導体装置の製造方法 |
| JPH0745694A (ja) * | 1993-07-26 | 1995-02-14 | Nec Corp | 半導体装置およびその製造方法 |
| JPH09252049A (ja) * | 1996-03-15 | 1997-09-22 | Mitsubishi Electric Corp | 多層埋め込みトレンチアイソレーション |
| KR100518536B1 (ko) * | 2002-08-07 | 2005-10-04 | 삼성전자주식회사 | 반도체 소자의 표면 평탄화 방법과 그에 따라 제조된반도체 소자 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5640041A (en) | Stress relaxation in dielectric before metallization | |
| JP2802600B2 (ja) | 半導体装置の製造方法 | |
| JP2001102439A (ja) | 半導体装置の製造方法 | |
| JPH0574927A (ja) | 半導体装置の製造方法 | |
| JPS63228732A (ja) | 半導体装置の製造方法 | |
| JP2955838B2 (ja) | 半導体装置の製造方法 | |
| JPH08125010A (ja) | 半導体装置の隔離構造とその製造方法 | |
| JP2788889B2 (ja) | 半導体装置における分離形成方法 | |
| JP2790010B2 (ja) | 半導体装置の製造方法 | |
| JPH0313745B2 (ja) | ||
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH11354650A (ja) | 半導体装置およびその製造方法 | |
| JP3958454B2 (ja) | 半導体素子の隔離膜形成方法 | |
| JPS59177941A (ja) | 素子分離領域の製造方法 | |
| JPH0267728A (ja) | 素子分離用酸化膜の形成方法 | |
| JPS63170922A (ja) | 配線方法 | |
| JPS5965448A (ja) | 半導体装置の製造方法 | |
| JPS58180061A (ja) | 半導体装置の製造方法 | |
| JPH0448644A (ja) | 半導体装置の製造方法 | |
| JPH0148652B2 (ja) | ||
| JPS61147550A (ja) | 半導体装置の製造方法 | |
| JPH0458538A (ja) | 半導体装置の製造方法 | |
| JPH05217996A (ja) | メサ型半導体素子の形成方法 | |
| JPS6180833A (ja) | 半導体装置の製造方法 |