JPH0267728A - 素子分離用酸化膜の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、半導体基板上に、複数の素子領域を電気的
に分離する、素子分離用酸化膜を形成する方法に関する
ものであり、特に、バーズ・ピークを低減することので
きる、素子分離用酸化膜の形成方法に関するものである
。

［従来の技術］ ｎＭＯ３の周囲の領域（フィールド領域という）は、ｐ
型シリコンの性質上、ｎｆｉに反転しやすいので、ゲー
ト以外の表面がＡＱ配線に加える正電圧で反転してチャ
ネルが形成されるのを防ぐには、厚い酸化膜を形成する
必要がある。素子分離用の酸化膜の形成には、現在、Ｌ
ＯＧＯ５（Ｌｏｃａｌ　　０ｘｉｄａｔｉｏｎ　　ｏｆ
　　５ｉｌｉｃｏｎ）法と呼ばれる技術が多く用いられ
ている。このＬｏｃｏｓ法は、シ’）’：）ン窒化Ｈ（
ｓｉ３Ｎ＜Ｈ＞の耐酸性が強い性質を利用して、シリコ
ン表面の一部に選択的に熱酸化膜を形成する技術である
。

第２Ａ図〜第２Ｅ図は、ＬＯＣＯ３法による、従来の素
子分離用酸化膜の形成工程を示した断面図である。これ
らの図を参照して、ＬＯＣＯ３法による、従来の素子分
離用酸化膜の形成方法を説明する。

第２Ａ図を参照して、半導体基板であるシリコン基板１
を準備し、その表面を熱酸化し、１００〜３００人の膜
厚のシリコン酸化膜２を形成する。

次いで、その上全面に、ポリシリコン膜３を、ＣＶＤ法
（Ｃｈｅｍｉｃａｌ　　Ｖａｐｏｒ　　Ｄｅｐｏｓｉｔ
ｉｏｎ）で堆積し、さらにその上にシリコン窒化膜４を
ＣＶＤ法で堆積し、次いで、レジスト５を塗布する。な
お、ポリシリコン膜３は、シリコン窒化膜４によるスト
レスおよび分離用酸化膜形成時に生じるストレスを緩和
し、シリコン基板１に結晶欠陥を発生させるのを抑制す
る働きをする。

次に、第２Ｂ図を参照して、レジスト５を、リソグラフ
ィ技術を用いて、所望のパターンにパタニングする。

次に、第２Ｃ図を参照して、バターニングされたレジス
ト５をマスクにして、シリコン窒化膜４を、熱リン酸等
を用いて、ウェットエツチングする。その後、チャネル
カット用の不純物６をイオン注入法で導入し、シリコン
基板１にチャネルカット用不純物が導入された領域７を
形成する。

次いで、第２Ｄ図を参照して、レジスト５を除去した後
、シリコン窒化膜４をマスクとして、半導体基板１およ
びポリシリコン膜３を酸化処理し、素子分離用の厚い酸
化膜１０を形成する。その後、シリコン窒化膜４を熱リ
ン酸等により除去し、ポリシリコン膜３をＣＦ４ガスを
用いるプラズマエツチング等により除去し、酸化膜２を
フッ酸系のエツチング液等により除去する。すると、第
２Ｅ図に示すような、素子分離用酸化膜１０が形成され
た半導体基板１を得る。

［発明が解決しようとする課題］ 従来のＬＯＣＯ３法による素子分離用酸化膜の形成方法
は、以上のように構成されている。この方法によると、
第２Ｄ図および第２Ｅ図を参照して、横方向に進行する
酸化反応により生じるバーズ・ピーク（烏の嘴）１０ａ
が形成される。図中、痣はバーズ・ピークの長さを表わ
している。このようなバーズ・ビーク１０ａか形成され
ると、素子分離面積が増加する結果、有効素子領域の面
積が減少し、集積度を高めていく上で問題となっていた
。

このバーズ・ビーク１０ａを減少させる（Ｖを小さくす
る）ために、上述の方法で、ポリシリコン膜３およびシ
リコン窒化膜４の膜厚を厚くして行なう方法がある。こ
の方法によると、バーズ・ビーク１０ａは減少するが、
第３図を参照して、バーズ・ビーク１０ａの形状がいび
つになり、上層配線のカバレッジ等が問題となり、断線
を引き起こしたり、長期の信頼性に悪影響を及ぼすとい
う問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、バーズ・ピークの形状がいびつにならず、か
つ、バーズ・ピークを減少させることのできる、素子分
離用酸化膜の形成方法を提供することを目的とする。

［課題を解決するための手段］ この発明は、半導体基板上に、複数の素子領域を電気的
に分離する素子分離用酸化膜を形成する方法にかかるも
のである。そして、上記半導体基板を準備する工程と、
上記半導体基板の表面に酸化膜を形成する工程と、上記
酸化膜の上に酸化される性質を有する第１の被酸化膜を
形成する工程と、上記第１の被酸化膜の上に耐酸化性を
有する耐酸化性膜を形成する工程と、上記耐酸化性膜の
、上記素子分離用酸化膜を形成すべき領域をエツチング
により選択的に開孔する工程と、上記開孔された部分に
酸化される性質を有する第２の被酸化膜を堆積する工程
と、上記開孔された部分に上記第２の被酸化膜を堆積し
た後、上記耐酸化性膜の非開孔部分をマスクにして、上
記半導体基板、上記第１の被酸化膜および上記第２の被
酸化膜を酸化処理する工程と、を含んでいる。

［作用］ 上述したように、本発明においては、耐酸化性膜の、素
子分離用酸化膜を形成すべき領域を開孔し、この間孔部
分に、酸化される性質を有する第２の被酸化膜を堆積す
る。それゆえ、素子分離用酸化膜を形成すべき領域のみ
に、被酸化膜が厚く形成される結果、第１の被酸化膜の
膜厚を厚くしなくても、バーズ・ピークの低減した素子
分離用酸化膜が形成される。

また、第１の被酸化膜の膜厚を厚くしないで、バーズ・
ピークの低減した素子分離用酸化膜を形成できるので、
バーズ・ピークの形状がいびつになることもない。

［実施例］ 以下、この発明の一実施例を図について説明する。

第１Ａ図〜第１Ｈ図は、この発明の一実施例にかかる工
程を断面図で表わしたものである。

第１Ａ図を参照して、シリコン基板１を準備し、該シリ
コン基板１を酸化して、シリコン基板１上にシリコン酸
化膜２を形成する。次いで、シリコン酸化膜２上に、第
１の被酸化膜であるポリシリコン膜３をＣＶＤ法により
形成し、その上に、耐酸化性膜であるシリコン窒化膜４
をＣＶＤ法により形成し、次に、レジスト５を塗布する
。

次に、第１Ｂ図を参照して、レジスト５を、リソグラフ
ィ技術により所望のパターンにバターニングする。

次いで、第１Ｃ図を参照して、バターニングされたレジ
スト５をマスクにして、シリコン窒化膜４をエツチング
し、シリコン窒化膜４の、素子分離用酸化膜を形成すべ
き領域を選択的に開孔する。

次いで、この状態で、必要に応じて、チャネルカット用
不純物６をイオン注入法により導入し、半導体基板１に
チャネルカット用不純物が導入された領域７を形成する
。

次に、第１Ｄ図を参照して、レジスト５を除去し、上記
開孔された部分を含む全面に、第２の被酸化膜であるポ
リシリコン８をＣＶＤ法により堆積する。

次に、第１Ｅ図を参照して、全面に、レジストリを塗１
１ｉ　Ｌ、その表面を平坦化する。

次に、第１Ｆ図を参照して、エッチバック法を用いて表
面をエツチングすると、シリコン窒化膜４の開孔された
部分のみにポリシリコン８が埋め込まれたような状態が
できあがる。次に、シリコン窒化膜４の非開孔部分をマ
スクにして、シリコン基板１、ポリシリコン膜３、ポリ
シリコン８を酸化処理すると、第１Ｇ図に示すように、
分離用酸化膜１０が形成される。

その後、第１Ｈ図を参照して、シリコン窒化膜４、ポリ
シリコン膜３およびシリコン酸化膜２を除去すると、分
離用酸化膜１０が形成された半導体基板１が得られる。

実施例にかかる方法においても、多少のバーズ・ピーク
１０ａは生じるが、バーズ命ビークの長さ［は、従来の
方法に比べて、著しく小さくなる。それゆえ、素子の有
効面積が増大する。その結果、逆にいうと、素子の微細
化が可能となるため、高集積化が図れるようになる。

また、この実施例では、ポリシリコン膜３の膜厚を厚く
しないで、バーズ・ピーク１０ｇの低減した素子分離用
酸化膜１０を形成できるので、バーズ・ピーク１０ａの
形状がいびつになることもない。それゆえに、第１Ｈ図
に示した、素子分離用酸化膜ｌＯを形成した半導体基板
１に、上層配線を形成しても、カバレッジ等に問題を生
じさせることがない。その結果、配線の断線を生じさせ
ず、長期にわたって信頼性のある半導体装置が得られる
。

なお、上記実施例では、第１の被酸化膜３および第２の
被酸化膜８にポリシリコンを用いた場合を例示したが、
ポリシリコンの代わりに、たとえばＰをドープしたドー
プトポリシリコンを用いると、酸化速度が速まり、バー
ズ・ピークのより小さい酸化Ｉ漠１０が得られる。この
場合、第２の被酸化膜８に、第１の被酸化膜３よりも酸
化速度の速い被酸化膜（たとえば、Ｐのドープ濃度を大
きくすることにより、酸化速度を高めることができる。

）を用いると、バーズ・ピークの長さαをより一層小さ
くできる。

また、上記実施例では、第１Ｅ図および第１Ｆ図を参照
して、ポリシリコン８をエッチバック法によりエツチン
グし、シリコン窒化膜４の開孔された部分のみにポリシ
リコン８を埋め込む方法を例示して説明したが、この発
明はこれに限られるものでなく、第１Ｄ図に示す状態で
全面酸化し、次いで異方性エツチングにより第１Ｇ図の
状態に導き、その後第１Ｈ図の状態に導く方法であって
も、バーズ・ピークの小さい分離酸化膜１０が得られる
。

以上、具体的な実施例を挙げて、この発明の、素子分離
用酸化膜の形成方法について説明したが、本発明は、そ
の精神または主要な特徴から逸脱することなく、他の色
々な形で実施することができる。それゆえ、前述の実施
例はあらゆる点で単なる例示にすぎず、限定的に解釈し
てはならない。

本発明の範囲は、特許請求の範囲によって示すものであ
って、明細書本文には何ら拘束されない。

さらに、特許請求の範囲の均等範囲に属する変形や変更
は、すべて本発明の範囲内のものである。

［発明の効果］ 以上説明したとおり、この発明によれば、耐酸化性膜の
、素子分離用酸化膜を形成すべき領域を開孔し、この開
孔部分に、酸化される性質を有する第２の被酸化膜を堆
積する。それゆえ、素子分離用酸化膜を形成すべき領域
のみに、被酸化膜が厚く形成される結果、第１の被酸化
膜の膜厚を厚くしなくても、バーズ・ピークの低減した
素子分離用酸化膜が形成される。その結果、素子の有効
面積が増大し、逆に言うと、素子の微細化が可能となり
、高集積化が図れるようになる。また、第１の被酸化膜
の膜厚を厚（しないで、バーズ・ピークの低減した素子
分離用酸化膜を形成できるので、バーズ・ピークの形状
がいびつになることもない。その結果、素子分離用酸化
膜を形成した半導体基板に上層配線を形成しても、カバ
レッジ等に問題を生じさせることがない結果、配線の断
線を生じさせず、長期にわたって信頼性のある半導体装
置が得られるという効果を奏する。

【図面の簡単な説明】

第１Ａ図、第１Ｂ図、第１Ｃ図、第１Ｄ図、第１Ｅ図、
第１Ｆ図、第１Ｇ図および第１Ｈ図は、この発明の一実
施例の工程を、断面図で示したものである。 第２Ａ図、第２Ｂ図、第２Ｃ図、第２Ｄ図および第２Ｅ
図は、従来のＬＯＣＯ３法の工程を断面図で示したもの
である。 第３図はＬＯＣＯ５法の採用にあたり、シリコン窒化膜
およびポリシリコン膜の膜厚を厚くしたときに生じる問
題点を説明するための図である。 図において、１はシリコン基板、２はシリコン酸化膜、
３はポリシリコン膜、４はシリコン窒化膜、８はポリシ
リコン、１０は分離用酸化膜である。 なお、各図中、同一符号は同一または相当部分を示す。 第１Ａ図 簗１８図 第１Ｄ図

Claims (1)

1. 【特許請求の範囲】 半導体基板上に、複数の素子領域を電気的に分離する素
   子分離用酸化膜を形成する方法であって、前記半導体基
   板を準備する工程と、 前記半導体基板の表面に酸化膜を形成する工程と、 前記酸化膜の上に、酸化される性質を有する第１の被酸
   化膜を形成する工程と、 前記第１の被酸化膜の上に耐酸化性を有する耐酸化性膜
   を形成する工程と、 前記耐酸化性膜の、前記素子分離用酸化膜を形成すべき
   領域をエッチングにより選択的に開孔する工程と、 前記開孔された部分に酸化される性質を有する第２の被
   酸化膜を堆積する工程と、 前記開孔された部分に前記第２の被酸化膜を堆積した後
   、前記耐酸化性膜の非開孔部分をマスクにして、前記半
   導体基板、前記第１の被酸化膜および前記第２の被酸化
   膜を酸化処理する工程と、を含む素子分離用酸化膜の形
   成方法。