JPH0521592A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置Info
- Publication number
- JPH0521592A JPH0521592A JP17202991A JP17202991A JPH0521592A JP H0521592 A JPH0521592 A JP H0521592A JP 17202991 A JP17202991 A JP 17202991A JP 17202991 A JP17202991 A JP 17202991A JP H0521592 A JPH0521592 A JP H0521592A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- nitride film
- spin
- crystal silicon
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造方法及び半導体装置に関
し，素子領域に結晶欠陥を発生せず，製造工程上も悪影
響を及ぼさない信頼度の高いトレンチアイソレーション
を有する半導体装置の製造方法及び半導体装置の提供を
目的とする。 【構成】 半導体基体1, 2にトレンチを形成し，その内
壁に熱酸化膜６を形成する工程と，非単結晶シリコンを
成長してトレンチを埋め込んだ後，トレンチ内に半導体
基体1, 2表面より低い表面を有する非単結晶シリコン埋
込み層８を残す工程と，全面に窒化膜12を成長して非単
結晶シリコン埋込み層８を窒化膜で覆う工程と，半導体
基体1, 2上の窒化膜12表面より低い非単結晶シリコン埋
込み層８上の窒化膜上の空間を充填するスピンオングラ
ス層９を形成した後，酸素を含む雰囲気中で焼成する工
程と，スピンオングラス層９を完全に覆う窒化膜キャッ
プ11を形成する工程を有するように構成する。
し，素子領域に結晶欠陥を発生せず，製造工程上も悪影
響を及ぼさない信頼度の高いトレンチアイソレーション
を有する半導体装置の製造方法及び半導体装置の提供を
目的とする。 【構成】 半導体基体1, 2にトレンチを形成し，その内
壁に熱酸化膜６を形成する工程と，非単結晶シリコンを
成長してトレンチを埋め込んだ後，トレンチ内に半導体
基体1, 2表面より低い表面を有する非単結晶シリコン埋
込み層８を残す工程と，全面に窒化膜12を成長して非単
結晶シリコン埋込み層８を窒化膜で覆う工程と，半導体
基体1, 2上の窒化膜12表面より低い非単結晶シリコン埋
込み層８上の窒化膜上の空間を充填するスピンオングラ
ス層９を形成した後，酸素を含む雰囲気中で焼成する工
程と，スピンオングラス層９を完全に覆う窒化膜キャッ
プ11を形成する工程を有するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法及
び半導体装置に係り，特にトレンチアイソレーションを
有する半導体装置の製造方法及び半導体装置に関する。
び半導体装置に係り，特にトレンチアイソレーションを
有する半導体装置の製造方法及び半導体装置に関する。
【０００２】
【従来の技術】近年，微細な高速バイポーラトランジス
タの素子分離に，トレンチアイソレーションの手法が採
用されている。
タの素子分離に，トレンチアイソレーションの手法が採
用されている。
【０００３】図５(a) 〜(d) はトレンチアイソレーショ
ンを行う従来例を示す工程順断面図である。以下，これ
らの図を参照しながら，従来例の概略を説明する。 図５(a) 参照 Ｓｉ基板１にＬＯＣＯＳ法によりフィールド酸化膜２を
形成し，素子領域にパッド酸化膜３を形成する。
ンを行う従来例を示す工程順断面図である。以下，これ
らの図を参照しながら，従来例の概略を説明する。 図５(a) 参照 Ｓｉ基板１にＬＯＣＯＳ法によりフィールド酸化膜２を
形成し，素子領域にパッド酸化膜３を形成する。
【０００４】ＣＶＤ法により全面にシリコン窒化膜を堆
積した後，それをパターニングして，フィールド酸化膜
２上に開孔4aを持つ窒化膜（Ｓｉ3 Ｎ4 ）マスク４を形
成する。
積した後，それをパターニングして，フィールド酸化膜
２上に開孔4aを持つ窒化膜（Ｓｉ3 Ｎ4 ）マスク４を形
成する。
【０００５】窒化膜マスク４をマスクにしてフィールド
酸化膜２とＳｉ基板１をエッチングし，トレンチ５を形
成する。トレンチ５内のＳｉ基板１表面を熱酸化し，熱
酸化膜６を形成する。
酸化膜２とＳｉ基板１をエッチングし，トレンチ５を形
成する。トレンチ５内のＳｉ基板１表面を熱酸化し，熱
酸化膜６を形成する。
【０００６】図５(b) 参照
ＣＶＤ法により全面にシリコン窒化膜７を成長する。
図５(c) 参照
ＣＶＤ法により全面にポリＳｉを堆積してトレンチ５内
を埋め込んだ後，ポリシング乃至はエッチバックにより
トレンチ５内部のみにポリＳｉ埋込み層８を残す。この
時窒化膜マスク４はストッパとなり，ポリＳｉ埋込み層
８の上面は窒化膜マスク４の上面よりわずかに下がり，
凹み8aが形成される。
を埋め込んだ後，ポリシング乃至はエッチバックにより
トレンチ５内部のみにポリＳｉ埋込み層８を残す。この
時窒化膜マスク４はストッパとなり，ポリＳｉ埋込み層
８の上面は窒化膜マスク４の上面よりわずかに下がり，
凹み8aが形成される。
【０００７】図５(d) 参照
ポリＳｉ埋込み層８上部を選択的に熱酸化して，熱酸化
膜キャップ13を形成する。つづいて，煮沸リン酸液でシ
リコン窒化膜７と窒化膜マスク４をエッチングして除去
する。
膜キャップ13を形成する。つづいて，煮沸リン酸液でシ
リコン窒化膜７と窒化膜マスク４をエッチングして除去
する。
【０００８】最後にパッド酸化膜３をエッチングして除
去することにより，素子領域と分離領域が形成される。
シリコン窒化膜７は熱酸化膜キャップ13形成の際の膨張
に伴なって発生する応力が素子領域に及ぶのを抑制し，
素子領域における結晶欠陥の発生を防ぐために設けられ
るが，その効果は必ずしも十分ではなく, 素子領域に図
５(d) に模式的に示すような結晶欠陥14が生じる。
去することにより，素子領域と分離領域が形成される。
シリコン窒化膜７は熱酸化膜キャップ13形成の際の膨張
に伴なって発生する応力が素子領域に及ぶのを抑制し，
素子領域における結晶欠陥の発生を防ぐために設けられ
るが，その効果は必ずしも十分ではなく, 素子領域に図
５(d) に模式的に示すような結晶欠陥14が生じる。
【０００９】
【発明が解決しようとする課題】本発明は，上記の問題
に鑑み，ポリＳｉ埋込み層８の上部を，素子領域におけ
る結晶欠陥の発生を十分に阻止できる絶縁物で充填する
方法と素子領域に結晶欠陥の発生のない半導体装置を提
供することを目的とする。
に鑑み，ポリＳｉ埋込み層８の上部を，素子領域におけ
る結晶欠陥の発生を十分に阻止できる絶縁物で充填する
方法と素子領域に結晶欠陥の発生のない半導体装置を提
供することを目的とする。
【００１０】
【課題を解決するための手段】図１(a) 〜(d) は第１の
実施例を示す工程順断面図（その１），図２(e) 〜(h)
は第１の実施例を示す工程順断面図（その２）であり，
図３(a) 〜(d) は第２の実施例を示す工程順断面図（そ
の１），図４(e), (f)は第２の実施例を示す工程順断面
図（その２）である。
実施例を示す工程順断面図（その１），図２(e) 〜(h)
は第１の実施例を示す工程順断面図（その２）であり，
図３(a) 〜(d) は第２の実施例を示す工程順断面図（そ
の１），図４(e), (f)は第２の実施例を示す工程順断面
図（その２）である。
【００１１】上記課題は，半導体基体１，２上に開孔4a
を有する窒化膜マスク４を形成し，該窒化膜マスク４を
マスクにして該半導体基体１，２をエッチングしトレン
チ５を形成し，該トレンチ５内壁を熱酸化して熱酸化膜
６を形成する工程と，非単結晶シリコンを成長して該ト
レンチ５を埋め込んだ後，該窒化膜マスク４上の非単結
晶シリコンを除去しかつ該トレンチ５内に該半導体基体
１，２表面より低い表面を有する非単結晶シリコン埋込
み層８を残す工程と，該非単結晶シリコン埋込み層８上
の該半導体基体１，２表面より低い空間を充填するスピ
ンオングラス層９を形成した後ベーキングする工程を有
する半導体装置の製造方法によって解決される。
を有する窒化膜マスク４を形成し，該窒化膜マスク４を
マスクにして該半導体基体１，２をエッチングしトレン
チ５を形成し，該トレンチ５内壁を熱酸化して熱酸化膜
６を形成する工程と，非単結晶シリコンを成長して該ト
レンチ５を埋め込んだ後，該窒化膜マスク４上の非単結
晶シリコンを除去しかつ該トレンチ５内に該半導体基体
１，２表面より低い表面を有する非単結晶シリコン埋込
み層８を残す工程と，該非単結晶シリコン埋込み層８上
の該半導体基体１，２表面より低い空間を充填するスピ
ンオングラス層９を形成した後ベーキングする工程を有
する半導体装置の製造方法によって解決される。
【００１２】また，上記の工程と，該スピンオングラス
層９を完全に覆う窒化膜キャップ11を形成する工程を有
する半導体装置の製造方法によって解決される。また，
半導体基体１，２上に開孔4aを有する窒化膜マスク４を
形成し，該窒化膜マスク４をマスクにして該半導体基体
１，２をエッチングしトレンチ５を形成し，該トレンチ
５内壁を熱酸化して熱酸化膜６を形成する工程と，非単
結晶シリコンを成長して該トレンチ５を埋め込んだ後，
該窒化膜マスク４上の非単結晶シリコンを除去しかつ該
トレンチ５内に該半導体基体１，２表面より低い表面を
有する非単結晶シリコン埋込み層８を残す工程と，窒化
膜12を成長して該非単結晶シリコン埋込み層８を窒化膜
で覆う工程と，該半導体基体１，２上の窒化膜12表面よ
り低い該非単結晶シリコン埋込み層８上の窒化膜上の空
間を充填するスピンオングラス層９を形成した後，酸素
を含む雰囲気中で焼成する工程を有する半導体装置の製
造方法によって解決される。
層９を完全に覆う窒化膜キャップ11を形成する工程を有
する半導体装置の製造方法によって解決される。また，
半導体基体１，２上に開孔4aを有する窒化膜マスク４を
形成し，該窒化膜マスク４をマスクにして該半導体基体
１，２をエッチングしトレンチ５を形成し，該トレンチ
５内壁を熱酸化して熱酸化膜６を形成する工程と，非単
結晶シリコンを成長して該トレンチ５を埋め込んだ後，
該窒化膜マスク４上の非単結晶シリコンを除去しかつ該
トレンチ５内に該半導体基体１，２表面より低い表面を
有する非単結晶シリコン埋込み層８を残す工程と，窒化
膜12を成長して該非単結晶シリコン埋込み層８を窒化膜
で覆う工程と，該半導体基体１，２上の窒化膜12表面よ
り低い該非単結晶シリコン埋込み層８上の窒化膜上の空
間を充填するスピンオングラス層９を形成した後，酸素
を含む雰囲気中で焼成する工程を有する半導体装置の製
造方法によって解決される。
【００１３】また，上記の工程と，該スピンオングラス
層９を完全に覆う窒化膜キャップ11を形成する工程を有
する半導体装置の製造方法によって解決される。また，
半導体基体１，２と，半導体基体１，２に形成されたト
レンチ５と,該トレンチ５内壁を覆う熱酸化膜６と，該
トレンチ５を埋め込む非単結晶シリコン埋込み層８と，
該非単結晶シリコン埋込み層８上に配置されたスピンオ
ングラス層９と，該スピンオングラス層９を覆う窒化膜
11, 12とを有する半導体装置によって解決される。
層９を完全に覆う窒化膜キャップ11を形成する工程を有
する半導体装置の製造方法によって解決される。また，
半導体基体１，２と，半導体基体１，２に形成されたト
レンチ５と,該トレンチ５内壁を覆う熱酸化膜６と，該
トレンチ５を埋め込む非単結晶シリコン埋込み層８と，
該非単結晶シリコン埋込み層８上に配置されたスピンオ
ングラス層９と，該スピンオングラス層９を覆う窒化膜
11, 12とを有する半導体装置によって解決される。
【００１４】
【作用】本発明では，トレンチ５内の非単結晶シリコン
埋込み層９の上には熱酸化膜キャップに替えてスピンオ
ングラス層９を形成している。スピンオングラス層９は
ベーキングによっても酸素を含む雰囲気中の焼成によっ
てもほとんど体積変化を生じないから素子領域に応力を
発生させることがない。
埋込み層９の上には熱酸化膜キャップに替えてスピンオ
ングラス層９を形成している。スピンオングラス層９は
ベーキングによっても酸素を含む雰囲気中の焼成によっ
てもほとんど体積変化を生じないから素子領域に応力を
発生させることがない。
【００１５】スピンオングラス層９は酸素を含む雰囲気
中での焼成により組織が緻密となるから，素子の信頼性
を高めることができる。窒化膜12はスピンオングラス層
９を酸素を含む雰囲気中で焼成する時，酸素がポリシリ
コン埋込み層９に拡散するのを防ぐストッパとしての作
用を持つ。
中での焼成により組織が緻密となるから，素子の信頼性
を高めることができる。窒化膜12はスピンオングラス層
９を酸素を含む雰囲気中で焼成する時，酸素がポリシリ
コン埋込み層９に拡散するのを防ぐストッパとしての作
用を持つ。
【００１６】スピンオングラス層９を完全に覆う窒化膜
キャップ11の形成は，その後の高温工程において，スピ
ンオングラス層９から例えばリン（Ｐ）等の不純物が飛
散して素子領域を汚染するのを押さえる作用を持つ。
キャップ11の形成は，その後の高温工程において，スピ
ンオングラス層９から例えばリン（Ｐ）等の不純物が飛
散して素子領域を汚染するのを押さえる作用を持つ。
【００１７】
【実施例】図１(a) 〜(d) は第１の実施例を示す工程順
断面図（その１），図２(e) 〜(h) は第１の実施例を示
す工程順断面図（その２）である。以下，これらの図を
参照しながら，第１の実施例について説明する。
断面図（その１），図２(e) 〜(h) は第１の実施例を示
す工程順断面図（その２）である。以下，これらの図を
参照しながら，第１の実施例について説明する。
【００１８】図１(a) 参照
Ｓｉ基板１にＬＯＣＯＳ法により厚さが例えば6000Åの
フィールド酸化膜２を形成し，素子領域に厚さが例えば
200Åのパッド酸化膜３を形成する。これを半導体基体
とする。
フィールド酸化膜２を形成し，素子領域に厚さが例えば
200Åのパッド酸化膜３を形成する。これを半導体基体
とする。
【００１９】ＣＶＤ法により，半導体基体全面に厚さが
例えば2000Åのシリコン窒化膜を堆積し，その上にさら
に厚さが例えば8000ÅのＰＳＧ膜（図示せず）を堆積す
る。ＰＳＧ膜の上にレジストマスクをパターニングし
て，それをマスクにしてＰＳＧ膜をエッチングしＰＳＧ
膜マスク（図示せず）を形成しそのＰＳＧ膜マスクをマ
スクにしてシリコン窒化膜をエッチングし，フィールド
酸化膜２上に開孔4aを持つ窒化膜（Ｓｉ3 Ｎ4 ）マスク
４を形成する。
例えば2000Åのシリコン窒化膜を堆積し，その上にさら
に厚さが例えば8000ÅのＰＳＧ膜（図示せず）を堆積す
る。ＰＳＧ膜の上にレジストマスクをパターニングし
て，それをマスクにしてＰＳＧ膜をエッチングしＰＳＧ
膜マスク（図示せず）を形成しそのＰＳＧ膜マスクをマ
スクにしてシリコン窒化膜をエッチングし，フィールド
酸化膜２上に開孔4aを持つ窒化膜（Ｓｉ3 Ｎ4 ）マスク
４を形成する。
【００２０】図１(b) 参照
窒化膜マスク４程をマスクにしてフィールド酸化膜２と
Ｓｉ基板１をエッチングし，トレンチ５を形成する。ト
レンチ５の幅は例えば１μｍ，深さは例えば，５μｍで
ある。
Ｓｉ基板１をエッチングし，トレンチ５を形成する。ト
レンチ５の幅は例えば１μｍ，深さは例えば，５μｍで
ある。
【００２１】次いで，トレンチ５内のＳｉ基板１表面を
熱酸化し，厚さが例えば 500Åの熱酸化膜６を形成し，
それからトレンチ５底部にチャネルストップ用のイオン
注入（図示せず）を行う。イオン注入は，ｐ−Ｓｉ基板
の場合，例えばイオン種Ｂ+ ，加速エネルギー４０keV,
ドーズ量2.0 ×１０13cm-2である。
熱酸化し，厚さが例えば 500Åの熱酸化膜６を形成し，
それからトレンチ５底部にチャネルストップ用のイオン
注入（図示せず）を行う。イオン注入は，ｐ−Ｓｉ基板
の場合，例えばイオン種Ｂ+ ，加速エネルギー４０keV,
ドーズ量2.0 ×１０13cm-2である。
【００２２】図１(c) 参照
ＣＶＤ法により全面に厚さが例えば 300Åのシリコン窒
化膜７を成長する。 図１(d) 参照 ＣＶＤ法により全面に厚さ2.6 μｍのポリＳｉを堆積し
てトレンチ５内を埋め込んだ後，表面を研摩しついでＫ
ＯＨ系の液でエッチングする。または等方性ドライエッ
チングによりエッチバックする。このようにして，トレ
ンチ５内にポリＳｉ埋込み層８を残す。この時，窒化膜
マスク４はエッチングストッパとなり，ポリＳｉ埋込み
層８の上面は窒化膜マスク４の上面よりわずかに低くな
り，トレンチ５内のポリＳｉ埋込み層８の上に凹み8aが
形成される。
化膜７を成長する。 図１(d) 参照 ＣＶＤ法により全面に厚さ2.6 μｍのポリＳｉを堆積し
てトレンチ５内を埋め込んだ後，表面を研摩しついでＫ
ＯＨ系の液でエッチングする。または等方性ドライエッ
チングによりエッチバックする。このようにして，トレ
ンチ５内にポリＳｉ埋込み層８を残す。この時，窒化膜
マスク４はエッチングストッパとなり，ポリＳｉ埋込み
層８の上面は窒化膜マスク４の上面よりわずかに低くな
り，トレンチ５内のポリＳｉ埋込み層８の上に凹み8aが
形成される。
【００２３】次いで，煮沸リン酸液によりシリコン窒化
膜７と窒化膜マスク４とエッチングして除去する。 参照 図２(e) 参照 スピンオングラスを塗布した後ベーキングし，スピンオ
ングラス層９を形成する。スピンオングラスは，例えば
東京応用化学株式会社製ＯＣＤ−Ｔｙｐｅ２，ベーキン
グ条件は，例えば大気中 180℃, ３０分である。
膜７と窒化膜マスク４とエッチングして除去する。 参照 図２(e) 参照 スピンオングラスを塗布した後ベーキングし，スピンオ
ングラス層９を形成する。スピンオングラスは，例えば
東京応用化学株式会社製ＯＣＤ−Ｔｙｐｅ２，ベーキン
グ条件は，例えば大気中 180℃, ３０分である。
【００２４】図２(f) 参照
スピンオングラス層９上にレジストマスク10をパターニ
ングし, 0.5 ％ＨＦで全面をエッチングして，素子領域
のパッド酸化膜３上及びフィールド酸化膜２上のスピン
オングラスを除去する。
ングし, 0.5 ％ＨＦで全面をエッチングして，素子領域
のパッド酸化膜３上及びフィールド酸化膜２上のスピン
オングラスを除去する。
【００２５】図２(g) 参照
レジストマスク10を剥離した後，過酸化アンモン液でフ
ィールド酸化膜２上にわずかに残っているスピンオング
ラスを除去する。
ィールド酸化膜２上にわずかに残っているスピンオング
ラスを除去する。
【００２６】図２(h) 参照
ＣＶＤ法により全面に厚さが例えば 200Åのシリコン窒
化膜を成長し，スピンオングラスを閉じ込めてから，レ
ジストマスク（図示せず）を用いてそのシリコン窒化膜
をエッチングし，スピンオングラス層９を完全に覆う窒
化膜キャップ11を形成する。
化膜を成長し，スピンオングラスを閉じ込めてから，レ
ジストマスク（図示せず）を用いてそのシリコン窒化膜
をエッチングし，スピンオングラス層９を完全に覆う窒
化膜キャップ11を形成する。
【００２７】最後にパッド酸化膜３をエッチングして除
去することにより，素子領域と分離領域が形成される。
このようにして形成された素子分離帯は素子領域に内部
応力を発生させることがなく，また，窒化膜キャップ11
の作用により，その後の高温処理においてスピンオング
ラス層９から不純物が気相に拡散することもない。
去することにより，素子領域と分離領域が形成される。
このようにして形成された素子分離帯は素子領域に内部
応力を発生させることがなく，また，窒化膜キャップ11
の作用により，その後の高温処理においてスピンオング
ラス層９から不純物が気相に拡散することもない。
【００２８】図３(a) 〜(d) は第２の実施例を示す工程
順断面図（その１），図４(e), (f)は第２の実施例を示
す工程順断面図（その２）である。以下，これらの図を
参照しながら，第２の実施例について説明する。
順断面図（その１），図４(e), (f)は第２の実施例を示
す工程順断面図（その２）である。以下，これらの図を
参照しながら，第２の実施例について説明する。
【００２９】図３(a) 参照
この図は図１(d) の再掲で, ここまでの工程は第１の実
施例と同じである。 図３(b) 参照 ＣＶＤ法により全面に厚さが例えば 300Åのシリコン窒
化膜12を成長し，トレンチ内のポリＳｉ埋込み層８上を
シリコン窒化膜で覆う。
施例と同じである。 図３(b) 参照 ＣＶＤ法により全面に厚さが例えば 300Åのシリコン窒
化膜12を成長し，トレンチ内のポリＳｉ埋込み層８上を
シリコン窒化膜で覆う。
【００３０】図３(c) 参照
スピンオングラスを塗布した後ベーキングし，スピンオ
ングラス層９を形成する。スピンオングラスは，例えば
東京応用化学株式会社製ＯＣＤ−Ｔｙｐｅ２，ベーキン
グ条件は，例えば大気中 180℃, ３０分である。
ングラス層９を形成する。スピンオングラスは，例えば
東京応用化学株式会社製ＯＣＤ−Ｔｙｐｅ２，ベーキン
グ条件は，例えば大気中 180℃, ３０分である。
【００３１】図３(d) 参照
スピンオングラス層９上にレジストマスク10をパターニ
ングし, 0.5 ％ＨＦで全面をエッチングして，素子領域
のパッド酸化膜３上及びフィールド酸化膜２上のスピン
オングラスを除去する。
ングし, 0.5 ％ＨＦで全面をエッチングして，素子領域
のパッド酸化膜３上及びフィールド酸化膜２上のスピン
オングラスを除去する。
【００３２】図４(e) 参照
レジストマスク10を剥離した後，過酸化アンモン液でシ
リコン窒化膜12上にわずかに残っているスピンオングラ
スを除去する。
リコン窒化膜12上にわずかに残っているスピンオングラ
スを除去する。
【００３３】次いで，酸素雰囲気中で 800℃〜1000℃,
３０分の焼成を行う。この焼成によりスピンオングラス
の組織は緻密になり，その後の工程に対して安定性が増
加する。
３０分の焼成を行う。この焼成によりスピンオングラス
の組織は緻密になり，その後の工程に対して安定性が増
加する。
【００３４】この焼成の際，シリコン窒化膜12は酸素が
ポリＳｉ埋込み層８に拡散して熱酸化膜を形成するのを
防ぐストッパとなる。この焼成により，スピンオングラ
スの体積はほとんど変化しない。
ポリＳｉ埋込み層８に拡散して熱酸化膜を形成するのを
防ぐストッパとなる。この焼成により，スピンオングラ
スの体積はほとんど変化しない。
【００３５】なお，酸素雰囲気中焼成の後に過酸化アン
モン液でシリコン窒化膜12上に残るスピンオングラスを
除去するようにしてもよい。 図４(f) 参照 ＣＶＤ法により全面に厚さが例えば 200Åのシリコン窒
化膜を成長し，スピンオングラス層９を閉じ込めてか
ら，レジストマスク（図示せず）を用いてそのシリコン
窒化膜をエッチングし，スピンオングラス層９を完全に
覆う窒化膜キャップ11を形成する。
モン液でシリコン窒化膜12上に残るスピンオングラスを
除去するようにしてもよい。 図４(f) 参照 ＣＶＤ法により全面に厚さが例えば 200Åのシリコン窒
化膜を成長し，スピンオングラス層９を閉じ込めてか
ら，レジストマスク（図示せず）を用いてそのシリコン
窒化膜をエッチングし，スピンオングラス層９を完全に
覆う窒化膜キャップ11を形成する。
【００３６】最後にパッド酸化膜３をエッチングして除
去することにより，素子領域と分離領域が形成される。
このようにして形成された素子分離帯は素子領域に内部
応力を発生させることがなく，また，窒化膜キャップ11
の作用により，その後の高温処理においてスピンオング
ラス層９から不純物が気相に拡散することもない。
去することにより，素子領域と分離領域が形成される。
このようにして形成された素子分離帯は素子領域に内部
応力を発生させることがなく，また，窒化膜キャップ11
の作用により，その後の高温処理においてスピンオング
ラス層９から不純物が気相に拡散することもない。
【００３７】なお，第１の実施例，第２の実施例とも，
トレンチ５は必ずしもフィールド酸化膜２の形成箇所に
設ける必要はない。また，熱酸化膜６上のシリコン窒化
膜７は必ずしも必要ではないが，形成しておけば素子領
域からの不純物拡散を妨げる上でより効果的である。
トレンチ５は必ずしもフィールド酸化膜２の形成箇所に
設ける必要はない。また，熱酸化膜６上のシリコン窒化
膜７は必ずしも必要ではないが，形成しておけば素子領
域からの不純物拡散を妨げる上でより効果的である。
【００３８】
【発明の効果】以上説明したように，本発明によれば，
トレンチによる素子分離帯の形成において，ポリＳｉ埋
込み層８上の絶縁物であるスピンオングラスは工程途中
ほとんど体積変化を起こさないから，素子領域に結晶欠
陥を発生させない。
トレンチによる素子分離帯の形成において，ポリＳｉ埋
込み層８上の絶縁物であるスピンオングラスは工程途中
ほとんど体積変化を起こさないから，素子領域に結晶欠
陥を発生させない。
【００３９】スピンオングラス層９を窒化膜キャップ11
で完全に覆うから，その後の工程でスピンオングラスが
素子領域を汚染することもない。本発明によれば，信頼
度の高い素子分離帯が形成でき，素子の微細化，高信頼
化に寄与するところが大きい。
で完全に覆うから，その後の工程でスピンオングラスが
素子領域を汚染することもない。本発明によれば，信頼
度の高い素子分離帯が形成でき，素子の微細化，高信頼
化に寄与するところが大きい。
【図１】(a) 〜(d) は第１の実施例を示す工程順断面図
（その１）である。
（その１）である。
【図２】(e) 〜(h) は第１の実施例を示す工程順断面図
（その２）である。
（その２）である。
【図３】(a) 〜(d) は第２の実施例を示す工程順断面図
（その１）である。
（その１）である。
【図４】(e), (f)は第２の実施例を示す工程順断面図
（その２）である。
（その２）である。
【図５】(a) 〜(d) は従来例を示す工程順断面図であ
る。
る。
１は半導体基板であってＳｉ基板
２はフィールド酸化膜
３はパッド酸化膜
４は窒化膜マスクであってＳｉ3 Ｎ4 マスク
4aは開孔
５はトレンチ
６は熱酸化膜
７は窒化膜でありシリコン窒化膜であってＳｉ3 Ｎ4 膜
８は非単結晶Ｓｉ埋込み層であってポリＳｉ埋込み層
8aは凹み
９はスピンオングラス層
10はマスクであってレジストマススク
11は窒化膜キャップ
12は窒化膜でありシリコン窒化膜であってＳｉ3 Ｎ4 膜
13は熱酸化膜キャップ
14は結晶欠陥
Claims (5)
- 【請求項１】 半導体基体(1, 2)上に開孔(4a)を有する
窒化膜マスク(4) を形成し，該窒化膜マスク(4) をマス
クにして該半導体基体(1, 2)をエッチングしトレンチ
(5) を形成し，該トレンチ(5) 内壁を熱酸化して熱酸化
膜(6) を形成する工程と， 非単結晶シリコンを成長して該トレンチ(5) を埋め込ん
だ後，該窒化膜マスク(4) 上の非単結晶シリコンを除去
しかつ該トレンチ(5)内に該半導体基体(1, 2)表面より
低い表面を有する非単結晶シリコン埋込み層(8) を残す
工程と， 該非単結晶シリコン埋込み層(8) 上の該半導体基体(1,
2)表面より低い空間を充填するスピンオングラス層(9)
を形成した後ベーキングする工程を有することを特徴と
する半導体装置の製造方法。 - 【請求項２】 請求項１記載の工程と， 該スピンオングラス層(9) を完全に覆う窒化膜キャップ
(11)を形成する工程を有することを特徴とする半導体装
置の製造方法。 - 【請求項３】 半導体基体(1, 2)上に開孔(4a)を有する
窒化膜マスク(4) を形成し，該窒化膜マスク(4) をマス
クにして該半導体基体(1, 2)をエッチングしトレンチ
(5) を形成し，該トレンチ(5) 内壁を熱酸化して熱酸化
膜(6) を形成する工程と， 非単結晶シリコンを成長して該トレンチ(5) を埋め込ん
だ後，該窒化膜マスク(4) 上の非単結晶シリコンを除去
しかつ該トレンチ(5)内に該半導体基体(1, 2)表面より
低い表面を有する非単結晶シリコン埋込み層(8) を残す
工程と， 窒化膜(12)を成長して該非単結晶シリコン埋込み層(8)
を窒化膜で覆う工程と，該半導体基体(1, 2)上の窒化膜
(12)表面より低い該非単結晶シリコン埋込み層(8) 上の
窒化膜上の空間を充填するスピンオングラス層(9) を形
成した後，酸素を含む雰囲気中で焼成する工程を有する
ことを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項３記載の工程と， 該スピンオングラス層(9) を完全に覆う窒化膜キャップ
(11)を形成する工程を有することを特徴とする半導体装
置の製造方法。 - 【請求項５】 半導体基体(1, 2)と， 該半導体基体(1, 2)に形成されたトレンチ(5) と, 該トレンチ(5) 内壁を覆う熱酸化膜(6) と， 該トレンチ(5) を埋め込む非単結晶シリコン埋込み層
(8) と， 該非単結晶シリコン埋込み層(8) 上に配置されたスピン
オングラス層(9) と， 該スピンオングラス層(9) を覆う窒化膜(11, 12)とを有
することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17202991A JPH0521592A (ja) | 1991-07-12 | 1991-07-12 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17202991A JPH0521592A (ja) | 1991-07-12 | 1991-07-12 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521592A true JPH0521592A (ja) | 1993-01-29 |
Family
ID=15934210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17202991A Withdrawn JPH0521592A (ja) | 1991-07-12 | 1991-07-12 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521592A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373119B1 (en) | 1997-02-27 | 2002-04-16 | Nec Corporation | Semiconductor device and method of manufacturing the same |
| JP2002313906A (ja) * | 2001-04-18 | 2002-10-25 | Denso Corp | 半導体装置の製造方法及び半導体装置 |
| WO2006064717A1 (ja) | 2004-12-13 | 2006-06-22 | Nikon Corporation | 映像表示装置、再生装置用リモートコントローラおよび再生装置 |
| WO2007023947A1 (ja) * | 2005-08-26 | 2007-03-01 | Hitachi, Ltd. | 半導体装置の製造方法および半導体装置 |
-
1991
- 1991-07-12 JP JP17202991A patent/JPH0521592A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373119B1 (en) | 1997-02-27 | 2002-04-16 | Nec Corporation | Semiconductor device and method of manufacturing the same |
| JP2002313906A (ja) * | 2001-04-18 | 2002-10-25 | Denso Corp | 半導体装置の製造方法及び半導体装置 |
| WO2006064717A1 (ja) | 2004-12-13 | 2006-06-22 | Nikon Corporation | 映像表示装置、再生装置用リモートコントローラおよび再生装置 |
| US8264558B2 (en) | 2004-12-13 | 2012-09-11 | Nikon Corporation | Video display apparatus, remote controller for reproduction apparatus, and reproduction apparatus |
| WO2007023947A1 (ja) * | 2005-08-26 | 2007-03-01 | Hitachi, Ltd. | 半導体装置の製造方法および半導体装置 |
| US8354730B2 (en) | 2005-08-26 | 2013-01-15 | Hitachi, Ltd. | Manufacturing method of semiconductor device and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5640041A (en) | Stress relaxation in dielectric before metallization | |
| US4454647A (en) | Isolation for high density integrated circuits | |
| US4916086A (en) | Method of manufacturing a semiconductor device having rounded trench corners | |
| US5445989A (en) | Method of forming device isolation regions | |
| US3969168A (en) | Method for filling grooves and moats used on semiconductor devices | |
| US5374583A (en) | Technology for local oxidation of silicon | |
| US5985736A (en) | Process for forming field isolation | |
| US6127244A (en) | Method of manufacturing semiconductor device | |
| US5371036A (en) | Locos technology with narrow silicon trench | |
| JP2802600B2 (ja) | 半導体装置の製造方法 | |
| US4389294A (en) | Method for avoiding residue on a vertical walled mesa | |
| US4810668A (en) | Semiconductor device element-isolation by oxidation of polysilicon in trench | |
| US6544861B2 (en) | Method for forming isolation trench | |
| KR20020042251A (ko) | 반도체 소자의 분리구조 제조방법 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3178416B2 (ja) | 半導体装置の製造方法 | |
| JP2955838B2 (ja) | 半導体装置の製造方法 | |
| JPH0334541A (ja) | 半導体装置の製造方法 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| JP2757358B2 (ja) | 半導体装置の製造方法 | |
| US6261966B1 (en) | Method for improving trench isolation | |
| JPH05315442A (ja) | 半導体装置の製造方法 | |
| JPH08264634A (ja) | 半導体装置における分離形成方法 | |
| JPH07106413A (ja) | 溝分離半導体装置及びその製造方法 | |
| JPH0278247A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |