JPH0334541A

JPH0334541A - 半導体装置の製造方法

Info

Publication number: JPH0334541A
Application number: JP16962289A
Authority: JP
Inventors: Yasushi Akasaka; 泰志赤坂; Akira Nishiyama; 彰西山; Nobuyuki Ito; 信之伊藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-06-30
Filing date: 1989-06-30
Publication date: 1991-02-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［発明の目的］（産業上の利用分野）本発明は、半導体装置の製造方法に係わり、特に素子分
離やキャパシタ形成相の溝の形成工程の改良をはかった
半導体装置の製造方法に関する。（従来の技術）半導体集積回路の素子間の電気的絶縁部分は、絶縁性が
確かで、且つ基板上に占める面積が少ないことが要求さ
れている。このような要求を満たす方法の一つとして、
シリコン基板の素子形成領域の境界に溝を掘り、この溝
に絶縁体を埋込む技術がある。特に、バイポーラトラン
ジスタ集積回路においてコレクタ電極の引出しに０４シ
リコン埋込み層を用いる場合、基板の深い部分まで絶縁
する必要があるため、この溝掘り型構造を持つ素子分離
方法がよく用いられている。第３図に溝掘り型構造を持つ素子分離領域を製造するた
め従来プロセスの一例を示す。まず、第３図（ａ）に示
す如く、シリコン基板３１上にシリコン酸化膜３２を熱
酸化で形成し、その上にシリコン窒化膜３３をＣＶＤ法
で堆積する。その後、酸化膜３２及び窒化膜３３の一部をフォトリソ
グラフィ技術を用いて除去する。次いで、全面にシリコン窒化膜をＣＶＤ法で堆積したの
ち、この窒化膜をエッチバックして、第３図（ｂ）に示
す如く、酸化膜３２及び窒化膜３３の開口部の側壁にス
ペーサ３４を形成する。続いて、窒化膜３３及びスペーサ３４をマスクとして反
応性イオンエツチング（ＲＩ　Ｅ）によりシリコン基板
３１を選択エツチングし、深さ１μｍの溝３５を形成す
る。次いで、第３図（Ｃ）に示す如く、スペーサ３４を等方
性エツチングにより除去したのち、同図（ｄ）に示す如
く、水素燃焼酸化により４０００Åのシリコン酸化膜３
６を形成する。なお、これ以降は、溝３５の残りの隙間
を酸化膜のＣＶＤ或いは多結晶シリコンのＣＶＤにより
埋込んで完成する。しかしながら、この種の方法にあっては次のような問題
があった。即ち、酸化膜３６を形成する際に、ＳｉがＳ
ｉｎ、に変化する際の体積膨脂に伴い溝３５の開口部の
角に応力が集中する。この応力集中は欠陥の発生を招く
ことになり、従って絶縁特性が劣化するという問題があ
った。一方、上記欠陥を誘起しないように、溝の凹凸部を丸め
酸化する方法が提案されている。これは、溝を１０００
〜１１００℃の高温において酸化すると、その凹凸部が
丸まるという現象を利用したものである。しかし、酸化
温度が非常に高いため、基板の反り等が問題となる。ま
た、バイポーラトランジスタ集積回路の製造に際しては
、埋込みｎ”Ｗから上部エピタキシャルｎ−層への不純
物の拡散がバイポーラトランジスタ素子の耐圧を低下さ
せる原因になる。（発明が解決しようとする課題）このように従来、半導体集積回路の素子分離部を溝掘り
構造により形成する場合、溝の開口部の角に欠陥が入り
、絶縁特性が劣化するという問題があった。さらに、１
０００℃以上の高温で丸め酸化を行うと、基板の反りや
不純物の再拡散が生じる等の問題があった。また、上記
問題は素子分離用の溝に限らず、トレンチキャパシタ形
成用の溝についても同様にいえることである。本発明は、上記事情を考慮してなされたちので、その目
的とするところは、基板の反りや不純物の再拡散等を招
くことなく、素子分離やトレンチキャパシタ形成用の溝
の角部を丸めることができ、絶縁特性の向上等に寄与し
得る半導体装置の製造方法を提供することにある。［発明の構成］（課題を解決するための手段）本発明の骨子は、不純物導入部のエツチング速度が速ま
ることを利用して溝の角部を丸めることにある。即ち本発明は、半導体基板の表面に素子分離やトレンチ
キャパシタ形成のための溝を形成する半導体装置の製造
方法において、半導体基板の表面に一部開口を有する薄
膜を形成したのち、この薄膜をマスクとして基板の表面
に不純物を導入し、次いで薄膜をマスクとして用い異方
性エツチングにより基板を選択エツチングして溝を形成
し、しかるのち基板を等方性エツチングによりエツチン
グして溝の角部を丸めるようにした方法である。（作用）本発明によれば、溝を形成すべき部分の周辺に不純物を
導入しているので、異方性エツチングにより溝を形成し
たのちの等方性エツチングの際に、溝の上部が他の部分
よりも速くエツチングされることになる。従って、溝の
開口部の角を容易に丸めることができ、その後に続く酸
化膜形成による応力集中等の問題を解消することが可能
となる。また、新たな高温の熱処理を必要としないため
、熱による基板の反りや不純物の再拡散を伴わずに、電
気的特性の良好な素子を得ることが可能となる。（実施例）以下、本発明の詳細を図示の実施例によって説明する。第１図は本発明の一実施例に係わる半導体装置の製造工
程を示す断面図である。まず、第１図（ａ）に示す如く
、ｐ型シリコン基板１１上に８５０℃の水素燃焼酸化に
より１０００Åの第１のシリコン酸化膜１２を形成した
後、ＣＶＤ法により第１のシリコン窒化膜１３を６００
０Å堆積する。その後、フォトリソグラフィ技術により、この窒化膜１
３上に幅１ｊｍの開口を有するレジストパターン（図示
せず）を形成し、これをマスクにして窒化膜１３及び酸
化膜１２をＲＩＥにより選択エツチングした後、レジス
トを除去する。次いで、第１図（ｂ）に示す如く、窒化膜１３及び酸化
膜１２をマスクにして、燐イオン（ドーズＨＩ　Ｘ　１
０”ｃｍ　３＋加速電圧６０ｋｅＶ　）を注入する。そ
の後、９００℃窒素雰囲気中で６０分分間型拡散し、第
１図（ｃ）に示す如く、不純物拡散層（ｎ拡散層）１４
を形成する。次いで、第１図（ｄ）に示す如く、窒化膜１３及び酸化
膜１２をマスクにしてＲＩＥにより基板１１を選択エツ
チングし、幅１μｍ、深さ１μｍの溝１５を形成する。このＲＩＥでは反応性ガスとして塩素系のガス、例えば
５ＩＣ１４を用いた。その後、等方性のエツチングを行
うが、このときに燐の拡散層１４と非拡散部とのエツチ
ング速度の違いにより、溝１５の開口部は角の丸まった
形状になる。なお、また、等方性エツチングのガスとし
ては、０□＋ＣＦ　ａを用いた。次いで、第１図（ｅ）に示す如く、シリコン基板表面に
対し約３０″傾けた方向から硼素（ドーズｍ　Ｉ　Ｘ　
１０”ｃｍ−３，加速電圧４０ｋｅＶ　）をイオン注入
し、素子分離用（反転防止用）のｐ゛拡散層１６を溝周
辺に形成する。ここで、基板１１を回転させながらイオ
ン注入を行うと、より効率良く拡散層１６を形成するこ
とができる。なお、上記イオン注入の代わりに、ＰＯＣＩ、等の気相からの拡散（燐拡散）、又はＰＳＧ
膜等を利用した固相からの拡散を利用することもできる
。また、ｎ型埋込み層を持つバイポーラトランジスタ集
積回路の素子分離に用いる場合、ｐ＋拡散層形形成ため
のイオン注入は、基板に対して垂直な方向から行うのが
より効果的である。次いで、９００℃の水素燃焼酸化をすることで、第１図
（「）に示す如く、溝１５の壁面に厚さ４０００Åの第
２のシリコン酸化膜１７を形成する。その後、第１図＜ｇ）に示す如く、窒化膜１３を等方性
エツチングにより除去する。続いて、第１図（ｈ）に示
す如く、減圧ＣＶＤ法を用いて全面に第３のシリコン酸
化膜１８を堆積し、溝１５を埋込み、その後シリコン酸
化膜１８のエッチバックを行うことにより、溝１５内が
酸化膜１７．１８で平坦に埋込まれた素子分離領域が完
成することになる。かくして本実施例方法によれば、素子分離用溝を形成す
べき領域の周辺に燐イオンを注入。拡散したのち、ＲＩＥ→等方性エツチングというプロセ
スにより溝１５を形成しているので、拡散部と非拡散部
とのエツチング速度の違いにより、形成される溝１５の
角部を丸めることができる。このため、水素燃焼酸化等
により溝１５内に酸化膜１７を形成しても、角部に応力
が集中するのを防止することができる。さらに、角部の
丸めに高温熱処理を必要としないため、熱による基板の
反りや不純物の再拡散等を未然に防止することができ、
素子特性の向上等に寄与することが可能となる。第２図は本発明の他の実施例を説明するための工程断面
図である。なお、第１図と同一部分には同一符号を付し
て、その詳しい説明は省略する。この実施例は、本発明方法をトレンチキャパシタの製造
に適用した例である。まず、前記第１図（ａ）〜（ｄ）
に示す工程までは先の実施例と同様とし、燐イオン注入
−拡散−ＲＩＥ−等方性エッチングにより、角部の丸ま
った溝１５を形成する。なお、この溝の幅は１μｍ、深
さは３．５μｍとした。次いで、第２図（ａ）に示す如
く、シリコン基板表面に対し約３０’傾けた方向からＡ
ｓ（ドーズ量Ｉ　Ｘ　１０”ｃｍ−３，加速電圧８０ｋ
ｅＶ　）をイオン注入し、溝１５の側壁にキャパシタの
電極になるｎゝ拡散層２１を形成する。この際、基板１１を回転させながらイオン注入を行うと
、より効率良く拡散層２１を形成することができる。次いで、第２図（ｂ）に示す如く、窒化膜１３及び酸化
膜１２を除去する。続いて、第２図（Ｃ）に示す如く、
熱窒化又はＣＶＤ等で基板表面及び溝壁面に厚さ　２０
０大のシリコン窒化膜２２（酸化膜／窒化膜の２層構造
等で窒化膜系絶縁膜）を形成し、さらにその上から同図
（ｄ）に示す如く、キャパシタの一方の電極となる厚さ
４０００大の多結晶シリコン膜２３をＣＶＤ法により形
成する。その後、多結晶シリコン膜２３１：　Ｐ　ＯＣ
１、からの気相拡散等により燐を導入する。これにより
、多結晶シリコン膜２３と拡散層２１との間に絶縁膜と
しての窒化膜２２を挟んだキャパシタが完成することに
なる。なお、本発明は上述した各実施例に限定されるものでは
ない。実施例では燐拡散層をイオン注入によって形成し
たが、その代わりに気相からの拡散工程等によって形成
することもできる。また、不純物の拡散も炉の代わりにラピッド・サーマル
・アニール（ランプアニール）等によって形成すること
も可能である。さらに、基板表面の溝形成領域周辺に導
入する燐の代わりには、硼素、砒素、その他各種の不純
物を用いることができる。また、実施例では溝形成のための異方性エツチングとし
てＲＩＥを用いたが、これは薄膜をマスクとして基板を
選択的に、且つ異方的にエツチングする方法であればよ
い。さらに、溝の角丸めのための等方性エツチングとし
ては、ドライエツチングに限らずウェットエツチングを
用いることも可能である。その他、本発明の要旨を逸脱
しない範囲で、種々変形して実施することができる。

【発明の効果】

以上詳述したように本発明によれば、満を形成すべき領
域の周辺部に不純物を導入し、不純物導入部のエツチン
グ速度が速まることを利用して溝の角部を丸めるように
している。このため、１０００℃以上の高温熱処理を要
することなく、素子分離やトレンチキャパシタ形成相の
溝の角部を丸めることができ、絶縁特性の向上等に寄与
し得る半導体装置の製造方法を実現することが可能とな
る。

【図面の簡単な説明】

第１図は本発明の一実施例方法に係わる半導体装置の製
造工程を示す断面図、第２図は本発明の他の実施例方法
を説明するための工程断面図、第３図は従来方法の問題
点を説明するための工程断面図である。１１・・・シリコン基板、１２・・・第１のシリコン窒化膜。１３・・・第１のシリコン酸化膜、１４・・・不純物拡散層（ｎ層）、１５・・・溝、１６・・・不純物拡散層、１７・・・第
２のシリコン酸化膜、１８・・・第３のシリコン酸化膜、２１・・・不純物拡散Ｗ　（ｐ”層）、２２・・・第２
のシリコン窒化膜、２３・・・多結晶シリコン膜。

Claims

【特許請求の範囲】

半導体基板の表面の溝を形成すべき部分の周辺に不純物
濃度の高い領域を形成する工程と、次いで前記基板の表
面を異方性エッチングにより選択エッチングして溝を形
成する工程と、次いで等方性エッチングにより前記溝の
角部を丸める工程とを含むことを特徴とする半導体装置
の製造方法。