KR20010058429A - 반도체소자의 격리영역 형성방법 - Google Patents

반도체소자의 격리영역 형성방법 Download PDF

Info

Publication number
KR20010058429A
KR20010058429A KR1019990062684A KR19990062684A KR20010058429A KR 20010058429 A KR20010058429 A KR 20010058429A KR 1019990062684 A KR1019990062684 A KR 1019990062684A KR 19990062684 A KR19990062684 A KR 19990062684A KR 20010058429 A KR20010058429 A KR 20010058429A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
forming
trench
isolation region
oxide film
Prior art date
Application number
KR1019990062684A
Other languages
English (en)
Inventor
이석우
김종관
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990062684A priority Critical patent/KR20010058429A/ko
Publication of KR20010058429A publication Critical patent/KR20010058429A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 격리영역 형성방법에 관한 것으로, 종래에는 트렌치의 상부 모서리가 예리하게 형성됨에 따라 소자가 제조되어 동작하게 되면, 전계집중으로 인한 험프(hump) 특성이 발생하는 문제점이 있었다. 따라서, 본 발명은 반도체기판 상부에 표면산화막과 질화막을 형성한 다음 사진식각을 통해 일부를 식각하여 반도체기판을 노출시키는 공정과; 상기 결과물의 상부전면에 화학기상증착법을 통해 산화막을 형성한 다음 선택적으로 식각하여 상기 질화막과 표면산화막의 식각된 측면에 측벽을 형성하는 공정과; 상기 질화막 및 측벽을 하드마스크로 적용하여 반도체기판을 일정한 깊이로 식각함으로써, 트렌치를 형성한 다음 측벽을 제거하는 공정과; 상기 측벽이 제거된 반도체기판을 등방성 식각하여 트렌치 상부 모서리를 라운드 형상으로 형성하는 공정으로 이루어지는 반도체소자의 격리영역 형성방법을 제공하여 추가적인 사진식각이 요구되지 않으면서 트렌치의 상부 모서리를 라운드 형상으로 형성함에 따라 전계집중을 완화시켜 험프 특성을 개선할 수 있는 효과가 있다.

Description

반도체소자의 격리영역 형성방법{METHOD FOR FORMING ISOLATION REGION OF SEMICONDUCTOR DEVICE}
본 발명은 반도체소자의 격리영역 형성방법에 관한 것으로, 특히 얕은 트렌치 격리(shallow trench isolation : STI)영역의 상부 모서리를 라운드(round) 형상으로 형성할 수 있도록 한 반도체소자의 격리영역 형성방법에 관한 것이다.
종래 반도체소자의 격리영역 형성방법을 첨부한 도1a 내지 도1c의 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도1a에 도시한 바와같이 반도체기판(1) 상부에 표면산화막(2)과 질화막(3)을 순차적으로 형성한다.
그리고, 도1b에 도시한 바와같이 상기 질화막(3)과 표면산화막(2)의 일부를 사진식각을 통해 식각하여 격리영역이 형성될 반도체기판(1)을 노출시킨다.
그리고, 도1c에 도시한 바와같이 상기 잔류하는 질화막(3)과 표면산화막(2)을 하드마스크로 적용하여 노출된 반도체기판(1)을 일정한 깊이로 식각함으로써, 트렌치(4)를 형성한다.
이후에, 상기 트렌치(4)의 측면 및 바닥면을 산화시킨 다음 상부전면에 절연물질을 형성하고, 평탄화하여 트렌치(4)에 절연물질이 채워지도록 한다.
그러나, 상기한 바와같은 종래 반도체소자의 격리영역 형성방법은 트렌치의 상부 모서리가 예리하게 형성됨에 따라 소자가 제조되어 동작하게 되면, 전계집중으로 인한 험프(hump) 특성이 발생하는 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 트렌치의 상부 모서리를 라운드 형상으로 형성하여 험프 특성을 방지할 수 있는 반도체소자의 격리영역 형성방법을 제공하는데 있다.
도1a 내지 도1c는 종래 반도체소자의 격리영역 형성방법을 보인 수순단면도.
도2a 내지 도2g는 본 발명의 일 실시예를 보인 수순단면도.
***도면의 주요부분에 대한 부호의 설명***
11:반도체기판 12:표면산화막
13:질화막 14:산화막
15:측벽 16:트렌치
상기한 바와같은 본 발명의 목적을 달성하기 위한 반도체소자의 격리영역 형성방법은 반도체기판 상부에 표면산화막과 질화막을 형성한 다음 사진식각을 통해 일부를 식각하여 반도체기판을 노출시키는 공정과; 상기 결과물의 상부전면에 화학기상증착법을 통해 산화막을 형성한 다음 선택적으로 식각하여 상기 질화막과 표면산화막의 식각된 측면에 측벽을 형성하는 공정과; 상기 질화막 및 측벽을 하드마스크로 적용하여 반도체기판을 일정한 깊이로 식각함으로써, 트렌치를 형성한 다음 측벽을 제거하는 공정과; 상기 측벽이 제거된 반도체기판을 등방성 식각하여 트렌치 상부 모서리를 라운드 형상으로 형성하는 공정을 구비하여 이루어지는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 반도체소자의 격리영역 형성방법을 첨부한 도2a 내지 도2g의 수순단면도를 일 실시예로 하여 상세히 설명하면 다음과 같다.
먼저, 도2a에 도시한 바와같이 반도체기판(11)의 상부에 순차적으로 표면산화막(12)과 질화막(13)을 형성한다.
그리고, 도2b에 도시한 바와같이 상기 질화막(13)과 표면산화막(12)의 일부를 사진식각을 통해 식각하여 격리영역이 형성될 반도체기판(11)을 노출시킨다.
그리고, 도2c에 도시한 바와같이 상기 구조물의 상부전면에 화학기상증착법을 통해 산화막(14)을 10∼500Å 정도의 두께로 증착한다.
그리고, 도2d에 도시한 바와같이 상기 산화막(14)을 비등방성 식각하여 상기 질화막(13)과 표면산화막(12)의 식각된 측면에 측벽(15)을 형성한다.
그리고, 도2e에 도시한 바와같이 상기 질화막(13) 및 측벽(15)을 하드마스크로 적용하여 노출된 반도체기판(11)을 일정한 깊이로 식각함으로써, 트렌치(16)를 형성한다.
그리고, 도2f에 도시한 바와같이 상기 측벽(15)을 제거한다.
그리고, 도2g에 도시한 바와같이 상기 측벽(15)이 제거된 반도체기판(11)을 등방성 식각하여 트렌치(16) 상부 모서리 및 하부 모서리를 라운드 형상으로 형성한다.
상기한 바와같은 본 발명에 의한 반도체소자의 격리영역 형성방법은 추가적인 사진식각이 요구되지 않으면서 트렌치의 상부 모서리를 라운드 형상으로 형성함에 따라 전계집중을 완화시켜 험프 특성을 개선할 수 있는 효과가 있다.

Claims (2)

  1. 반도체기판 상부에 표면산화막과 질화막을 형성한 다음 사진식각을 통해 일부를 식각하여 반도체기판을 노출시키는 공정과; 상기 결과물의 상부전면에 화학기상증착법을 통해 산화막을 형성한 다음 선택적으로 식각하여 상기 질화막과 표면산화막의 식각된 측면에 측벽을 형성하는 공정과; 상기 질화막 및 측벽을 하드마스크로 적용하여 반도체기판을 일정한 깊이로 식각함으로써, 트렌치를 형성한 다음 측벽을 제거하는 공정과; 상기 측벽이 제거된 반도체기판을 등방성 식각하여 트렌치 상부 모서리를 라운드 형상으로 형성하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 격리영역 형성방법.
  2. 제 1 항에 있어서, 상기 측벽을 형성하기 위한 산화막은 10∼500Å의 두께로 형성하는 것을 특징으로 하는 반도체소자의 격리영역 형성방법.
KR1019990062684A 1999-12-27 1999-12-27 반도체소자의 격리영역 형성방법 KR20010058429A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990062684A KR20010058429A (ko) 1999-12-27 1999-12-27 반도체소자의 격리영역 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990062684A KR20010058429A (ko) 1999-12-27 1999-12-27 반도체소자의 격리영역 형성방법

Publications (1)

Publication Number Publication Date
KR20010058429A true KR20010058429A (ko) 2001-07-06

Family

ID=19630189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062684A KR20010058429A (ko) 1999-12-27 1999-12-27 반도체소자의 격리영역 형성방법

Country Status (1)

Country Link
KR (1) KR20010058429A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030051001A (ko) * 2001-12-20 2003-06-25 동부전자 주식회사 반도체 소자의 소자 분리막 형성방법
KR20040050632A (ko) * 2002-12-10 2004-06-16 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334541A (ja) * 1989-06-30 1991-02-14 Toshiba Corp 半導体装置の製造方法
JPH0555358A (ja) * 1991-08-29 1993-03-05 Fujitsu Ltd 半導体装置の製造方法
JPH07161808A (ja) * 1993-12-01 1995-06-23 Ricoh Co Ltd 半導体装置の製造方法
JPH1012716A (ja) * 1996-06-20 1998-01-16 Toshiba Corp 半導体装置の製造方法
KR19990069451A (ko) * 1998-02-09 1999-09-06 윤종용 트렌치 소자분리 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334541A (ja) * 1989-06-30 1991-02-14 Toshiba Corp 半導体装置の製造方法
JPH0555358A (ja) * 1991-08-29 1993-03-05 Fujitsu Ltd 半導体装置の製造方法
JPH07161808A (ja) * 1993-12-01 1995-06-23 Ricoh Co Ltd 半導体装置の製造方法
JPH1012716A (ja) * 1996-06-20 1998-01-16 Toshiba Corp 半導体装置の製造方法
KR19990069451A (ko) * 1998-02-09 1999-09-06 윤종용 트렌치 소자분리 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030051001A (ko) * 2001-12-20 2003-06-25 동부전자 주식회사 반도체 소자의 소자 분리막 형성방법
KR20040050632A (ko) * 2002-12-10 2004-06-16 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법

Similar Documents

Publication Publication Date Title
CN107785315B (zh) 半导体结构的形成方法
KR20010058429A (ko) 반도체소자의 격리영역 형성방법
KR19990066454A (ko) 반도체 장치의 트렌치 격리 형성 방법
KR20020072984A (ko) 서로 다른 크기를 갖는 트렌치 격리 구조 및 이를형성하는 방법
KR100313531B1 (ko) 반도체 장치의 분리구조 형성방법
KR100643484B1 (ko) 반도체소자의 제조방법
KR20010036557A (ko) 반도체 장치의 분리구조 형성방법
KR100343132B1 (ko) 반도체장치의소자분리방법
KR100503748B1 (ko) 반도체 소자의 측벽 형성 방법
KR100361763B1 (ko) 반도체소자의소자분리막제조방법
KR100548586B1 (ko) 반도체소자의 트랜치 제조방법
KR100225945B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100700283B1 (ko) 반도체소자의 소자분리용 트랜치 형성방법
KR19990065238A (ko) 반도체 소자의 소자 격리층 형성 방법
KR100505442B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100223911B1 (ko) 반도체 소자의 격리영역 형성방법
KR20050002010A (ko) 반도체 소자의 콘택홀 형성방법
JP3146554B2 (ja) 素子分離方法
KR20020009767A (ko) 반도체 소자의 제조방법
KR20000026363A (ko) 트랜치형 소자분리막의 사이드 월 도핑 방법
KR20050119412A (ko) 누설 전류를 방지할 수 있는 얕은 트렌치 소자 분리막 및그 제조방법
KR20040070496A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20020003031A (ko) 반도체소자의 소자분리막 형성 방법
KR20050064228A (ko) 반도체소자의 소자분리막 형성방법
KR20020050911A (ko) 반도체 소자의 소자 격리층 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application