KR19990065238A - 반도체 소자의 소자 격리층 형성 방법 - Google Patents

반도체 소자의 소자 격리층 형성 방법 Download PDF

Info

Publication number
KR19990065238A
KR19990065238A KR1019980000452A KR19980000452A KR19990065238A KR 19990065238 A KR19990065238 A KR 19990065238A KR 1019980000452 A KR1019980000452 A KR 1019980000452A KR 19980000452 A KR19980000452 A KR 19980000452A KR 19990065238 A KR19990065238 A KR 19990065238A
Authority
KR
South Korea
Prior art keywords
layer
mask
nitride
forming
semiconductor substrate
Prior art date
Application number
KR1019980000452A
Other languages
English (en)
Other versions
KR100252897B1 (ko
Inventor
이주형
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019980000452A priority Critical patent/KR100252897B1/ko
Priority to US09/178,894 priority patent/US6063708A/en
Priority to JP00270699A priority patent/JP3154057B2/ja
Publication of KR19990065238A publication Critical patent/KR19990065238A/ko
Application granted granted Critical
Publication of KR100252897B1 publication Critical patent/KR100252897B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 STI(Shallow Trench Isolation)공정시에 활성 영역과의 경계에서 격리층이 함몰되는 것을 막아 소자 격리 특성을 향상시키는데 적당하도록한 반도체 소자의 소자 격리층 형성 방법에 관한 것으로, 반도체 기판상에 버퍼 산화막,CVD산화막층, 제 1 나이트라이드층을 적층 형성하고 상기 제 1 나이트라이드층을 선택적으로 제거하고 그를 마스크로 하여 반도체 기판을 노출시키는 공정과,상기 선택적으로 표면이 노출된 반도체 기판상에 제 2 나이트라이드층을 형성하고 평탄화하는 공정과,상기 평탄화된 제 2 나이트라이드층을 마스크로하여 노출된 CVD 산화막 및 버퍼 산화막을 제거하여 상부로 갈수록 너비가 넓어지는 나이트라이드 패턴층을 남기는 공정과,상기 나이트라이드 패턴층의 측면에 산화 측벽을 형성하고 그를 마스크로하여 노출된 반도체 기판을 선택적으로 식각하여 경사를 갖는 트렌치를 형성하는 공정과,상기 트렌치를 포함하는 전면에 매립 절연 물질층을 증착하고 상기 나이트라이드 패턴층의 상부면이 노출되도록 평탄화 하고 그를 마스크로하여 나이트라이드 패턴층을 제거하는 공정과,상기 매립 절연 물질층을 에치백하여 반도체 기판의 트렌치에 일부 구성되고 그 상면에 일부가 구성되는 소자 격리층을 형성하는 공정을 포함하여 이루어진다.

Description

반도체 소자의 소자 격리층 형성 방법
본 발명은 반도체 소자에 관한 것으로, 특히 STI(Shallow Trench Isolation)공정시에 활성 영역과의 경계에서 격리층이 함몰되는 것을 막아 소자 격리 특성을 향상시키는데 적당하도록한 반도체 소자의 소자 격리층 형성 방법에 관한 것이다.
일반적으로 소자 격리층 형성 방법에는 내산화성의 절연층 패턴을 마스크로한 필드 산화 공정으로 소자 격리층을 형성하는 방법과 반도체 기판을 일정 깊이로 식각하여 트렌치를 형성하고 그 트렌치를 절연 물질로 매립하여 소자 격리층을 형성하는 STI 등의 방법이 있다.
이하, 첨부된 도면을 참고하여 종래 기술의 STI공정에 의한 소자 격리층의 형성 공정에 관하여 설명하면 다음과 같다.
도 1a내지 도 1c는 종래 기술의 소자 격리층 형성 방법을 나타낸 공정 단면도이고, 도 2a내지 도 2c는 종래 기술의 소자 격리층 형성시의 문제점을 나타낸 단면도 및 확대 사진이다.
종래 기술의 STI공정에 의한 소자 격리층 형성은 먼저, 도 1a에서와 같이, 반도체 기판(1)의 표면상에 열산화 공정에 의한 열산화막(2)을 형성하고 상기 열산화막(2)상에 나이트라이드(3)층을 형성한다.
상기 나이트라이드(3)층을 포토리소그래피 공정으로 소자 격리 영역의 나이트라이드(3)층만 제거되도록 선택적으로 식각한다.
이어, 상기 패터닝되어진 나이트라이드(3)층을 마스크로하여 노출된 반도체 기판(1)을 선택적으로 식각하여 트렌치(4)를 형성한다.
도 1b에서와 같이, 상기 반도체 기판(1)의 소자 격리 영역에 형성된 트렌치(4)가 매립되도록 절연 물질을 전면에 형성하고 CMP(Chemical Mechanical Polishing)공정으로 평탄화하여 소자 격리층(5)을 형성한다.
그리고 도 1c에서와 같이, 상기 트렌치(4)형성 공정시에 마스크로 사용되어진 나이트라이드(3)층 및 열산화막(2)을 제거한다.
이와 같은 종래 기술의 STI공정을 이용한 소자 격리층 형성 공정은 반도체 기판에 일정 깊이의 트렌치를 형성하고 그 트렌치를 절연 물질로 매립하여 소자 격리층을 형성하는 것으로 소자의 격리 특성을 향상시키기 위하여 많이 사용되고 있다.
이와 같은 종래 기술의 STI공정을 이용한 소자 격리층 형성 공정은 트렌치를 형성하기 위한 나이트라이드 패턴층을 트렌치 매립이 끝나고 습식각으로 제거하는데, 이때 트렌치내에 매립된 절연 물질층이 버티컬하게 형성되고 활성 영역과 소자 격리 영역과의 경계에서 트렌치내에 매립되어 있는 절연 물질층이 함몰되는 문제가 발생한다.
함몰된 부분은 세정 공정에서 등방성 형태로 더욱 커져 후속되는 게이트 형성용 물질층 예를들면, 불순물이 함유된 폴리 실리콘의 증착시에 함몰된 부분(ⓐ)이 더 두껍게 형성된다.
이와 같이 더 두껍게 형성되는 부분을 갖는 폴리 실리콘층을 다시 식각하여 게이트 전극을 형성하기 위해서는 오버 에치를 해야 한다.
이때, 오버 에치 공정시에 기판에 가해지는 데미지를 막지 못하여 소자의 특성을 저하시키는 문제점이 있다.
만약, 기판에 가해지는 데미지를 막기 위해 오버 에치를 하지 않고 도 2a와 도 2b에서와 같이, 게이트를 형성하기 위한 폴리 실리콘층(6)을 증착하고 이를 선택적으로 식각하여 게이트 전극층을 형성하는 후속되는 공정을 진행할 경우에는 도 2b의 (ⓑ)와 같이 폴리 실리콘층이 남게된다. 이는 모든 공정이 끝난후에도 도 2c에서와 같이 남게되어 게이트 라인간에 쇼트가나서 디바이스의 오동작을 유발한다.
본 발명은 상기와 같은 종래 기술의 소자 격리층 형성 공정에서 발생하는 문제점을 해결하기 위하여 안출한 것으로, STI 공정시에 활성 영역과 소자 격리 영역의 경계에서 소자 격리층이 함몰되는 것을 막아 소자 격리 특성을 향상시키는데 적당하도록한 반도체 소자의 소자 격리층 형성 방법을 제공하는데 그 목적이 있다.
도 1a내지 도 1c는 종래 기술의 소자 격리층 형성 방법을 나타낸 공정 단면도
도 2a내지 도 2c는 종래 기술의 소자 격리층 형성시의 문제점을 나타낸 단면도 및 확대 사진
도 3a내지 도 3j는 본 발명의 제 1 실시예에 따른 소자 격리층 형성 방법을 나타낸 공정 단면도
도 4a내지 도 4j는 본 발명의 제 2 실시예에 따른 소자 격리층 형성 방법을 나타낸 공정 단면도
도면의 주요부분에 대한 부호의 설명
21. 반도체 기판 22a.22b. 버퍼 산화막
23. CVD산화막층 24a.24b. 나이트라이드층
25. 산화측벽 26. 트렌치
27. 매립 절연 물질층 28. 소자 격리층
29. 폴리 실리콘층 30. 게이트 전극 형성용 물질층
31. 게이트 전극
STI 공정시에 활성 영역과 소자 격리 영역의 경계에서 소자 격리층이 함몰되는 것을 막아 소자 격리 특성을 향상시키는데 적당하도록한 본 발명의 반도체 소자의 소자 격리층 형성 방법은 반도체 기판상에 버퍼 산화막, CVD산화막층, 제 1 나이트라이드층을 적층 형성하고 상기 제 1 나이트라이드층을 선택적으로 제거하고 그를 마스크로 하여 반도체 기판을 노출시키는 공정과,상기 선택적으로 표면이 노출된 반도체 기판상에 제 2 나이트라이드층을 형성하고 평탄화하는 공정과,상기 평탄화된 제 2 나이트라이드층을 마스크로하여 노출된 CVD 산화막 및 버퍼 산화막을 제거하여 상부로 갈수록 너비가 넓어지는 나이트라이드 패턴층을 남기는 공정과,상기 나이트라이드 패턴층의 측면에 산화 측벽을 형성하고 그를 마스크로하여 노출된 반도체 기판을 선택적으로 식각하여 경사를 갖는 트렌치를 형성하는 공정과,상기 트렌치를 포함하는 전면에 매립 절연 물질층을 증착하고 상기 나이트라이드 패턴층의 상부면이 노출되도록 평탄화 하고 그를 마스크로하여 나이트라이드 패턴층을 제거하는 공정과,상기 매립 절연 물질층을 에치백하여 반도체 기판의 트렌치에 일부 구성되고 그 상면에 일부가 구성되는 소자 격리층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 소자 격리층 형성 방법에 관하여 상세히 설명하면 다음과 같다.
도 3a내지 도 3h는 본 발명의 제 1 실시예에 따른 소자 격리층 형성 방법을 나타낸 공정 단면도이고, 도 4a내지 도 4j는 본 발명의 제 2 실시예에 따른 소자 격리층 형성 방법을 나타낸 공정 단면도이다.
먼저, 본 발명의 소자 격리층 형성 공정은 도 3a에서와 같이, 반도체 기판(21)상에 열산화 공정으로 버퍼 산화막(22a)을 형성하고 상기 버퍼 산화막(22a)상에 CVD산화막층(23)을 형성한다.
그리고 상기 CVD산화막층(23)상에 나이트라이드층(24a)을 형성하고 상기 나이트라이드층(24a)을 포토리소그래피 공정으로 선택적으로 제거하여 소자 격리 영역상에만 남도록 패터닝한다.
그리고 상기 패터닝되어진 나이트라이드층(24a)을 마스크로 하여 활성 영역상의 CVD산화막층(23) 및 버퍼 산화막(22a)을 건식 식각 공정으로 선택적으로 제거한다. 이때, 상기 CVD산화막층(23) 및 버퍼 산화막(22a)의 식각 공정시의 바이어스를 조절하여 식각 부분이 경사지게 한다. 즉, 패터닝되어진 나이트라이드층(24a)에 의해 노출되는 최초의 CVD산화막층(23)의 너비보다 좁은 폭으로 식각되어진다.
그리고 도 3b에서와 같이, 상기 CVD산화막층(23) 및 버퍼 산화막(22a)이 제거되어 노출된 반도체 기판(21)의 표면에 다시 버퍼 산화막(22b)을 형성한다.
이어, 상기 버퍼 산화막(22b) 및 패터닝되어진 나이트라이드층(24a)을 포함하는 전면에 다시 나이트라이드층(24b)을 형성한다.
그리고 도 3c에서와 같이, 상기 다시 형성된 나이트라이드층(24b)(이때, 최초로 형성된 나이트라이드층(24a)은 완전 제거된다.)을 CMP(Chemical Mechanical Polishing)공정으로 상기 CVD산화막(23)의 최초 형성 높이와 동일하게 평탄화한다.
이어, 도 3d에서와 같이, 상기 평탄화된 나이트라이드층(24b)을 마스크로하여 노출된 CVD 산화막(23) 및 버퍼 산화막(22a)을 습식 식각으로 선택적으로 제거한다.
그리고 도 3f에서와 같이, 전면에 산화 측벽 형성용 물질을 증착하고 에치백하여 상기 상부로 갈수록 너비가 넓어지는 나이트라이드층(24b)의 측면에 산화 측벽(25)을 형성한다.
이어, 상기 산화 측벽(25)을 갖는 나이트라이드층(24b)을 마스크로하여 노출된 반도체 기판(21)을 선택적으로 식각하여 트렌치(26)를 형성하고 상기 트렌치(26)를 포함하는 전면에 매립 절연 물질층(27)을 증착한다.
그리고 도 3g에서와 같이, 상기 매립 절연 물질층(27)을 상기 나이트라이드층(24b)의 상부면이 노출되도록 CMP공정으로 평탄화 한다.
이어, 도 3h에서와 같이, 상기 CMP 공정으로 나이트라이드층(24b)의 상부면과 동일 높이로 평탄화된 매립 절연 물질층(27)을 마스크로하여 상기 CMP공정시에 마스크로 사용된 나이트라이드층(24b)을 습식 식각 공정으로 제거한다.
그리고 상기 매립 절연 물질층(27)을 에치백하여 반도체 기판(21)의 트렌치(26)에 일부 구성되고 그 상면에 일부가 구성되는 소자 격리층(28)을 형성한다.
본 발명의 제 2 실시예에 따른 소자 격리층 형성 공정에 관하여 설명하면 다음과 같다.
먼저, 도 4a에서와 같이, 반도체 기판(21)상에 열산화 공정으로 버퍼 산화막(22a)을 형성하고 상기 버퍼 산화막(22a)상에 폴리 실리콘층(29)을 형성한다.
그리고 상기 폴리 실리콘층(29)을 포토리소그래피 공정으로 선택적으로 제거하여 소자 격리 영역상에만 남도록 패터닝한다.
그리고 도 4b에서와 같이, 상기 패터닝되어진 폴리 실리콘층(29)을 포함하는 전면에 측벽 형성용 산화막을 증착하고 에치백하여 상기 패터닝되어진 폴리 실리콘층(29)의 측면에만 남도록하여 산화측벽(25)을 형성한다.
이어, 도 4c에서와 같이, 상기 산화측벽(25)이 형성되어진 홈 부분에 나이트라이드층(24a)을 채운다.
이때, 상기 나이트라이드층(24a)을 홈 부분에 채우는 공정은 패터닝되어진 폴리 실리콘층(29) 및 산화측벽(25)을 포함하는 전면에 나이트라이드층(24a)을 형성하고 CMP(Chemical Mechanical Polishing)공정등으로 상기 폴리 실리콘층(29)의 최초 형성 높이와 동일하게 평탄화한다.
그리고 도 4d에서와 같이, 상기 평탄화된 나이트라이드층(24b)을 마스크로하여 노출된 폴리 실리콘층(29)을 습식 식각으로 제거하고 노출된 버퍼 산화막(22a)을 제거하여 상부로 갈수록 너비가 넓어지도록 나이트라이드층(24b)을 남긴다.
이어, 도 4e에서와 같이, 상기 산화 측벽(25)을 갖는 나이트라이드층(24b)을 마스크로하여 노출된 반도체 기판(21)을 선택적으로 식각하여 트렌치(26)를 형성한다. 이때, 상기 트렌치(26)는 바닥면으로 갈수록 그 너비가 좁아지도록 경사지게 형성한다.
그리고 도 4f에서와 같이, 상기 트렌치(26)를 포함하는 전면에 매립 절연 물질층(27)을 증착한다. 이때, 상기 매립 절연 물질층(27)은 나이트라이드층(24a)을 완전히 덮도록 형성한다.
이어, 도 4g에서와 같이, 상기 매립 절연 물질층(27)을 상기 나이트라이드층(24b)의 상부면이 노출되도록 CMP공정으로 평탄화 한다.
그리고 도 4h에서와 같이, 상기 나이트라이드층(24b)의 상부면과 동일 높이로 평탄화된 매립 절연 물질층(27)을 마스크로하여 상기 CMP공정시에 마스크로 사용된 나이트라이드층(24b)을 습식 식각 공정으로 제거한다.
이어, 상기 매립 절연 물질층(27)을 에치백하여 반도체 기판(21)의 트렌치(26)에 일부 구성되고 그 상면에 일부가 구성되는 소자 격리층(28)을 형성한다.
그리고 도 4i에서와 같이, 상기 소자 격리층(28)이 형성된 반도체 기판(21)상에 게이트 전극 형성용 물질층(30)을 증착한다.
이어, 도 4j에서와 같이, 상기 게이트 전극 형성용 물질층(30)을 선택적으로 식각하여 게이트 전극(31)을 형성한다.
이와 같은 본 발명의 반도체 소자의 소자 격리층 형성 방법은 네가티브 나이트라이드 슬로프 마스크와 산화 측벽을 이용하여 나이트라이드 패턴층의 습식 식각 을하여 공정 진행시에 활성 영역과 필드 영역의 경계에서의 산화막 함몰을 방지할 수 있다.
본 발명의 소자 격리층 형성 방법은 활성 영역과 주변회로 영역의 경계에서 소자 격리층이 함몰되는 것을 막아 소자 격리 특성을 향상시키는 효과가 있다.
또한 소자 격리층이 함몰되는 것을 막아 게이트 전극을 형성하기 위한 도우프드 폴리 실리콘층의 증착이 균일하게 이루어져 게이트 패터닝시에 오버 에치를 하지 않게된다. 이는 활성 영역에 가해지는 손상을 막는 효과가 있다.

Claims (5)

  1. 반도체 기판상에 버퍼 산화막, CVD산화막층, 제 1 나이트라이드층을 적층 형성하고 상기 제 1 나이트라이드층을 선택적으로 제거하고 그를 마스크로 하여 반도체 기판을 노출시키는 공정과,
    상기 선택적으로 표면이 노출된 반도체 기판상에 제 2 나이트라이드층을 형성하고 평탄화하는 공정과,
    상기 평탄화된 제 2 나이트라이드층을 마스크로하여 노출된 CVD 산화막 및 버퍼 산화막을 제거하여 상부로 갈수록 너비가 넓어지는 나이트라이드 패턴층을 남기는 공정과,
    상기 나이트라이드 패턴층의 측면에 산화 측벽을 형성하고 그를 마스크로하여 노출된 반도체 기판을 선택적으로 식각하여 경사를 갖는 트렌치를 형성하는 공정과,
    상기 트렌치를 포함하는 전면에 매립 절연 물질층을 증착하고 상기 나이트라이드 패턴층의 상부면이 노출되도록 평탄화 하고 그를 마스크로하여 나이트라이드 패턴층을 제거하는 공정과,
    상기 매립 절연 물질층을 에치백하여 반도체 기판의 트렌치에 일부 구성되고 그 상면에 일부가 구성되는 소자 격리층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 소자 격리층 형성 방법.
  2. 제 1 항에 있어서, CVD산화막층의 식각 공정시에 바이어스를 조절하여 패터닝되어진 나이트라이드층에 의해 노출되는 최초의 CVD산화막층의 너비보다 점점 좁은 폭으로 식각되어지도록 하는 것을 특징으로 하는 반도체 소자의 소자 격리층 형성 방법.
  3. 제 1 항에 있어서, 제 2 나이트라이드층의 평탄화는 CMP공정을 이용하여 CVD산화막층의 최초 형성 높이와 동일한 높이로 평탄화하는 것을 특징으로 하는 반도체 소자의 소자 격리층 형성 방법.
  4. 반도체 기판상에 버퍼 산화막을 형성하고 그 상면에 폴리 실리콘층을 형성하고 이를 선택적으로 제거하는 공정과,
    상기 패터닝되어진 폴리 실리콘층의 측면에 산화 측벽을 형성하는 공정과,
    상기 산화측벽이 형성되어진 홈 부분에 나이트라이드층을 채우고 이를 마스크로하여 노출된 폴리 실리콘층을 습식 식각으로 제거하는 공정과,
    상기 산화 측벽을 갖는 나이트라이드층을 마스크로하여 노출된 반도체 기판을 선택적으로 식각하여 트렌치를 형성하는 공정과,
    상기 트렌치를 포함하는 전면에 매립 절연 물질층을 증착하고 상기 나이트라이드층의 상부면이 노출되도록 평탄화하는 공정과,
    상기 평탄화된 매립 절연 물질층을 마스크로하여 나이트라이드층을 습식 식각 공정으로 제거하는 공정과,
    상기 매립 절연 물질층을 에치백하여 반도체 기판의 트렌치에 일부 구성되고 그 상면에 일부가 구성되는 소자 격리층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 소자 격리층 형성 방법.
  5. 제 4 항에 있어서, 트렌치를 산화 측벽을 갖는 나이트라이드층을 마스크로하여 노출된 반도체 기판을 식각하여 바닥면으로 갈수록 그 너비가 좁아지도록 경사지게 형성하는 것을 특징으로 하는 반도체 소자의 소자 격리층 형성 방법.
KR1019980000452A 1998-01-10 1998-01-10 반도체 소자의 소자 격리층 형성 방법 KR100252897B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980000452A KR100252897B1 (ko) 1998-01-10 1998-01-10 반도체 소자의 소자 격리층 형성 방법
US09/178,894 US6063708A (en) 1998-01-10 1998-10-27 Method for forming isolation layer in semiconductor device
JP00270699A JP3154057B2 (ja) 1998-01-10 1999-01-08 半導体デバイスの素子隔離層形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980000452A KR100252897B1 (ko) 1998-01-10 1998-01-10 반도체 소자의 소자 격리층 형성 방법

Publications (2)

Publication Number Publication Date
KR19990065238A true KR19990065238A (ko) 1999-08-05
KR100252897B1 KR100252897B1 (ko) 2000-04-15

Family

ID=19531226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980000452A KR100252897B1 (ko) 1998-01-10 1998-01-10 반도체 소자의 소자 격리층 형성 방법

Country Status (3)

Country Link
US (1) US6063708A (ko)
JP (1) JP3154057B2 (ko)
KR (1) KR100252897B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466024B1 (ko) * 2002-04-04 2005-01-13 동부아남반도체 주식회사 셀로우 트렌치 소자분리막의 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417165B (en) * 1999-06-23 2001-01-01 Taiwan Semiconductor Mfg Manufacturing method for reducing the critical dimension of the wire and gap
US20060025781A1 (en) * 2001-01-17 2006-02-02 Young Wayne P Laparoscopic instruments and methods utilizing suction

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190010B1 (ko) * 1995-12-30 1999-06-01 윤종용 반도체 소자의 소자분리막 형성방법
US5923993A (en) * 1997-12-17 1999-07-13 Advanced Micro Devices Method for fabricating dishing free shallow isolation trenches

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466024B1 (ko) * 2002-04-04 2005-01-13 동부아남반도체 주식회사 셀로우 트렌치 소자분리막의 제조 방법

Also Published As

Publication number Publication date
KR100252897B1 (ko) 2000-04-15
US6063708A (en) 2000-05-16
JPH11260911A (ja) 1999-09-24
JP3154057B2 (ja) 2001-04-09

Similar Documents

Publication Publication Date Title
US6825544B1 (en) Method for shallow trench isolation and shallow trench isolation structure
KR100297734B1 (ko) 반도체 집적회로의 트렌치 소자분리 방법
KR100739656B1 (ko) 반도체 장치의 제조 방법
KR100845103B1 (ko) 반도체소자의 제조방법
KR19980025838A (ko) 반도체 장치의 소자 분리막 형성방법
KR100252897B1 (ko) 반도체 소자의 소자 격리층 형성 방법
US6265285B1 (en) Method of forming a self-aligned trench isolation
KR100608343B1 (ko) 반도체소자의 격리영역 형성방법
KR100566305B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
JP3678678B2 (ja) 半導体装置及びその製造方法
KR20030056602A (ko) 반도체 소자의 소자 분리막 형성 방법
JP2001024055A (ja) 半導体装置の製造方法
KR100249026B1 (ko) 반도체장치의 소자 격리 방법
KR100364125B1 (ko) 반도체소자의소자분리막제조방법
KR100923760B1 (ko) 반도체 소자의 소자분리막 형성방법
US6323105B1 (en) Method for fabricating an isolation structure including a shallow trench isolation structure and a local-oxidation isolation structure
KR20030049783A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100418576B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100195227B1 (ko) 반도체장치의 소자분리방법
KR100338938B1 (ko) 반도체 장치의 분리구조 제조방법
KR19990081483A (ko) 반도체장치의 소자 격리 방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR20040002241A (ko) 반도체소자의 소자분리막 형성방법
KR100881413B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100876785B1 (ko) 반도체 소자의 소자 분리막 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee