KR20050002010A - 반도체 소자의 콘택홀 형성방법 - Google Patents

반도체 소자의 콘택홀 형성방법 Download PDF

Info

Publication number
KR20050002010A
KR20050002010A KR1020030043056A KR20030043056A KR20050002010A KR 20050002010 A KR20050002010 A KR 20050002010A KR 1020030043056 A KR1020030043056 A KR 1020030043056A KR 20030043056 A KR20030043056 A KR 20030043056A KR 20050002010 A KR20050002010 A KR 20050002010A
Authority
KR
South Korea
Prior art keywords
contact hole
step coverage
insulating film
interlayer insulating
poor step
Prior art date
Application number
KR1020030043056A
Other languages
English (en)
Inventor
안성환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030043056A priority Critical patent/KR20050002010A/ko
Publication of KR20050002010A publication Critical patent/KR20050002010A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 콘택홀 상부의 유실을 방지하면서, 콘택 저항을 개선할 수 있는 반도체 소자의 콘택홀 형성방법을 개시한다. 개시된 본 발명의 콘택홀 형성방법은, 반도체 기판을 제공하는 단계와, 상기 반도체 기판상에 미세한 폭을 가지면서 측벽이 슬로프진 콘택홀이 형성된 층간 절연막을 증착하는 단계와, 상기 층간 절연막 상부에 층간 절연막과 식각 선택비가 상이하면서 스텝 커버리지 특성이 열악한 절연막을 상기 콘택홀의 하측부가 노출되도록 증착하는 단계, 및 상기 스텝 커버리지 특성이 열악한 절연막을 마스크로 하여, 노출된 콘택홀의 하측부에 해당하는 층간 절연막을 제거하는 단계를 포함한다.

Description

반도체 소자의 콘택홀 형성방법{Method for manufacturing contact hole}
본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 보다 구체적으로는 미세하면서 어스펙트비가 높은 콘택홀 형성방법에 관한 것이다.
일반적으로, 콘택홀은 도전층과 도전층을 연결시키기 위한 도전 경로로서, 절연막 상부에 콘택홀 한정용 포토레지스트 패턴을 형성하고, 이 포토레지스트 패턴에 의해 절연막을 식각하여 형성된다.
그러나, 종래의 디자인룰이 100nm 이하가 됨에 따라, 콘택홀 사이즈가 매우 미세해졌으며, 이렇게 미세한 콘택홀을 형성하기 위하여 포토레지스트 패턴의 두께역시 감소되었다.
이와같이 박막의 포토레지스트 패턴을 사용함으로 인하여, 도 1과 같이 원형의 형태로 콘택홀이 형성되어야 함에도 불구하고, 콘택홀 형성시 포토레지스트 패턴의 유실로 콘택홀 상부 영역이 일부 제거되고, 도 2와 같이 상부 형상이 변형된 콘택홀이 형성되어, 콘택 결함이 유발될 수 있다.
한편, 콘택홀은 그 면적이 축소되는 반면, 깊이가 깊어짐에 따라, 식각 가스와 같은 식각제가 식각이 진행되는 절연막 하부로 갈수록 점점 감소되어, 절연막 하부로 갈수록 식각이 덜 된다. 이로 인하여, 콘택홀의 측벽이 슬로프(slope)를 갖게 되고, 콘택 면적 역시 감소되어 콘택 저항이 감소된다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 콘택홀 상부의 유실을 방지하면서, 콘택 저항을 개선할 수 있는 반도체 소자의 콘택홀 형성방법을 제공하는 것이다.
도 1은 정상적으로 형성된 콘택홀의 평면 사진.
도 2는 박막 포토레지스트 패턴을 이용하여 형성된 콘택홀의 평면 사진.
도 3은 본 발명의 일 실시예에 따른 반도체 소자의 콘택홀 형성방법을 설명하기 위한 단면도.
도 4 내지 도 6은 본 발명에 따른 반도체 소자의 콘택홀 형성방법을 보여주기 위한 사진.
상기한 본 발명의 목적을 달성하기 위한 본 발명의 콘택홀 형성방법은, 반도체 기판을 제공하는 단계와, 상기 반도체 기판상에 미세한 폭을 가지면서 측벽이 슬로프진 콘택홀이 형성된 층간 절연막을 증착하는 단계와, 상기 층간 절연막 상부에 층간 절연막과 식각 선택비가 상이하면서 스텝 커버리지 특성이 열악한 절연막을 상기 콘택홀의 하측부가 노출되도록 증착하는 단계, 및 상기 스텝 커버리지 특성이 열악한 절연막을 마스크로 하여, 노출된 콘택홀의 하측부에 해당하는 층간 절연막을 제거하는 단계를 포함한다.
상기 스텝 커버리지 특성이 열악한 절연막은 실리콘 질화막 또는 실리콘 질산화막임이 바람직하다.
상기 노출된 콘택홀 하측부에 해당하는 층간 절연막을 제거하는 단계는, 상기 노출된 층간 절연막을 습식 식각한다.
(실시예)
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명하도록 한다.
도 3은 본 발명의 일실시예를 설명하기 위한 반도체 소자의 단면도이다.
도 3을 참조하여, 반도체 기판(10) 상부에 층간 절연막(20)을 증착한다. 층간 절연막(20)은 예를 들어 실리콘 산화막일 수 있다. 이러한 층간 절연막(20) 상부에 도면에는 도시되지 않았지만 콘택홀을 형성하기 위한 포토레지스트 패턴을 형성한다. 이때, 포토레지스트 패턴은 반도체 소자의 집적도 및 콘택홀의 간격을 고려하여 비교적 박막으로 형성된다.
그후, 포토레지스트 패턴의 형태로 층간 절연막(20)을 식각하여, 콘택홀(30)을 형성한다. 이때, 콘택홀(30)은 도 4의 사진에서와 같이, 슬로프진 측벽을 가질 수 있으며, 콘택홀의 상부 간격이 하부 간격보다 좁게 형성된다. 이에따라, 콘택홀 저면의 폭이 매우 협소해져서 콘택 면적이 매우 좁고, 상부쪽으로 갈수록 점점 넓어져서 인접 콘택홀과 매우 밀접하게 배치된다.
이러한 상태에서, 콘택홀이 형성된 결과물 상부에 스텝 커버리지가 열악한절연막(40), 예를 들어 실리콘 질화막 또는 실리콘 질산화막을 증착한다. 스텝 커버리지가 열악한 절연막(40)은 도 3 및 도 5의 사진에서와 같이 콘택홀의 상부면 및 상측벽면에만 증착되어, 콘택홀(30)의 하측부 및 저부를 노출시키게 된다. 이때, 상기 스텝 커버리지가 열악한 절연막(40)은 상기 층간 절연막(20)과 식각 선택비를 갖는 것이 바람직하다.
그후, 스텝 커버리지가 열악한 절연막(40)을 마스크로 하여, 노출된 콘택홀(30)의 하측부에 해당하는 층간 절연막(50)을 습식 식각 방식으로 제거한다. 이에따라, 도 6에서와 같이, 콘택홀의 측벽을 기판면에 대해 거의 90°를 유지하게 되고, 콘택 상부면의 유실 또한 스텝 커버리지가 열악한 절연막(40)에 의해 치유된다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 박막의 포토레지스트 패턴에 의하여 슬로프를 갖는 미세한 콘택홀을 형성한다음, 스텝 커버리지가 열악한 물질을 도포하고, 이를 마스크로 하여 노출된 콘택홀의 하측단을 식각하므로써, 콘택홀의 슬로프진 특성을 개선할 수 있고, 박막의 포토레지스트 패턴의 사용으로 인한 상부 영역 유실을 방지할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (3)

  1. 반도체 기판을 제공하는 단계;
    상기 반도체 기판상에 미세한 폭을 가지면서 측벽이 슬로프진 콘택홀이 형성된 층간 절연막을 증착하는 단계;
    상기 층간 절연막 상부에 층간 절연막과 식각 선택비가 상이하면서 스텝 커버리지 특성이 열악한 절연막을 상기 콘택홀의 하측부가 노출되도록 증착하는 단계; 및
    상기 스텝 커버리지 특성이 열악한 절연막을 마스크로 하여, 노출된 콘택홀의 하측부에 해당하는 층간 절연막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  2. 제 1 항에 있어서, 상기 스텝 커버리지 특성이 열악한 절연막은 실리콘 질화막 또는 실리콘 질산화막인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  3. 제 1 항에 있어서, 상기 노출된 콘택홀 하측부에 해당하는 층간 절연막을 제거하는 단계는,
    상기 노출된 층간 절연막을 습식 식각하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
KR1020030043056A 2003-06-30 2003-06-30 반도체 소자의 콘택홀 형성방법 KR20050002010A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030043056A KR20050002010A (ko) 2003-06-30 2003-06-30 반도체 소자의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043056A KR20050002010A (ko) 2003-06-30 2003-06-30 반도체 소자의 콘택홀 형성방법

Publications (1)

Publication Number Publication Date
KR20050002010A true KR20050002010A (ko) 2005-01-07

Family

ID=37217578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043056A KR20050002010A (ko) 2003-06-30 2003-06-30 반도체 소자의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR20050002010A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637096B1 (ko) * 2004-06-30 2006-10-20 주식회사 하이닉스반도체 반도체 장치의 제조방법
US7968454B2 (en) 2009-01-21 2011-06-28 Samsung Electronics Co., Ltd. Method of forming pattern structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637096B1 (ko) * 2004-06-30 2006-10-20 주식회사 하이닉스반도체 반도체 장치의 제조방법
US7968454B2 (en) 2009-01-21 2011-06-28 Samsung Electronics Co., Ltd. Method of forming pattern structure

Similar Documents

Publication Publication Date Title
US20050127453A1 (en) Method of forming self-aligned contact structure with locally etched gate conductive layer
JPH09181180A (ja) 半導体集積回路及びその製造方法
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
JP4057083B2 (ja) 半導体集積回路の製造方法
US6258726B1 (en) Method of forming isolation film for semiconductor devices
KR100207462B1 (ko) 반도체 장치의 커패시터 제조방법
JP2000150632A (ja) 半導体装置の製造方法
KR20050002010A (ko) 반도체 소자의 콘택홀 형성방법
KR100681267B1 (ko) 반도체 장치의 제조에서 콘택 형성 방법
KR100373363B1 (ko) 반도체소자의 콘택홀 형성방법
KR0162144B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR0176198B1 (ko) 반도체 장치의 소자분리막 형성방법
KR0140733B1 (ko) 반도체소자의 미세콘택 형성방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100529379B1 (ko) 반도체 캐패시터의 제조 방법
KR100338091B1 (ko) 반도체소자제조방법
KR100325465B1 (ko) 반도체 소자의 제조방법
KR20020001113A (ko) 반도체소자의 제조방법
KR100281147B1 (ko) 콘택홀 형성방법
KR100209279B1 (ko) 반도체 소자의 콘택홀 형성방법
JP2001015587A (ja) 半導体装置の製造方法
KR20010036557A (ko) 반도체 장치의 분리구조 형성방법
KR0131731B1 (ko) 반도체소자 제조방법
KR20010060984A (ko) 반도체 장치의 콘택홀 형성방법
KR20030000824A (ko) 반도체소자의 커패시터 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination