KR0162144B1 - 반도체 소자의 콘택홀 형성 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 콘택홀을 형성하는 방법에 관한 것으로서, 실리콘기판 또는 도전체 상부에 제1절연산화막을 도포하는 단계와, 금속의 패턴을 형성하는 단계와, 금속 패턴 상부에 질화막 및 제2절연산화막을 증착하는 단계와, 사진 식각 공정에 의하여 포토레지스트의 패턴을 형성하는 단계, 포토레지스트를 플로우하는 단계와, 상기 포토레지스트패턴을 마스크로하여 제2절연산화막을 소정의 깊이만큼 식각하는 단계와, 상기 포토레지스트 패턴과 제2절연산화막을 동시에 식각하는 단계와, 플러그 이온을 주입하는 단계와, 절연막 도포 및 이방성 식각하여 스페이서를 형성하는 단계 및 상기 스페이서를 식각 마스크로 하여 질화막과 제1절연산화막을 제거하여 실리콘기판을 노출시키는 단계로 이루어진다. 이와 같은 본 발명은 초미세 콘택홀 형성시 플라즈마 식각공정에 의해 실리콘기판상에 가해지는 식각 손상을 줄이면서 이와 동시에 습식식각공정을 행하지 않고서도 경사진 측면을 형성할 수 있어 반도체 소자의 제조 수율 및 신뢰도를 개선시킬 수 있게 된다.

Description

반도체 소자의 콘택홀 형성 방법

제1도(a)는 종래의 반도체 소자의 콘택홀을 나타낸 도.

제1도(b)는 제1도(a)의 A-A'선 단면도.

제2도(a)는 본 발명의 반도체 소자의 콘택홀을 나타낸 도.

제2도(b) 내지 제2도(j)는 본 발명의 반도체 소자의 콘택홀 형성단계를 제2도(a)의 B-B'선을 따라 절단한 단면으로 나타낸 공정도.

* 도면의 주요부분에 대한 부호의 설명

1 : 실리콘기판 2,12 : 제1절연산화막

3,13 : 금속 패턴 4,15 : 제2절연산화막

5,19,20 : 콘택홀 11 : 도전체

16 : 포토레지스트 패턴

본 발명은 반도체 소자의 콘택홀을 형성하는 방법에 관한 것으로서, 특히 초미세 콘택홀 형성시 플라즈마 식각공정에 의해 실리콘기판상에 가해지는 식각 손상을 줄이면서 이와 동시에 습식식각공정을 행하지 않고서도 경사진 측면을 형성할 수 있는 반도체 소자의 콘택홀 형성 방법에 관한 것이다.

종래의 반도체 소자의 콘택홀 형성 방법은 첨부한 도면 제 1도(b)에 도시된 바와 같이 실리콘기판(1)과 같은 소정의 도전체의 상부에 일정 두께의 제1절연산화막(2)을 적층하고, 그 제1절연산화막의 상부에 금속 패턴(3)을 형성하고, 소자의 전면 상부에 평탄화된 제2절연산화막(4)이 형성된 후 습식식각 및 건식식각에 의한 사진식각법을 실시하므로써 소정의 콘택홀(5)을 형성하고 플러그 이온 주입을 실시한다.

이때, 노출되는 실리콘기판(1)에는 상기 제1절연산화막(2)과 제2절연산화막(4)의 식각시 가해지는 플라즈마에 의한 손상이 발생케 되며, 또한, 상기 콘택홀(5)의 크기가 0.25 ㎛ 크기 이하가 되면 마스크 형성시의 금속부의 난반사에 의하여 소망하는 콘택홀이 형성되지 않아 반도체 소자의 제조 수율 및 신뢰성에 나쁜 영향을 주는 문제점이 있었다.

또한, 종래의 콘택홀을 형성하기 위한 식각공정시 상층의 금속부와 하층의 금속부와의 접촉의 신뢰도를 향상시키기 위하여 플라즈마 건식식각을 이루는데, 상기 플라즈마 식각공정은 플라즈마 주된 가스원인 염소(Cl₂)를 함유한 가스를 사용하여 포토레지스트패턴 형성후 웨이퍼를 대기에 노출하면서 물질의 피식각층의 부식을 유발하여 후속 가공 치수의 정밀도가 저하 및 부식을 유발한다.

게다가, 콘택홀의 접촉 여유도를 확보하기 위한 등방성 식각법인 습식식각을 수행할시 습식식각 후에 화학 용액이 잔존하고, 콘택홀의 입구부가 비대칭으로 구성되어 토폴로지 및 스텝 커버러지에 영향을 주어 추후의 진행되는 금속 배선 공정에 지장을 초래하게 되었다.

따라서, 본 발명의 목적은 상기 종래의 문제점을 해결하기 위하여, 플라즈마 식각공정에 의해 실리콘기판상에 가해지는 식각손상을 줄임으로써 소자의 신뢰도를 상승시킬 수 있는 반도체 소자의 콘택홀 형성 방법을 제공하는 것이다.

또한, 본 발명의 목적은 종래의 콘택홀 형성시 적용되는 습식식각공정을 행하지 않고서도 경사진 측면 모양의 콘택홀을 형성할 수 있는 반도체 소자의 콘택홀 형성 방법을 제공하는 것이다.

상기 목적을 달성하기 위하여 본 발명은 반도체 소자의 콘택홀 형성 방법에 있어서, 실리콘기판 또는 도전체 상부에 제1절연산화막을 도포하는 단계와, 금속의 패턴을 형성하는 단계와, 금속 패턴 상부에 질화막 및 제2절연산화막을 증착하는 단계와, 사진 식각 공정에 의하여 포토레지스트의 패턴을 형성하는 단계와, 상기 포토레지스트를 플로우하는 단계와, 상기 포토레지스트 패턴을 마스크로 하여 소정의 깊이만큼 식각하는 단계와, 상기 포토레지스트 패턴과 제2절연산화막을 동시에 식각하는 단계와, 플러그 이온을 주입하는 단계와, 절연막을 도포 및 이방성 식각하여 스페이서를 형성하는 단계 및 상기 스페이서를 식각마스크로 하여 질화막과 제1절연산화막을 제거하여 실리콘기판을 노출시키는 단계를 구비하는 것을 특징으로 한다.

이하, 본 발명의 방법을 첨부한 도면을 참조하여 설명하면 다음과 같다.

제2도(a)는 본 발명의 반도체 소자의 콘택홀을 나타낸 도면으로서, 반도체 소자의 콘택홀(20)및 그 콘택홀(20)보다 크기가 약간 큰 초기의 콘택홀(19)(도면에는 점선으로 표시되어 있음)의 양측에 금속 패턴(13)이 형성되어 있는 것을 제 2 도(b)에 도시되어 있는 바와 같이 이를 B-B'선을 따라 절단하여 보면, 소정의 도전체(11)상부에 약 1,000 내지 3,000 Å 내외의 제1절연산화막(12)을 형성하고, 그 상부에 소정의 금속 패턴(13)을 형성한 다음, 약 500 내지 1,000 Å의 질화막(14)을 제1절연산화막(12) 및 금속 패턴 전면에 증착하고, 상층 금속 배선과의 전기적 절연 및 평탄화를 이루기 위하여 제2절연산화막(15)을 형성한다.

이어서, 제2도(c)에 도시된 바와 같이, 본 발명이 목적한 콘택홀의 크기보다 약 0.1 내지 0.2 ㎛ 정도가 큰 초기 콘택홀(19)을 형성하도록 상기 평탄화 된 제2절연산화막(15) 상부에 포토레지스트 패턴(16)을 형성한다.

그런다음, 약 120 내지 180℃의 온도에서 10 내지 30 분간 오븐에 의한 베이킹 공정을 실시하여 상기 포토레지스트 패턴(16)을 약 0.05 내지 0.1 ㎛ 정도 플로우 되도록 하면, 제2도(d)에 도시된 바와 같이, 콘택홀 입구 부분이 경사를 이룬 포토레지스트 패턴(16)을 얻게 된다.

그 후, 상기 제2절연산화막(15)을 상기 경사를 이룬 포토레지스트 패턴을 마스크로 하여 이방성 식각법에 의해 제2도(e)에 도시된 바와 같이, 식각 종말점을 디텍팅하여 소정의 깊이 a 만큼 식각을 이룬다. 이때, 식각된 제2절연산화막의 깊이와 잔존하는 제2절연산화막의 깊이('a'로 표시되어 있음)가 거의 동일하도록 하여준다.

상기한 바와 같은 플라즈마 식각공정 이후, 상기 포토레지스트 패턴(16) 및 잔존하는 제2절연산화막(15)을 동시에 제거하기 위하여 상기 두막의 두께 및 조성을 고려하여 산화막에 대한 포토레지스트의 식각속도의 비율을 2 내지 4 정도가 되도록 하여 에치백(etchback)공정을 실시하므로써 상기 제1산화막(12)과 금속 패턴(13)의 전체를 덮고 있는 질화막(14)을 제2도(f)에 도시 된 바와 같이 노출시킨다. 예를 들어, 포토레지스트의 두께가 10,000Å이고 산화막의 두께가 5,000Å인 경우, 산화막에 대한 포토레지스트의 식각속도 비율을 2 내지 2.5 정도로 조정하여 포토레지스트패턴 및 산화막을 과도식각한다.

상기 에치백 공정후, 통상의 플러그(plug) 이온 주입 공정을 실시하므로써 제2도.(g)에 도시된 바와 같이 상기 도전체(11)의 내부에 도핑된 이온 불순물과 동일한 이온 불순물을 주입한다.

그런 다음,제2도(h)에 도시된 바와 같이 상기 제2절연산화막(15) 상부의 전면에 피복 균일도가 양호한 절연막(17)을 약 1,000 내지 2,000Å 정도 증착한다. 이어서, 제2도(i)에 도시된 바와 같이 질화막(14)을 식각 정지층으로 이용하여 상기 절연막(17)을 이방성 식각하고 제2절연산화막(15)의 측벽에 스페이서(18)를 형성한다.

그리고, 상기 스페이서(18)를 식각 마스크로 이용하여, 상기 제2도(g)에 도시한 바와 같은 이온주입에 의해 손상된 상기 질화막(14) 및 제1절연산화막(12)을 이방성식각하여 준다.

이로써, 제2도(j)에 도시된 바와 같이 도전체(11)이 노출되어 본 발명의 미세한 콘택홀(20)을 형성하게 된다.

이상과 같이, 본 발명의 반도체 소자의 콘택홀 형성 방법은 아주 미세한 크기의 콘택홀 형성시 플라즈마 식각공정에 의해 도전체상에 가해지는 식각 손상을 줄이면서 이와 동시에 습식 식각공정을 행하지 않고서도 포토레지스트의 플로우 공정, 에치백 공정, 및 플러그 이온 주입 공정을 통하여 경사진 측면 모양을 갖는 반도체 소자의 콘택홀을 형성하게 되어 반도체 소자의 제조 수율 및 신뢰도를 개선시킬 수 있게 된다.

Claims (9)

1. 반도체 소자의 콘택홀 형성 방법에 있어서, 실리콘기판 또는 도전체 상부에 제1절연산화막을 도포하는 단계와, 금속의 패턴을 형성하는 단계와, 금속 패턴 상부에 질화막 및 제2절연산화막을 증착하는 단계와, 상기 제2절연 산화막 상부의 소정 부분에 사진 식각 공정에 의하여 포토레지스트의 패턴을 형성하는 단계와, 상기 포토레지스트를 플로우하는 단계와, 상기 플로우된 포토레지스트 패턴을 마스크로하여 제2절연산화막을 소정의 깊이만큼 식각하는 단계와, 상기 포토레지스트 패턴과 제2절연산화막을 동시에 식각하는 단계와, 플러그 이온을 주입하는 단계와, 스페이서용 절연막을 증착하여 상기 식각된 제2절연막 측벽에 스페이서를 형성하는 단계 및 상기 스페이서를 식각 마스크로 하여 질화막과 제1절연산화막을 제거하여 실리콘기판 또는 도전체를 노출시키는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
2. 제1항에 있어서, 상기 포토레지스트 패턴을 플로우 시키기 위하여 120 내지 180℃의 조건으로 10 내지 30분간 오븐베이킹 하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
3. 제1항 또는 제2항에 있어서, 상기 포토레지스트 패턴을 플로우 시키는 단계에서 포토레지스트의 양 측부가 0.05 내지 0.1 ㎛ 가 되도록 플로우시킴을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
4. 제3항에 있어서, 상기 포토레지스트 패턴은 콘택홀의 크기보다 0.1 내지 0.2 ㎛ 더 크게 형성함을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
5. 제1항에 있어서, 산화막에 대한 포토레지스트의 식각속도의 비율이 2 내지 4 가 되도록 에치백하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
6. 제1항에 있어서, 상기 플러그 이온을 주입하는 단계에서 플러그 이온은 도전체 내부 또는 실리콘기판에 도핑된 이온불순물과 동일한 이온 불순물인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
7. 제1항에 있어서, 상기 질화막의 두께는 500 내지 1000Å 인 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
8. 제1항에 있어서, 상기 포토레지스트 패턴을 마스크로하여 제2절연산화막이 식각되는 깊이는 상기 질화막 상부에 잔존하는 제2절연산화막의 두께와 거의 동일함을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
9. 제1항에 있어서, 상기 스페이서용 절연막은 1000 내지 2000Å 증착되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.