KR920005390B1 - 접촉창 형성방법 - Google Patents

접촉창 형성방법 Download PDF

Info

Publication number
KR920005390B1
KR920005390B1 KR1019890008127A KR890008127A KR920005390B1 KR 920005390 B1 KR920005390 B1 KR 920005390B1 KR 1019890008127 A KR1019890008127 A KR 1019890008127A KR 890008127 A KR890008127 A KR 890008127A KR 920005390 B1 KR920005390 B1 KR 920005390B1
Authority
KR
South Korea
Prior art keywords
layer
forming
contact window
contact
etching
Prior art date
Application number
KR1019890008127A
Other languages
English (en)
Other versions
KR910001901A (ko
Inventor
안태혁
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019890008127A priority Critical patent/KR920005390B1/ko
Publication of KR910001901A publication Critical patent/KR910001901A/ko
Application granted granted Critical
Publication of KR920005390B1 publication Critical patent/KR920005390B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음.

Description

접촉창 형성방법
제1도는 본 발명의 접촉창 형성 공정도,
제2도는 정렬 노광 오차발생시 본 발명의 방법에 의해 형성된 접촉창의 단면도,
제3도는 종래의 접촉창 형성방법에 의해 형성된 접촉창의 단면도,
제4도는 정렬 노광 오차 발생시 종래의 방법에 의해 형성된 접촉창의 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
1 : 제1배선층 2 : 제2배선층
3 : 산화막층 4,6 : 절연막층
5 : 접촉창 7 : 제3배선층
8 : 패턴
본 발명은 접촉창 형성방법에 관한 것으로서, 더욱 상세하게는 전도체와 전도체 사이의 전기적 연결용 개구부 역할을 하는 접촉창을 선폭 미세화에 따른 좁은 선간에서 형성할 때, 접촉창 형성 후 산화막층을 형성하여 측면도체와 상부 도체간의 전기적 접촉 현상을 방지하고, 상부도전체하부에 산화막을 형성하여 상부도체와 하부 절연막 사이의 불순물 제분포를 방지하는 접촉창 형성방법에 관한 것이다.
접촉창은 반도체 소자의 제조 공정시 전도체와 전도체 사이를 전기적으로 연결하는 개구부 역할을 한다.
제4도는 종래의 방법으로 제조된 접촉창의 단면도를 나타낸 것이다.
종래에는, 실리콘 기판위에 제1배선층(41) 및 제2배선층(42)을 형성하고, 그 위에 산화막층(43)을 형성한 후 포토마스크공정을 하여 개구부를 형성한다. 개구부를 형성한 후 공지의 산화막 이방성 식각공정으로 접촉창을 형성하고, 그 위에 상부 도체층(44)을 형성하였었다. 상기한 바와 같이, 공지의 포토마스킹 공정으로 개구부를 형성하는 경우, 마스크의 정렬 및 노광 오차(misalingn)가 발생하면서 접촉창 형성시 접촉창의 측면 부위가 드러나면서 측면 도체층(42)이 노출된다. 이로 인해, 후속공정인 상부 도체층(44)의 형성시 제2배선층(42)과 상부 도체층(44)과의 접촉현상(제4도(c)부분)이 발생한다. 그러므로, 제2배선층과 상부 도체층과의 전기적 접촉현상을 방지하기 위하여, 종래에는 정렬 노광 오차를 작게하는 방법이 사용되었지만, 반도체 소자의 집적도가 향상됨에 따라 선간 간격이 점점 좁아져서, 아주 미세한 오차의 여유도 줄 수 없는 상태에서는 접촉창의 형성이 거의 불가능해지는 문제점이 있었다.
또한, 상부 도체층의 재료로 금속이 아닌 불순물이 도우핑된 유전물질(폴리 실리콘막)가 사용될 경우에는 하부의 평탄화층인 산화막층(43)과 폴리 실리콘막이 접촉하게 되므로 열공정에 의해 불필요한 불순물의 침투 및 손실이 발생하는 문제점이 있었다.
본 발명의 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 접촉창을 형성한 후 측면에 얇은 산화막을 형성하여 측면 도체와의 전기적 접촉현상을 방지하는 접촉창 형성방법을 제공함에 있다.
본 발명의 다른 목적은 상부 도전층의 하부에 산화막층을 형성하여 상부 도체층과 하부 절연막과의 접촉 현상에 의한 불순물의 재분포 현상을 방지하는 접촉창 형성방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명은 제1,2배선층 및 산화막층을 형성한 후 개구부 패턴을 형성하고, 산화막층을 식각하여 접촉창을 형성하며, 그위에 상부 도체층을 형성하는 접촉창 형성방법에 있어서, 상기 산화막층의 상부에 제1절연막층을 형성하는 공정과, 개구부 패턴에 의해 상기 산화막층 및 절연막층을 식각하여 접촉창을 형성하는 공정과, 접촉창위에 제2절연막층을 형성하는 공정과, 이방성 식각공정으로 제1 및 2절연막층을 식각하는 공정과, 접촉창의 상부에 제3배선층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 접촉창 형성방법을 제공한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면에 따라 상세히 설명한다. 제1도는 본 발명의 접촉창 형성 공정도를 나타낸 것이다. 먼저, 제1도(a)에 나타낸 바와 같이, 실리콘 기판위에 공지의 방법으로 제1배선층(1)과 제2배선층(2)을 형성하고, 그위에 불순물을 함유한 붕규산인산유리(Borophosphorous silicate glass, BPSG)로 된 산화막층(3)을 도포하고 후속열처리에 의해 평탄화층을 형성하고, 이평탄화층 위에 화학 기상도포법이나, 플라즈마산화막 도포법을 이용하여 1000Å 내지 3000Å 정도의 두께로 제1절연막층(4)을 형성한다. 상기 제1절연막층(4) 위에 포토마스크 공정으로 개구부 패턴을 형성하고, 이방성 산화막 식각 방법으로 평탄화층인 산화막층(3)과 제1절연막층(4)을 식각하여 제1도(b)와 같이 접촉창(5)을 형성한다. 이때, 산화막층(3)과 절연막층(4)은 연속적으로 식각되며, 식각 조건은 다음과 같다. CHF3가 50-90 sccm, 02가 10-20sccm, 압력이 40-60mT 고주파(RF) 전력이 1000-1500watt이다. 접촉창(5)을 형성한후 다시 500 내지 2000Å의 두께로 제2절연막층(6)을 형성하면 제1도(c)와 같이 된다. 제2절연막층(6)을 형성한 후 상기 절연막층(4)의 식각시 사용되는 이방성 산화막 식각방법으로 제2절연막층(6)의 전면을 에치 백하면 접촉창(5) 하부가 열리게 된다. 이때, 에치백공정시 에칭시간을 조절하여 접촉창(5) 하부가 완전히 열리도록 제2절연막층(6)을 에칭하며, 제1절연막층(4)이 완전히 드러난 후 원래 두께의 1/2정도가 되도록 제1절연막층(4)을 추가 에칭하는데, 이때 제1절연막층(4)이 완전히 소실되지 않도록 에칭한다. 에치 백공정을 실시한 후 제3배선층(7)으로서 금속물질 또는 폴리실리콘막을 도포하고, 포토 마스크 공정을 통해 패턴(8)을 형성한다. 상기 배선 패턴(8)을 이용하여 제3배선층(7)을 이방성 식각하고, 계속하여 제1절연막(4)을 이방성 식각으로 완전히 제거하면 제1도(e)와 같은 상태로 된다. 이때, 배선 패턴(8)을 이용하여 제1절연막층(4)의 양단부까지 제거하는 이유는 다음과 같다.
절연막을 식각하지 않은 상태에서 제3배선층(7)의 상부에, 평탄화층인 산화막층(3)과 유사한 제2평탄화층(9)을 형성하고 제2개구부를 형성하면, 접촉창이 제3도와 같은 구조로 형성되어 제1평탄화층(3)과 제2평탄화층(9)사이에 절연막층(4)이 존재하게 된다. 이로 인해, 접촉창 형성시 또는 그후의 불산용액으로 세척시 서로 다른 식각차에 의해 요철부(b)가 발생하여 배선(10)의 절단이 발생하기 때문이다. 상기와 같은 방법으로 접촉창을 형성하면, 제2도에 나타낸 바와 같이 마스크의 정렬 및 노광 오차가 발생하더라도 측면도체층(2)과 상부 도체층(7)사이에 절연막(6)이 형성되어 있기 때문에 전기적으로 접촉되지 않을 뿐만 아니라 상부 도체층(7)의 하부에 절연막(4)이 형성되어 있어 상부 도체층으로 불순물을 포함한 유전물질이 사용되더라도 두 물질간의 불순물이 재분포되는 현상은 발생되지 않는다. 상기한 본 발명에 따르면, 좁은 간격을 갖는 두 도전체의 배선사이로 접촉창을 형성하여 하부층과 상부층을 전기적으로 배선하는 경우, 측면도체와의 전기적 접촉현상을 방지하며, 상부도체층으로 불순물이 함유된 유전물질을 사용하는 경우에도 열공정에 의해 발생하는 두 물질간의 불순물의 재분포 현상을 방지한다.

Claims (1)

  1. 제1,2배선층 및 산화막층을 형성한 후 개구부 패턴을 형성하고, 산화막층을 식각하여 접촉창을 형성하며, 그위에 상부 도전층을 형성시키는 접촉창 형성방법에 있어서, 상기 산화막층(3)의 상부에 제1절연막층(4)을 형성하는 공정과, 개구부 패턴으로 산화막층(3) 및 제1절연막(4)을 식각하여 접촉창(5)을 형성하는 공정과, 접촉창(5)위에 제2절연막층(6)을 형성하는 공정과, 이방성 식각공정으로 제2절연막층(6)을 식각하여 접촉창(5)하부를 개방하고, 계속하여 제1절연막층(4)의 일부를 식각하는 공정과, 접촉창(6)의 상부에 제3배선층(7)을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 접촉창 형성방법.
KR1019890008127A 1989-06-13 1989-06-13 접촉창 형성방법 KR920005390B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890008127A KR920005390B1 (ko) 1989-06-13 1989-06-13 접촉창 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890008127A KR920005390B1 (ko) 1989-06-13 1989-06-13 접촉창 형성방법

Publications (2)

Publication Number Publication Date
KR910001901A KR910001901A (ko) 1991-01-31
KR920005390B1 true KR920005390B1 (ko) 1992-07-02

Family

ID=19287063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890008127A KR920005390B1 (ko) 1989-06-13 1989-06-13 접촉창 형성방법

Country Status (1)

Country Link
KR (1) KR920005390B1 (ko)

Also Published As

Publication number Publication date
KR910001901A (ko) 1991-01-31

Similar Documents

Publication Publication Date Title
EP0232508B1 (en) Dual glass reflow process for forming contacts
JP3240724B2 (ja) 配線形成方法
EP0496614A1 (en) Method for forming contact hole in process of manufacturing semiconductor device
US4305974A (en) Method of manufacturing a semiconductor device
JPH0251232A (ja) 半導体装置の製造方法
JPH0817930A (ja) エッチング・ストップ層を利用する半導体装置構造とその方法
US4708767A (en) Method for providing a semiconductor device with planarized contacts
US4631248A (en) Method for forming an electrical contact in an integrated circuit
KR0138295B1 (ko) 도전선 형성방법
KR0171733B1 (ko) 반도체 소자의 콘택홀 형성 방법
JPH0697297A (ja) コンタクトを有する半導体素子及びその製造方法
KR920005390B1 (ko) 접촉창 형성방법
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
KR19980033871A (ko) 반도체 장치의 제조 방법
US4594769A (en) Method of forming insulator of selectively varying thickness on patterned conductive layer
KR20000007293A (ko) 반도체 메모리소자의 커패시터 형성방법
US5093274A (en) Semiconductor device and method for manufacture thereof
KR0162144B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100253578B1 (ko) 반도체 장치의 평탄화층 제조방법
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
KR20000004332A (ko) 반도체 소자의 금속 배선 형성방법
KR960009987B1 (ko) 반도체 소자의 금속배선 형성방법
KR0165502B1 (ko) 반도체소자의 접촉창 형성방법
US20020140053A1 (en) Thin-film resistor and method of fabrication
KR20000044930A (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060630

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee