KR0138295B1 - 도전선 형성방법 - Google Patents

도전선 형성방법

Info

Publication number
KR0138295B1
KR0138295B1 KR1019940032131A KR19940032131A KR0138295B1 KR 0138295 B1 KR0138295 B1 KR 0138295B1 KR 1019940032131 A KR1019940032131 A KR 1019940032131A KR 19940032131 A KR19940032131 A KR 19940032131A KR 0138295 B1 KR0138295 B1 KR 0138295B1
Authority
KR
South Korea
Prior art keywords
forming
conductive
conductive material
conductive line
trench
Prior art date
Application number
KR1019940032131A
Other languages
English (en)
Other versions
KR960019589A (ko
Inventor
최지현
신홍재
황병근
정우인
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940032131A priority Critical patent/KR0138295B1/ko
Priority to US08/557,534 priority patent/US5629238A/en
Priority to JP31056595A priority patent/JP3504408B2/ja
Publication of KR960019589A publication Critical patent/KR960019589A/ko
Application granted granted Critical
Publication of KR0138295B1 publication Critical patent/KR0138295B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

플루오린이 도우프된 산화막을 도전선과 도전선 사이의 절연막으로 사용하는 도전선 형성방법에 대해 기재되어 있다. 이는, 하부구조물 상에 플루오린이 도우프된 산화막을 형성하는 제1 공정, 도전선이 형성될 영역의 상기 산화막을 식각하여 트렌치를 형성하는 제2 공정, 결과물 전표면에 절연층을 형성하는 제3 공정, 결과물 상에 도전물질을 증착하는 제4 공정, 및 상기 도전물질을 에치백하여 상기 트렌치에만 도전물질이 남도록 함으로써 상기 도전선을 형성하는 제5 공정을 포함하는 것을 특징으로 한다. 도전선은 알루미늄이 함유된 물질로 구성되고, 절연층은 이산화실리콘으로 구성된다. 따라서, SiOF막과 알루미늄이 함유된 도전선사이에 절연막을 개재함으로써 도전선의 부식을 방지하였다.

Description

도전선 형성방법
제1도는 종래 일 방법에 의해 형성된 도전선들 및 플루오린이 도우프된 층간 산화막을 도시한 단면도이다.
제2A도 내지 제2C도는 종래 다른 방법에 의한 도전선 형성방법을 설명하기 위해 도시된 단면도들이다.
제3A도 내지 제3C도는 본 발명의 제1 실시예의 방법에 의한 도전선 형성방법을 설명하기 위해 도시된 단면도들이다.
제4도는 본 발명의 제2 실시예의 방법에 의해 형성된 도전선을 도시한 단면도이다.
제5A도 내지 제5C도는 본 발명의 제3 실시예의 방법에 의한 도전선 형성방법을 설명하기 위해 도시된 단면도들이다.
제6A도 내지 제6C도는 본 발명의 제4 실시예의 방법에 의한 도전선 형성방법을 설명하기 위해 도시된 단면도들이다.
제7A도 내지 제7D도는 본 발명의 제5 실시예의 방법에 의한 도전선 형성방법을 설명하기 위해 도시된 단면도들이다.
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 도전선과 도전선 사이에 형성되는 절연막으로 플루오린이 도우프된 산화막(Fluorine Doped Oxide; 이하, SiOF라 칭함)을 사용하는 도전선 형성방법에 관한 것이다.
반도체소자의 집적도가 증가할수록, 도전선 자체의 크기뿐만 아니라 도전선과 도전선 사이의 간격 또한 점점 줄어들고 있다. 도전선 간의 간격 감소는 기생 커패시터를 발생시키는 주원인이 된다. 따라서, 통상적으로 사용되는 절연물질의 유전율 보다 더 작은 유전율을 가지는 절연물질(이하, 저유전막이라 칭함)의 개발이 시급하다.
SiOF는 도전선 간의 기생 커패시터 발생을 줄이기 위해 개발된 절연물질 중의 하나로써, 산화막에 플루오린을 도우프시킨 것이다.
제1도는 종래 일 방법에 의해 형성된 도전선들 및 플루오린이 도우프된 층간 산화막을 도시한 단면도로서, 도면부호 10은 반도체기판을, 12는 제1 절연층을, 14는 도전선을, 그리고 16은 SiOF막을 나타낸다.
반도체기판(10)상에, 예컨대 이산화실리콘(SiO2)등의 절연물질을 도포하여 제1 절연층을 형성하고, 그 상부에, 예컨대 알루미늄과 같은 금속물질을 증착한 후 이를 패터닝하여 도전선(14)를 형성한다. 이어서, 결과물 전면에 SiOF을 도포하여 SiOF막(16)을 형성한다.
SiOF막을 층간절연층으로 사용한 상기 제1도의 경우, 도전선(14)은 통상의 증착/식각 방법에 의해 형성되었고, SiOF막은 통상의 화학기상 증착방식등을 이용하여 형성되었다.
상기 종래 일 방법에 의해 형성된 결과물에 의하면, 도전선 간을 절연시키는 물질로 SiOF를 사용하여 도전선 간의 절연특성을 향상시켰다. 그러나, 도전선이 형성된 상태에서 SiOF막을 형성하는 상기의 경우, 도전선과 도전선 사이의 SiOF막(B영역)에서의 플루오린의 농도와 도전선 상부의 SiOF막(A영역)에서의 플루오린 농도는 다르게 분포된다. 이는, 저유전막으로서의 효과를 갖는 SiOF막의 특성을 저하시키는 큰 원인이 되므로, 상기한 바와 같은 문제를 발생시키지 않는 새로운 도전막 형성방법이 필요하게 되었다.
제2A도 내지 제2C도는 종래 다른 방법에 의한 도전선 형성방법을 설명하기 위해 도시된 단면도들로서, SiOF막을 평탄하게 형성함으로써 플루오린을 전체 막에 걸쳐 일정하게 분포되도록 한 방법이다.
SiOF막은 평탄한 하부구조물 상에서 형성될 때는 균일한 플루오린 분포 특성을 갖는다. 따라서, 상기의 종래 다른 방법에서는 SiOF막을 평탄한 하부구조물 상에 평탄하게 도포한 후, 도전선을 형성한 경우이다.
반도체기판(10) 상에 SiOF막(16)을 평탄하게 형성한 후(제2A도), 도전선이 형성될 영역의 상기 SiOF막을 부분적으로 제거하여 트렌치를 형성하고, 결과물 전면에, 예컨대 알루미늄과 같음 금속물질(18)을 증착한다(제2B도). 이어서, SiOF막의 표면이 드러날때까지 상기 금속물질을 에치백함으로써 상기 트렌치에 플러그(flug)된 형태의 도전선(20)을 형성한다(제2C도).
상술한 종래 다른 방법에 의하면, SiOF막을 평탄하게 먼저 형성한후, 이 막에 트렌치를 형성하고, 그 후에 이 트렌치에 플러그된 형태의 도전선을 형성함으로써, 플루오린의 분포가 불균일해지는데에 따르는 SiOF막 특성 저하의 문제를 해결할 수 있었다. 그러나, 도전선을 구성하는 물질로 알루미늄이 포함된 물질을 사용할 경우, 이 알루미늄과 SiOF막이 반응하여 도전선이 부식(corrosion)되는 문제점이 발생한다.
따라서, SiOF막의 특성을 저하시키지 않으면서도, 부식이 없는 도전선 형성방법이 필요하다.
본 발명의 목적은 저유전막과 도전선이 반응하여 부식이 일어나는 것을 방지하는 도전선 형성방법을 제공하는데 있다.
본 발명의 다른 목적은 도전선 간의 절연효과가 뛰어난 도전선 형성방법을 제공하는데 있다.
상기 목적들을 달성하기 위한 본 발명에 의한 도전선 형성방법은, 하부구조물 상에 플루오린이 도우프된 산화막을 형성하는 제1 공정;
도전선이 형성될 영역의 상기 산화막을 식각하여 트렌치를 형성하는 제2 공정;
결과물 전표면에 절연층을 형성하는 제3 공정; 결과물 상에 도전물질을 증착하는 제4 공정; 및 상기 도전물질을 에치백하여 상기 트렌치에만 도전물질이 남도록 함으로써 상기 도전선을 형성하는 제5 공정을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 에치백은 화학·물리적 폴리슁(chemical Mechanical Polishing)으로 진행되는 것이 바람직하다.
본 발명의 바람직한 일 실시예에 의하면, 상기 에치백은 상기 절연층의 표면이 드러날 때까지 행하는 것이 바람직하다.
본 발명의 바람직한 다른 실시예에 의하면, 상기 에치백은 상기 산화막의 표면이 드러날 때까지 행하는 것이 바람직하다.
본 발명의 바람직한 또 다른 실시예에 의하면, 상기 제3 공정이후에, 상기 절연층을 이방성식각함으로써 상기 트렌치의 측벽에 스페이서를 형성하는 공정을 더 포함하는 것이 바람직하다.
본 발명의 바람직한 또 다른 실시예에 의하면, 상기 하부구조물은 하부 도전선 또는 반도체기판 상에 절연물질층이 형성되어 있는 구조물인 것이 바람직하다. 이때, 상기 제3 공정 이후에, 트렌치 하부에 있는 상기 절연물질층을 부분적으로 식각하여 상기 하부 도전선 또는 반도체기판을 표면으로 노출시키는 공정을 더 포함하는 것이 바람직하다.
본 발명에 있어서, 상기 도전물질은 상기 플루오린이 도우프된 산화막과 반응하여 부식을 일으키는 물질인 것이 바람직하고, 더욱 바람직하게는, 상기 도전물질로 알루미늄을 사용한다.
본 발명에 있어서, 상기 절연층은 이산화실리콘 또는 보론과 인이도우프된 실리콘 글래스(Boro-Phosphorus Silicate Glass)인 것이 바람직하다.
상기 목적들을 달성하기 위한, 또 다른 본 발명에 의한 도전선 형성방법은, 하부 도전선 또는 반도체기판 상에 절연물질층을 형성하는 제1 공정;
상기 하부 도전선 또는 반도체기판을 표면으로 노출시키는 콘택홀을 형성하는 제2 공정;
결과물 전면에 제1 도전물질을 증착하는 제3 공정;
상기 제1 도전물질을 에치백하여 상기 콘택홀을 채우는 플러그층을 형성하는 제4 공정;
결과물 전면에 플루오린이 도우프된 산화막을 형성하는 제5 공정;
상기 플러그층이 표면으로 완전히 노출되도록 상기 산화막을 식각하여 트랜치를 형성하는 제6 공정;
결과물 전표면에 절연층을 형성하는 제7 공정;
상기 절연층을 이방성식각하여 상기 트렌치의 측벽에 스페이서를 형성하는 제8 공정;
결과물 상에 제2 도전물질을 증착하는 제9 공정; 및 상기 제2 도전물질을 에치백하여 상기 트렌치에만 제2 도전물질이 남도록 함으로써 상기 도전선을 형성하는 제10 공정을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 제1 도전물질은 텅스텐, 알루미늄, 텅스텐 나이트라이드, 티타늄 또는 티타늄 나이트라이드등의 물질인 것이 바람직하다.
본 발명에 있어서, 상기 제2 도전물질은 상기 산화막과 반응하여 부식을 일으키는 물질인 것이 바람직하고, 더욱 바람직하게는, 상기 제2 도전물질로 알루미늄을 사용하는 것이 바람직하다.
따라서, 본 발명에 의한 도전선 형성방법에 의하면, SiOF막을 평탄하게 형성하고, SiOF막과 알루미늄을 포함한 도전선 사이에 절연막을 개재함으로써, 첫째, 플루로린의 불균일한 분포에 따른 막 특성 저하문제를 해결하였고, 둘째, SiOF막과 도전선이 반응하여 일어나는 부식현상을 방지하였다.
이하, 첨부한 도면을 참조하여, 본 발명의 실시예들을 더욱 자세하게 설명하고자 한다.
[제1 실시예]
제3A도 내지 제3C도는 본 발명의 제1 실시예의 방법에 의한 도전선 형성방법을 설명하기 위해 도시된 단면도들이다.
반도체기판 또는 하부 도전선(10) 상에, 예컨대 이산화실리콘 또는 BPSG(Boro-Phosphorus Silicate Glass)와 같은 절연물질을 그 표면이 평탄하도록 도포하여 제1 절연막(12)를 형성한 후, 결과물 전면에 SiOF막(16)을 형성한다(제3A도).
도전선이 형성될 영역의 상기 제1 절연막을 식각하여 트렌치를 형성한 후, 결과물 전면에, 예컨대 이산화실리콘 또는 BPSG와 같은 절연물질을, 예컨대 플라즈마 화학기상 증착법(plasma CVD). 열화학기상 증착법(thermal CVD) 또는 코팅(coating)등과 같은 방법으로 도포하여 제2 절연막(22)을 형성한다. 이어서, 결과물 전면에, 예컨대 알루미늄이 포함된 도전물질(18)을 증착한다(제3B도).
상기 SiOF막(16)의 표면이 드러날 때까지 상기 도전물질을 에치백하여 상기 트렌치에만 도전물질이 플러그되도록 함으로써 도전선(20)을 형성하고, 결과물 전면에, 예컨대 이산화실리콘 또는 BPSG등의 절연물질을 도포하여 제3 절연막(24)을 형성한다(제3C도).
본 발명의 제1 실시예에 의하면, 트렌치의 내벽에는 제1 절연막을 형성하여 도전선과 SiOF막이 직접 접하는 것을 막으므로써, 도전선의 부식을 방지할 수 있다. 또한, SiOF막을 평탄한 표면을 갖는 제1 절연막상에 형성하므로 플루오린의 불균일한 분포에 따른 저유전막 특성 저하의 문제도 없다.
상기 제1 실시예에 있어서, 도전물질을 에치백하는 상기 공정은 화학적·물리적 폴리싱(Chemical Mechanical Polishing; 이하 CMP라 칭함) 방식으로 진행되며, 이에 관하여서는, 미국 특허 제5,137,597호(발명의 명칭; FABRICATION OF METAL FILLARS IN AN ELECTRONIC COMPONENT USING POLISHING, 발명자; John W. Curry II 등)에 기재되어 있다.
[제2 실시예]
제4도는 본 발명의 제2 실시예의 방법에 의해 형성된 도전선을 도시한 단면도로이다.
이는, 도전물질을 에치백하는 공정 시, SiOF막 상에 형성되어 있는 제1 절연막을 남기는 것을 제외하면, 상기 제1 실시예의 공정과 동일하다.
[제3 실시예]
제5A도 내지 제5C도는 본 발명의 제3 실시예의 방법에 의한 도전선 형성방법을 설명하기 위해 도시된 단면도들로서, 트렌치의 측벽에 절연물질로 된 스페이서를 형성하여 도전선과 SiOF막의 접촉을 방지한 경우이다.
제2 절연막(22)을 형성하는 공정까지 상기 제1 실시예의 공정과 동일하게 진행한 후(제5A도), 상기 제2 절연막을 식각대상물로 한 이방성식각을 결과물 전면에 행함으로써, 트렌치의 측벽에 상기 제2 절연막으로 된 스페이서(23)를 형성하고, 결과물 전면에, 예컨대 알루미늄이 포함된 도전물질(18)을 증착한다(제5B도).
이어서, 상기 도전물질을, 예컨대 CMP와 같은 방식으로 상기 SiOF막(16)이 표면으로 드러날 때까지 에치백하여 상기 트렌치에 플러그된 모양의 도전선(20)을 형성하고, 결과물 전면에 제3 절연막(24)를 상기 제1 실시예의 공정과 동일하게 형성한다(제5C도).
[제4 실시예]
제6A도 내지 제6C도는 본 발명의 제4 실시예의 방법에 의한 도전선 형성방법을 설명하기 위해 도시된 단면도들로서, 도전선과 하부도전물과의 접속방법을 도시한다.
제1 실시예의 공정과 동일한 방법으로 제2 절연막(22)까지 형성한 후, 하부 도전물과의 접속이 필요한 영역에 형성되어 있는 물질들을 제거함으로써 콘택홀(1)을 형성한다. 이때, 상기 콘택홀은 트렌치 내부에 형성되어야만 한다(제6A도).
결과물 전면에, 예컨대 알루미늄이 함유된 도전물질(18)을 증착한 후(제6B도), 이를 CMP방식을 이용하여 상기 제2 절연막(22)이 표면으로 드러날 때까지 상기 도전물질을 에치백함으로써, 상기 트렌치 및 콘택홀에 플러그되어 하부 도전선 또는 반도체기판(10)과 접속하는 도전선(20)을 형성한다. 이때, 상기 에치백 공정에 의해 SiOF막(16) 상에 도포되어 있는 제2 절연막을 제거할 수도 있음은 물론이다. 이어서, 결과물 전면에 제3 절연막(24)을 상기 제1 실시예에서와 같은 방법으로 형성한다(제6C도).
상기 제4 실시예에 의하면, 트렌치 내에 콘택홀을 형성함으로써 도전선과 하부 도전물과의 접속을 꾀하였다.
[제5 실시예]
제7A도 내지 제7D도는 본 발명의 제5 실시예의 방법에 의한 도전선 형성방법을 설명하기 위해 도시된 단면도들로서, 도전선과 하부 도전물을 접속시키는 다른 방법이다.
반도체기판 또는 하부 도전선(10) 상에 그 표면이 평탄한 제1 절연막(12)을 상기 제1 실시예의 공정과 동일한 방법으로 형성한 후, 콘택홀이 형성될 영역의 상기 제1 절연막을 제거하여 콘택홀을 형성한다. 이어서, 결과물 전면에, 예컨대 텅스텐(W), 알루미늄(Al), 텅스텐 나이트라이드(WN), 티타늄(Ti) 또는 티타늄 나이트라이드(TiN)등과 같은 제1 도전물질(26)을 증착한다(제7A도).
상기 제1 도전물질을, 예컨대 CMP방식과 같은 방법으로 상기 제1 절연막(12)이 표면으로 노출될 때까지 에치백함으로써 상기 제1 도전물질을 콘택홀에 플러그시킨다. 이어서, 결과물 전면에 SiOF막(16)을 형성한 후, 상기 제1 실시예에서 설명한 공정과 같은 방법으로 제2 절연막(22)까지 형성한다(제7B도).
상기 제2 절연막을 식각대상물로 한 이방성식각 공정을 행하여 트랜치 내벽에 스페이서(23)을 형성하여, 콘택홀에 플러그된 제1 도전물질을 표면으로 노출시킨다(제7C도).
이어서, 상기 제1 실시예에서 설명한 것과 같은 방법으로, 트렌치에 플러그된 도전선(20)을 형성한 후, 제3 절연막(24)을 형성한다(제7D도).
따라서, 본 발명에 의한 도전선 형성방법에 의하면, 도전선 간을 절연하는 절연막으로 저유전물질인 SiOF을 사용함으로써 절연효과를 높이고, 이 SiOF을 평탄한 표면 상에 형성함으로써 SiOF막 특성을 저하시키지 않았으며, SiOF막과 알루미늄이 함유된 도전선 사이에 절연막을 개재함으로써 도전선의 부식을 방지하였다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.

Claims (12)

  1. 하부구조물 상에 플루오린이 도우프된 산화막을 형성하는 제1 공정;
    도전선이 형성될 영역의 상기 산화막을 식각하여 트렌치를 형성하는 제2 공정;
    결과물 전표면에 절연층을 형성하는 제3 공정;
    결과물 상에 도전물질을 증착하는 제4 공정; 및
    상기 도전물질을 에치백하여 상기 트렌치에만 도전물질이 남도록 함으로써 상기 도전선을 형성하는 제5 공정을 포함하는 것을 특징으로 하는 도전선 형성방법.
  2. 제1항에 있어서, 상기 에치백은 화학·물리적 폴리슁(Chemical Mechanical Polishing)으로 진행되는 것을 특징으로 하는 도전선 형성방법.
  3. 제1항에 있어서, 상기 제3 공정 이후에, 상기 절연층을 이방성식각함으로써 상기 트렌치의 측벽에 스페이서를 형성하는 공정을 더 포함하는 것을 특징으로 하는 도전선 형성방법.
  4. 제1항에 있어서, 상기 하부구조물은 하부 도전선 또는 반도체기판 상에 절연물질층이 형성되어 있는 구조물인 것을 특징으로 하는 도전선 형성방법.
  5. 제4항에 있어서, 상기 제3 공정 이후에, 트렌치 하부에 있는 상기 절연물질층을 부분적으로 식각하여 상기 하부 도전선 또는 반도체기판을 표면으로 노출시키는 공정을 더 포함하는 것을 특징으로 하는 도전선 형성방법.
  6. 제1항에 있어서, 상기 도전물질은 상기 플루오린이 도우프된 산화막과 반응하여 부식을 일으키는 물질인 것을 특징으로 하는 도전선 형성방법.
  7. 제6항에 있어서, 상기 도전물질은 알루미늄인 것을 특징으로 하는 도전선 형성방법.
  8. 제1항에 있어서, 상기 절연층은 이산화실리콘 또는 보론과 인이 도우프된 실리콘 글래스(Boro-Phosphorus Silicate Glass)인 것을 특징으로 하는 도전선 형성방법.
  9. 하부 도전선 또는 반도체기판 상에 절연물질층을 형성하는 제1 공정;
    상기 하부 도전선 또는 반도체기판을 표면으로 노출시키는 콘택홀을 형성하는 제2 공정;
    결과물 전면에 제1 도전물질을 증착하는 제3 공정;
    상기 제1 도전물질을 에치백하여 상기 콘택홀을 채우는 플러그층을 형성하는 제4 공정;
    결과물 전면에 플루오린이 도우프된 산화막을 형성하는 제5 공정;
    상기 플러그층이 표면으로 완전히 노출되도록 상기 산화막을 식각하여 트렌치를 형성하는 제6 공정;
    결과물 전표면에 절연층을 형성하는 제7 공정;
    상기 절연층을 이방성식각하여 상기 트렌치의 측벽에 스페이서를 형성하는 제8 공정;
    결과물 상에 제2 도전물질을 증착하는 제9 공정; 및
    상기 제2 도전물질을 에치백하여 상기 트렌치에만 제2 도전물질이 남도록 함으로써 상기 도전선을 형성하는 제10 공정을 포함하는 것을 특징으로 하는 도전선 형성 방법.
  10. 제9항에 있어서, 상기 제1 도전물질은 텅스텐, 알루미늄, 텅스텐 나이트라이드, 티타늄 또는 티타늄 나이트라이드등의 물질인 것을 특징으로 하는 도전선 형성방법.
  11. 제9항에 있어서, 상기 제2 도전물질은 상기 산화막과 반응하여 부식을 일으키는 물질인 것을 특징으로 하는 도전선 형성방법.
  12. 제11항에 있어서 상기 제2 도전물질은 알루미늄인 것을 특징으로 하는 도전선 형성방법.
KR1019940032131A 1994-11-30 1994-11-30 도전선 형성방법 KR0138295B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940032131A KR0138295B1 (ko) 1994-11-30 1994-11-30 도전선 형성방법
US08/557,534 US5629238A (en) 1994-11-30 1995-11-14 Method for forming conductive line of semiconductor device
JP31056595A JP3504408B2 (ja) 1994-11-30 1995-11-29 半導体素子の導電線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940032131A KR0138295B1 (ko) 1994-11-30 1994-11-30 도전선 형성방법

Publications (2)

Publication Number Publication Date
KR960019589A KR960019589A (ko) 1996-06-17
KR0138295B1 true KR0138295B1 (ko) 1998-06-01

Family

ID=19399773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940032131A KR0138295B1 (ko) 1994-11-30 1994-11-30 도전선 형성방법

Country Status (3)

Country Link
US (1) US5629238A (ko)
JP (1) JP3504408B2 (ko)
KR (1) KR0138295B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990004585A (ko) * 1997-06-28 1999-01-15 김영환 반도체 소자의 다중 금속 배선 형성방법
KR100582372B1 (ko) * 1999-12-24 2006-05-23 주식회사 하이닉스반도체 대머신 타입 금속배선 형성방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7153943B2 (en) * 1997-07-14 2006-12-26 Bolder Biotechnology, Inc. Derivatives of growth hormone and related proteins, and methods of use thereof
US6451686B1 (en) * 1997-09-04 2002-09-17 Applied Materials, Inc. Control of semiconductor device isolation properties through incorporation of fluorine in peteos films
US6333556B1 (en) 1997-10-09 2001-12-25 Micron Technology, Inc. Insulating materials
US6858526B2 (en) 1998-07-14 2005-02-22 Micron Technology, Inc. Methods of forming materials between conductive electrical components, and insulating materials
US6251470B1 (en) * 1997-10-09 2001-06-26 Micron Technology, Inc. Methods of forming insulating materials, and methods of forming insulating materials around a conductive component
JP3519589B2 (ja) 1997-12-24 2004-04-19 株式会社ルネサステクノロジ 半導体集積回路の製造方法
KR100700255B1 (ko) * 1998-12-18 2007-03-26 로무 가부시키가이샤 반도체장치의 제조방법
US6350679B1 (en) 1999-08-03 2002-02-26 Micron Technology, Inc. Methods of providing an interlevel dielectric layer intermediate different elevation conductive metal layers in the fabrication of integrated circuitry
DE10030442B4 (de) * 2000-06-22 2006-01-12 Infineon Technologies Ag Verbindungselement in einem integrierten Schaltkreis
US6660456B2 (en) 2001-06-27 2003-12-09 International Business Machines Corporation Technique for the size reduction of vias and other images in semiconductor chips
FR2828334A1 (fr) * 2001-08-03 2003-02-07 Schlumberger Systems & Service Procede pour rendre connectable electriquement et mecaniquement un dispositif electrique ayant une face munie de plots de contacts
US7183193B2 (en) * 2001-12-28 2007-02-27 Micrel, Inc. Integrated device technology using a buried power buss for major device and circuit advantages
DE10303926B4 (de) * 2003-01-31 2005-01-05 Advanced Micro Devices, Inc., Sunnyvale Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
US7074717B2 (en) * 2003-03-04 2006-07-11 Micron Technology, Inc. Damascene processes for forming conductive structures

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920015542A (ko) * 1991-01-14 1992-08-27 김광호 반도체장치의 다층배선형성법
US5137597A (en) * 1991-04-11 1992-08-11 Microelectronics And Computer Technology Corporation Fabrication of metal pillars in an electronic component using polishing
JPH05226480A (ja) * 1991-12-04 1993-09-03 Nec Corp 半導体装置の製造方法
US5317192A (en) * 1992-05-06 1994-05-31 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure having amorphous silicon side walls
JP3688726B2 (ja) * 1992-07-17 2005-08-31 株式会社東芝 半導体装置の製造方法
JP2600600B2 (ja) * 1993-12-21 1997-04-16 日本電気株式会社 研磨剤とその製法及びそれを用いた半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990004585A (ko) * 1997-06-28 1999-01-15 김영환 반도체 소자의 다중 금속 배선 형성방법
KR100582372B1 (ko) * 1999-12-24 2006-05-23 주식회사 하이닉스반도체 대머신 타입 금속배선 형성방법

Also Published As

Publication number Publication date
JPH08222634A (ja) 1996-08-30
JP3504408B2 (ja) 2004-03-08
US5629238A (en) 1997-05-13
KR960019589A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
KR0138295B1 (ko) 도전선 형성방법
US5719089A (en) Method for etching polymer-assisted reduced small contacts for ultra large scale integration semiconductor devices
KR0168346B1 (ko) 고유전율 재료를 이용한 커패시터 및 그 제조방법
JP2802754B2 (ja) 半導体デバイスのキャパシタ製造方法
US20030020108A1 (en) Films doped with carbon for use in integrated circuit technology
JP4168397B2 (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
US20030042607A1 (en) Diffusion barrier layer for semiconductor wafer fabrication
US6218287B1 (en) Method of fabricating a semiconductor structure
KR100374642B1 (ko) 반도체 소자의 층간절연막 형성방법
JP3604525B2 (ja) 半導体装置のキャパシタ製造方法
JP2003209170A (ja) 半導体素子の製造方法
KR0151048B1 (ko) 반도체 장치의 접촉창 형성방법
US6191042B1 (en) Method of forming node contact opening
US5960295A (en) Method for fabricating a storage plate of a semiconductor capacitor
KR20000004099A (ko) 반도체 소자의 층간 절연막 형성 방법
US6541358B2 (en) Method of fabricating a semiconductor device by filling gaps between gate electrodes with HSQ
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
KR100243279B1 (ko) 금속배선의 층간절연막 형성방법
KR100284283B1 (ko) 반도체소자의배선형성방법
KR100935188B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100477827B1 (ko) 게이트와 플러그간의 축전용량을 감소시킨 반도체 소자의제조방법
US20030045099A1 (en) Method of forming a self-aligned contact hole
JP2000353740A (ja) 層間絶縁膜の形成方法、及び半導体装置
KR100275116B1 (ko) 반도체소자의커패시터형성방법
KR100265828B1 (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080201

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee