JP4168397B2 - 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 - Google Patents

高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 Download PDF

Info

Publication number
JP4168397B2
JP4168397B2 JP2003517937A JP2003517937A JP4168397B2 JP 4168397 B2 JP4168397 B2 JP 4168397B2 JP 2003517937 A JP2003517937 A JP 2003517937A JP 2003517937 A JP2003517937 A JP 2003517937A JP 4168397 B2 JP4168397 B2 JP 4168397B2
Authority
JP
Japan
Prior art keywords
contact
layer
conductive contact
titanium
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003517937A
Other languages
English (en)
Other versions
JP2005527098A (ja
JP2005527098A5 (ja
Inventor
デラー，アマール
シャラン，スジット
カストロヴィロ，ポール
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2005527098A publication Critical patent/JP2005527098A/ja
Publication of JP2005527098A5 publication Critical patent/JP2005527098A5/ja
Application granted granted Critical
Publication of JP4168397B2 publication Critical patent/JP4168397B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、半導体デバイス製作の分野に関し、特に半導体デバイスの形成において導電性コンタクトを作る方法に関する。
半導体製造は、回路密度を最大にする方向に進んでいるので、電子部品が多くの層及び種々の場所に形成される。このことは、基板において異なる高さで金属層間又は他の導電性層間での電気的接続を必要とする。そのような相互接続は、絶縁層を通して下地の導電性形態にコンタクト開口部を形成することにより通常与えられる。回路密度が高くなるにつれて、電気的コンタクトに対する開口部の寸法が狭く及び深くなり、高アスペクト比の開口部内に適当な導電性充填物を与えるという課題をもたらす。
通常、コンタクトプラグを形成する際に、チタンの薄層がシリコンベース層（基板）の頂部上に堆積され、その後タングステン又は他の電気的に導電性のプラグ材料が化学的気相堆積（ＣＶＤ）により六フッ化タングステン（ＷＦ6）から堆積されてコンタクトホールを充填する。しかしながら、いくつかのタングステン（Ｗ）プラグの制限がある。タングステンは、高アスペクト比の形態に対して適当な充填物を与えない。さらに、タングステンプラグの形成において前駆物質ガスとしてのＷＦ6の使用は、フッ素成分が隣接する誘電体層に浸透して横方向の侵食及び虫食いを引き起こす結果となる。
窒化チタン（ＴｉＮ）膜は、集積回路（ＩＣ）デバイスが０．１５ミクロン寸法未満に小さくなっていくときに、タングステンプラグの制限を克服し得る魅力的な特性を有する。ＴｉＮ膜は、前駆物質ガスとしてテトラキスジメチル−アミドチタン（ＴＤＭＡＴ）及びアンモニアを用いて低圧化学的気相堆積（ＬＰＣＶＤ）により堆積される。しかしながら、ＴＤＭＡＴ膜は高い炭素含有量を有し、酸素存在下で高温に晒されたときに、多孔質になり、それゆえ導電性コンタクトとして使用できない。
薄いＴｉＮ膜及びライナー（liner）はまた、絶縁性層を覆うチタン（Ｔｉ）ライナー上にＣＶＤにより四塩化チタン（ＴｉＣｌ4）及びアンモニア（ＮＨ3）から堆積される。薄いライナーを形成するために有用であるけれども、純粋なＴｉＣｌ4−ベースＴｉＮが堆積されてビア又は他のコンタクト開口部を充填するときに、特にＴｉＮ層が約１５０から約２００オングストローム厚よりも厚くなるときは、その材料はＴｉ薄層に良く密着しない。
したがって、半導体デバイスにおいて高アスペクト比の形態に導電性コンタクトを形成する際に、タングステンに置き換えられる充填材料として使用され得る窒化チタン材料を提供することが望ましい。
本発明は、半導体デバイスの構造において導電性コンタクトを形成する方法、及びそれらの方法により形成された導電性部品を提供する。この方法は、メモリデバイスのような集積回路における絶縁層下の電気的部品に対してコンタクトを作るために有用である。
本ＴｉＣｌ4−ベース窒化チタン膜は、高アスペクト比の形態、特に３：１又はそれよりも大きいアスペクト比を有する開口部及び他の形態においてタングステン（Ｗ）プラグに置き換わる導電性コンタクトとして特に有用である。それらの膜はまた半導体構造の絶縁性層を通して形成されたコンタクト開口部内に導電性コンタクト又は相互接続のための充填材料として使用される純粋なＴｉＣｌ4−ベース窒化チタン膜の欠点を克服する。純粋なＴｉＣｌ4−ベース窒化チタン充填物は、コンタクト開口部の絶縁性側壁の表面に良く密着せず、コンタクト開口部内の充填物の厚さが約２００オングストローム又はそれより大きいとき、与えられた圧力のために少なくとも部分的に絶縁性層にクラックを生じさせる。
本発明は、ジボラン（Ｂ2Ｈ6）をガス混合物に混合して堆積プロセス中にＴｉＣｌ4−ベース窒化チタン膜にドーピングすることにより純粋ＴｉＣｌ4−ベース窒化チタンプラグ又はバリア膜の課題を克服する。ＴｉＣｌ4−ベース窒化チタン膜を形成するために使用される前駆物質ガスへのＢ2Ｈ6の付加で、その導電特性に実質的に影響を与えることなしに、得られる窒化チタン膜の機械的特性を向上することが見出された。特に、ボロンドープの窒化チタンコンタクトを形成するために使用されるガス混合物は、側壁からのコンタクトの剥離及び絶縁性層の本体のクラックを実質的になくすようにコンタクト開口部の絶縁性側壁に導電性コンタクトを密着させるレベルを与えるためのホウ素量を有するコンタクトを与えるために効果的な量のジボラン（Ｂ2Ｈ6）を含む。この混合物はさらに、半導体デバイス及び／又はメモリ若しくは論理アレイ内のアクティブエリアに／から基板内で導電性又はアクティブエリアと効果的に電気的に接触するために所定のレベルでコンタクトの導電性を維持するために効果的な窒素レベルをコンタクトに与えるようなアンモニア（ＮＨ3）量を含む。
一つの態様において、本発明は、半導体構造のビア又は他のコンタクト開口部に窒化チタン導電性コンタクトを形成する方法を提供する。開口部は、下地シリコン基板に、ソース／ドレイン領域のような導電性エリアに絶縁性層を通して形成される。その方法は、約３：１又はそれより大きいアスペクト比及び約０．２５μｍ又はそれより小さい幅寸法を有するビア又は他の開口部内に導電性コンタクトを形成するために特に有用である。
本発明の方法の一実施の形態によれば、窒化チタン導電性コンタクトは、コンタクト開口部の底部でシリコン基板上にチタンシリサイド（ＴｉＳｉｘ）を含むシード（seed）層を、好ましくは約２５０から約３００オングストロームの厚さにまず堆積することにより形成される。好ましくは、ＴｉＳｉｘシード層は、プラズマ励起化学的気相堆積（ＰＥＣＶＤ）により四塩化チタン（ＴｉＣｌ4）及び水素（Ｈ2）から堆積される。
ボロンドープ窒化チタン膜（すなわち、ホウ窒化チタン、ＴｉＢｘＮｙ）がその後、通常約１０００から約３０００オングストロームの厚さに、コンタクト開口部を充填するた
めにシード層上に堆積される。好ましくは、ＴｉＢｘＮｙ層は、約１から約１５Ｔｏｒｒの圧力、約５５０から約７００℃の温度で熱ＣＶＤにより、ＴｉＣｌ4、ＮＨ3、Ｂ2Ｈ6並びに一つ若しくはそれ以上のキャリアガスのガス混合物から堆積される。基板はその後、例えば化学的機械的研磨により、余剰の材料を除去するために処理されて開口部に導電性コンタクトが形成され得る。
本発明の方法の他の実施の形態において、多層窒化チタン導電性コンタクトが、半導体構造のコンタクト開口部内に形成される。チタンシリサイドシード層が、コンタクト開口部の底部でシリコン基板上にまず形成される。層状コンタクトを形成するために、窒化チタンとボロンドープ窒化チタンとの交互層（alternating layers）がその後シード層上に堆積される。交互層の形成の際に、窒化チタン（非ドープ）を含む層が、ＴｉＣｌ4及びＮＨ3を含む第１のガス混合物から堆積されて、通常約１００から約５００オングストローム厚の層を形成し得る。その後ボロンドープ窒化チタンの中間層を堆積するためにガス混合物にジボラン（Ｂ2Ｈ6）が導入されて、通常約１００から５００オングストローム厚の層を形成し得る。ガス混合物へのジボランの流れはその後、ドープされない窒化チタン層の次層を堆積するために、約１００から約５００オングストロームの通常の厚さで停止され得る。最上層が非ドープの窒化チタンであるように、ドープと非ドープの窒化チタンとのさらなる交互層が堆積されて開口部を充填し得る。
本発明の他の態様は、半導体回路の半導体構造に形成された導電性コンタクトである。半導体構造は、シリコン基板、被覆（overlying）絶縁性層、下地シリコン基板を露出するように絶縁性層を通して形成されたコンタクト開口部、及び開口部内に形成された導電性コンタクトを有する。
本発明に係る導電性コンタクトの一つの実施の形態において、コンタクトは、開口部の底部で基板上に形成された薄いチタンシリサイド層を覆うボロンドープ窒化チタン層を有する。
他の実施の形態において、導電性コンタクトは、コンタクト開口部の底部でシリコン基板上に堆積された薄いチタンシリサイド層を覆う窒化チタンの多層を有する。コンタクトは、コンタクト開口部を充填する非ドープ及びボロンドープの窒化チタンの積層被覆層を有する。非ドープ窒化チタン層は、チタンシリサイド層を覆い、また導電性コンタクトの最上層を形成する。個々の層のそれぞれの厚さは、通常約１００から約５００オングストロームである。
本発明の他の態様は、ボロンドープ窒化チタンを含む前述の導電性コンタクトを含む集積回路（ＩＣ）デバイスである。ＩＣデバイスは、メモリ又は論理セルのアレイ、内部回路、及びセルアレイ及び内部回路に繋がれた少なくとも一つの概ね鉛直な導電性コンタクトを有する。
本発明に係る集積回路デバイスの一つの実施の形態において、ＩＣデバイスは、コンタクト開口部の底部で露出された基板上に堆積されたチタンシリサイドの薄い層上で絶縁性コンタクト開口部内に形成されたボロンドープ窒化チタンの導電性コンタクトを有する。集積回路デバイスの他の実施の形態において、導電性コンタクトは、多層であり、コンタクト開口部の底部で基板を覆うチタンシリサイド層上に堆積された、窒化チタン（非ドープ）とボロンドープ窒化チタンとの交互層を有する。そのコンタクトは、トランジスタのソース／ドレイン領域又はメモリ若しくは論理セルアレイ、又は他の半導体デバイスのような導電性エリア又はアクティブエリアと電気的に接触する。
有利には、この膜は、高アスペクト比デバイスにおけるタングステンプラグ充填物の制限を克服する。その特性データは、タングステンのものと比較して優れた結果を示す。本発明は、半導体製造において実施するために迅速で簡単で安価である導電性コンタクトを形成するプロセスを提供する。
本発明の好ましい実施の形態は、実例としての目的でのみ、以下の添付図面を参照して以下に説明される。以下の図全体を通して、参照番号が図において使用され、同じ又は同種の部分を示すためにいくつかの図を通して及び説明において同じ参照番号が使用される。
本発明は、集積回路を作る方法、特にディスクリート半導体デバイス又はそのようなデバイスの部分の導電性又はアクティブエリア間に電気的接続を与える導電性コンタクトを形成する方法を包含する。特に、本発明は、ボロンドープ窒化チタン膜を組み込むコンタクト構造に関する。本発明は、３：１又はそれより大きい高アスペクト比を有する開口部及び他の形態における導電性コンタクトを与える際に特に有用である。
本発明は、好ましい形態を説明する目的のみに、それらを制限する目的でなく、図面を参照して概して説明されるであろう。図は、本発明に係る半導体デバイスの製造で使用するための処理ステップを示す。それらの処理ステップが全製造プロセスの部分のみであることが容易に明らかになる。
集積回路は、種々のレベルの半導体基板に形成される多数の電子半導体デバイスを含む。典型的な半導体デバイスは、キャパシタ、抵抗、トランジスタ、ダイオードなどを含む。集積回路の製造において、非隣接構造的レベルで位置するディスクリート半導体デバイスは、例えば相互接続又は導電性コンタクト構造と電気的に接続される。導電性コンタクトは、通常電気的コミュニケーションに置かれている半導体デバイス間又は半導体デバイスの部分間で形成される導電性材料の領域を含む。導電性コンタクトは、半導体デバイス間に電流を伝達するコンジットとしての役割を果たす。特定のタイプの導電性コンタクト構造は、局部相互接続、コンタクト、埋め込みコンタクト、ビア、プラグ及び充填されたトレンチを含む。本発明は特に、半導体デバイスの製作において使用される導電性コンタクトを作成する方法に関する。
この出願において、語句「半導体ウエハフラグメント」又は「ウエハフラグメント」又は「ウエハ」は、限定されないが、半導体ウエハ（単独又はそれらの上に他の材料を有するアセンブリで）及び半導電性材料層（単独又は他の材料を含むアセンブリで）のようなバルク半導電性材料を含む半導体材料を含むいかなる構成をも意味するように理解されるべきである。語句「基板」は、限定されないが、半導電性ウエハフラグメント又は上述したウエハを含むいかなる支持構造をいう。
本発明の方法の第１の実施の形態は、導電性コンタクト３４を形成する方法において、図１Ａから図１Ｄを参照して記載される。コンタクトは、拡散領域に繋がるように図示され説明されるが、本発明のコンタクトは、半導体回路の構造内で必要であるどこにでも使用され得る。
図１Ａを参照して、予備的な処理ステップでの半導体ウエハフラグメント１０が示される。処理進行中のウエハフラグメント１０は、一つ若しくはそれ以上の半導体層又は他のフォーメーション、及び半導体デバイスのアクティブ又は動作可能な部分を含み、半導体ウエハ基板又はその上に形成された種々のプロセス層を伴うウエハを有する。
ウエハフラグメント１０は、シリコン含有ベース層又は基板１２を含むように示される。典型的な基板１２は、導電性増強材料で概して軽くドーピングされた単結晶シリコンである。トランジスタ構造１６及び被覆絶縁性層１８が基板１２の表面１４に形成されている。ゲート２０及び隣接するソース／ドレイン拡散領域２２ａ，２２ｂを含むトランジスタ１６は、当該技術で既知であり使用される従来の方法により形成され得る。
絶縁性層１８は、単一層又は多層で、酸化物、例えば二酸化シリコン（ＳｉＯ2）、リンケイ酸ガラス（ＰＳＧ）、ホウケイ酸ガラス（ＢＳＧ）及びホウリンケイ酸ガラス（ＢＰＳＧ）を含む。図示された実施の形態ではＢＰＳＧである。ＢＰＳＧ絶縁性層１８は、絶縁性側壁２６及び底部２８により規定されたビア又は他のコンタクト開口部２４を与えるために、パターニングされたフォトレジスト層（図示せず）でマスクして、既知のフォトリソグラフィー技術、例えば反応性イオンエッチング（ＲＩＥ）を用いてエッチングされる。コンタクト開口部は、電気的コンタクトが形成される下地シリコン基板１２における拡散領域２２ａ（すなわち、ソース／ドレイン領域）に延在する。
図１Ｂを参照して、チタンシリサイド（ＴｉＳｉｘ）シード層３０は、コンタクト開口部２４の底部２８でシリコン基板の露出表面１４上に形成される。通常、シード層は、約２５０から約３００オングストロームの厚さに形成される。拡散領域２２ａを有する界面で形成された得られたＴｉＳｉｘシード層３０は、コンタクト領域における低抵抗のために有用である。チタンシリサイド層を形成する技術及びプロセス系は、当該技術において良く知られており、例えば米国特許第６，０８６，４４２号（サンドフ他）及び第５，９７６，９７６号（ドア他）に記載されている。
好ましくは、ＴｉＳｉｘシード層３０は、四塩化チタン（ＴｉＣｌ4）、水素（Ｈ2）、並びにアルゴン（Ａｒ）及び／又はヘリウム（Ｈｅ）のようなキャリアガスを含むソースガスからＲＦプラズマを形成することを含む従来のプラズマ励起化学的気相堆積（ＰＥＣＶＤ）により形成され、基板（シリコン）表面上にチタン（Ｔｉ）層を堆積する。チタン膜が堆積されたとき、チタンがシリコンと反応してＴｉＳｉｘ膜層３０を形成する。ＴｉＳｉｘシード層３０の配合物を達成するための典型的なプロセス条件は、約６００℃のウエハ温度、約０．５から約２０Ｔｏｒｒのプロセス圧力、約１００から約８００ワットの電力範囲（平行平板単一ウエハプラズマ反応器を用いる）、並びに約１５０から約３００ｓｃｃｍのＴｉＣｌ4、約１０００から約８０００ｓｃｃｍの水素（Ｈ2）、約１０００ｓｃｃｍのアルゴン（Ａｒ）及び約５０ｓｃｃｍの窒素（Ｎ2）の流量を含む。
ＴｉＳｉｘシード層を形成する好ましいプロセスはＰＥＣＶＤ技術によるが、ＴｉＳｉｘシード層３０はまた、コンタクト開口部の底部で基板１２の表面１４上に物理的気相堆積（ＰＶＤ）、すなわちスパッタリングによりチタンの薄層を堆積し、その後窒素、アルゴン、アンモニア又は水素のような大気ガスにおいてアニールステップ（約６５０℃）を行うことにより形成され得る。これは、チタンを拡散領域２２ａの表面１４で露出したシリコンと反応させてＴｉＳｉｘシード層３０を形成する。そのようなプロセスは、チタン金属がシリコンアクティブ領域に接触するところにのみＴｉＳｉｘが形成されるので、自己整合（self-aligning）と言われる。
ＴｉＳｉｘシード層３０を堆積する方法の他の例は、従来の低圧ＣＶＤ（ＬＰＣＶＤ）プロセスによるものである。典型的なプロセス条件は、ヘリウムのようなキャリアガス中に約５：１の比で四塩化チタン（ＴｉＣｌ4）とシラン（ＳｉＨ4）又はジクロロシラン（ＳｉＨ2Ｃｌ2）のようなシリコン前駆物質又はソースガスとを加えたものを用いて、約６５０℃から約９００℃のプロセス温度、及び約１０ｍＴｏｒｒから約１Ｔｏｒｒの圧力を含む。
コンタクト開口部の絶縁性側壁からのコンタクトの剥離及び絶縁性層のクラックのような純粋ＴｉＣｌ4ベース窒化チタンプラグ又はコンタクトの使用において起こる問題を克服するために、本発明は、ボロンドープしたＴｉＣｌ4ベース窒化チタン充填物（ホウ窒化チタン）を用いて図１Ｄに示すように導電性コンタクト又はプラグ３４を形成する。好ましくは、前述の導電性コンタクトは、従来の熱化学的気相堆積（ＴＣＶＤ）プロセスにより形成される。そのようなＴＣＶＤ技術及びプロセス系は、当該技術において良く知られており、例えば米国特許第６，０３７，２５２号（ヒルマン他）及び第５，９０８，９４７号（アイヤー及びシャラン）に記載されている。ＴＣＶＤ系は、コールドウォール／ホットサブストレート反応器及びホットウォール反応器、プラズマ励起反応器、放射ビーム励起反応器などのような標準の熱反応器を含む。
通常、ＴＣＶＤプロセスにおいて、基板及び／又はガス前駆物質が加熱される反応チャンバ（図示せず）に基板が置かれる。好ましくは、基板は、前駆物質ガスの分解温度を超える温度に加熱される。ガスが反応チャンバに導入され、基板と接触するとき、ガスは基板表面で分解し、金属と前駆物質又は反応ガスの元素（element）とを含むホウ窒化チタン膜を堆積する。
ホット又はコールドウォール熱化学的気相堆積を用いて本発明に係るボロンドープＴｉＮ層を堆積する典型的なＴＣＶＤプロセスにおいて、ウエハフラグメント１０はＴＣＶＤ反応器（図示せず）内に置かれ、四塩化チタン（ＴｉＣｌ4）、ジボラン（Ｂ2Ｈ6）、アンモニア（ＮＨ3）、並びにアルゴン、ヘリウム及び／又は窒素のような不活性キャリアガスを含むガス材料が、コンタクト開口部２４内でチタンシリサイド（ＴｉＳｉｘ）シード層３０上にボロンドープしたＴｉＣｌ4ベースホウ窒化チタンの層３２を化学的気相堆積堆積するために効果的な条件下で反応器に流される。ガス材料は、コンタクト開口部に完全に充填するような厚さに堆積され、図１Ｃに示す構造になる。ガスの好ましい流量は、ＴｉＣｌ4が約１００から５００ｓｃｃｍ、Ｂ2Ｈ6が約１００から約１０００ｓｃｃｍ、及びＮＨ3が約１００から約１０００ｓｃｃｍである。反応器（ホットウォール）内又はサセプタ（コールドウォール）の好ましい温度は、反応器内での圧力条件が約１Ｔｏｒｒから約１５Ｔｏｒｒ、好ましくは約１０Ｔｏｒｒで、約５５０℃から約７００℃、好ましくは約５６０℃から約６５０℃の温度である。通常、コンタクト開口部を充填するために、約１０００から約３０００オングストロームの材料が通常堆積される。
堆積した導電性層３２は、一般式ＴｉＢｘＮｙ（ホウ窒化チタン）を有するＴｉＣｌ4ベースボロンドープ窒化チタンを含む。その系中に流されるＢ2Ｈ6及びＮＨ3ガスの量は、形成されたコンタクト３４が側壁に着いたままになり、側壁から剥がれず、絶縁性層１８の本体に実質的なクラックが発生しないような、コンタクト開口部２４の絶縁性側壁２６への密着レベルを有する充填物を与えるように維持される。
ガス混合物においてＢ2Ｈ6を含めないで作られたＴｉＣｌ4ベースＴｉＮコンタクトは、コンタクト開口部の絶縁性側壁への密着レベルが低い。これは、結果として開口部の側壁からコンタクトが剥離することになる。さらに、そのようなコンタクトが約２００オングストローム又はそれより大きい厚さになると、充填材料の高い熱ストレスが絶縁性層のクラックを引き起こし得る。ＴｉＣｌ4及びＮＨ3ガス成分に対してＢ2Ｈ6の量を増加して添加すると、開口部２４の絶縁性側壁２６とコンタクト３４の充填材料との密着度が向上し、熱ストレスレベルが減少してそれは絶縁性層１８のクラックを実質的になくす。しかしながら、ホウ素量が増加するとまた、コンタクト３４の導電率レベルが減少（及び抵抗が増加）する。この影響を打ち消すために、拡散エリア２２ａ又は他の半導体構造との効果的な電気的接触のための所定レベルで、形成されたコンタクト３４の導電性を維持するために効果的である量で、ガス混合物においてアンモニアが与えられる。
図１Ｄを参照して、余剰の導電性層３２はその後、当該技術において既知の方法、例えば化学的機械的研磨（ＣＭＰ）により除去されて、半導体デバイスの種々の部分に対して拡散領域（導電性エリア）２２ａに／から電気的接続を与えるための導電性コンタクト又はプラグ３４を形成し得る。
得られたコンタクト３４は、コンタクト開口部の底部で基板上に堆積された薄いチタンシリサイド層を覆うボロンドープ窒化チタン層を有する。コンタクト３４は、開口部の絶縁性側壁に対する高レベルの密着性を有し、絶縁性層のクラックを実質的になくすような単位面積当たりの力（すなわちＧｄｙｎｅｓ／ｃｍ2）で測定される十分に低い熱ストレスレベルを有し、低電気抵抗性で高導電性である。
図示しないけれども、パッシベーション層がその後デバイス上に形成され得る。任意に、他の相互接続及びコンタクト構造（図示せず）がその構造を覆って形成され得る。
本発明の方法の他の実施の形態において、図２Ａから図２Ｆに図示するように、多層窒化チタン導電性コンタクトがウエハフラグメントに作られ得る。
図２Ａを参照して、処理前のウエハフラグメント１０'が示される。簡単に、ウエハフラグメント１０'は、ソース／ドレイン領域のような導電性エリア２２ａ'を有するシリコン含有基板１２'、例えば単結晶シリコンを含む。例えばＢＰＳＧを含む被覆絶縁層１８'は、露出表面１９'と、側壁２６'及び底部２８'を有するコンタクト開口部２４'とを有する。コンタクト開口部２４'は、導電性エリア２２ａ'に延在する。
図２Ｂを参照して、薄いチタンシリサイド（ＴｉＳｉｘ）層３０'が開口部２４'の底部２８'で導電性エリア２２ａ'上に形成される。ＴｉＳｉｘ層３０'は、好ましくは約２５０から約３００オングストロームの厚さを有する。ＴｉＳｉｘ層３０'は、前述したように従来の方法により、好ましくはＴｉＣｌ4、Ｈ2及び一つ又はそれ以上のキャリアガスを用いたＰＥＣＶＤにより形成され得る。
層状導電性コンタクトは、ボロンドープ窒化チタン層が非ドープ窒化チタンの２つの層間に挟まれるように、ＴｉＣｌ4ベース窒化チタンとボロンドープＴｉＣｌ4ベース窒化チタンとの交互層をコンタクト開口部に堆積することにより形成される。多層コンタクトは、約５５０℃から約７００℃、好ましくは５６０℃から約６５０℃の温度で、約１Ｔｏｒから約１５Ｔｏｒｒ、好ましくは１０Ｔｏｒｒの圧力で従来の熱ＣＶＤ処理により形成され得る。
四塩化チタン（ＴｉＣｌ4）、アンモニア（ＮＨ3）及び一つ又はそれ以上のキャリアガスを含むガス混合物が反応器に流され、ＴｉＳｉｘシード層３０'上に非ドープ窒化チタンの層３６ａ'を所望の厚さ、通常約１００から約５００オングストロームに形成し得る。得られた構造が図２Ｃに示される。ガス混合物の好ましい流量は、ＴｉＣｌ4が約１００から約５００ｓｃｃｍ及びＮＨ3が約１００から約１０００ｓｃｃｍである。
図２Ｄに示すように、その後ジボラン（Ｂ2Ｈ6）が反応器に流され、ボロンドープ窒化チタンを含む層３２'がＴｉＣｌ4、ＮＨ3及びＢ2Ｈ6を含むガス混合物から非ドープ窒化チタン上に堆積される。ボロンドープ窒化チタン層３２'は、約１００から約５００オングストロームの所望の厚さに堆積される。ガス混合物の好ましい流量は、ＴｉＣｌ4が約１００から約５００ｓｃｃｍ、ＮＨ3が約１００から約１０００ｓｃｃｍ、及びＢ2Ｈ6が約１００から約１０００ｓｃｃｍである。前述したように、ＮＨ3及びＢ2Ｈ6の流れは、得られる多層コンタクトの密着性、熱ストレスレベル及び導電性を変更するために制御され得る。
Ｂ2Ｈ6の流れがその後止められ、第１のガス混合物（すなわちＴｉＣｌ4、ＮＨ3）が反応器内に流されて、図２Ｅに示すように、非ドープ窒化チタンを含む層３６ｂ'が形成される。窒化チタン層３６ｂ'は、通常約１００から約５００オングストロームの所望の厚みに堆積される。窒化チタン層３６ｂ'は、開口部を充填するように堆積され得る。あるいは、ボロンドープ窒化チタンのさらなる層が、所望により非ドープ窒化チタンの２つの層間に堆積されて、非ドープ窒化チタンを含む最上層のコンタクトでコンタクト開口部２４'を充填し得る。
余剰材料は、図２Ｆに図示するように、例えばＣＭＰにより除去され、導電性コンタクト３４'を形成し得る。
非ドープ窒化チタン間にボロンドープ窒化チタン３２'の層を挟むことで、ＴｉＣｌ4ベースＴｉＮ充填材料における熱ストレスを実質的に減少する。これは、充填物を導電性コンタクトとして使用させ、高アスペクト比形態におけるタングステン（Ｗ）プラグに置き換えさせる。交互層のこの組み合わせは、コンタクト開口部の側壁から、形成されたコンタクトの剥離を実質的になくす密着レベルを有するＴｉＣｌ4ベースＴｉＮコンタクトを達成する。また、特にコンタクトの厚さが約５００オングストローム又はそれより大きくなるとき、絶縁性層の本体のクラックを実質的に減少するより低いレベルの熱ストレスを与える。さらに、得られたコンタクトは、拡散領域又は他の導電性構造に対する効果的な電気的コンタクト用の高い導電性レベルを有する。
本発明の方法にしたがって、ボロンドープＴｉＣｌ4ベース窒化チタン（ＴｉＮ）コンタクトをＢＰＳＧ層の高アスペクト比開口部に形成した。ジボラン（Ｂ2Ｈ6）の流れをテスト範囲にわたって変えて、ＢＰＳＧ絶縁性層上のボロンドープＴｉＣｌ4ベースＴｉＮコンタクトの熱ストレス（Ｇｄｙｎｅｓ／ｃｍ2）変化をテストした。
シリコン基板層及びＢＰＳＧの被覆層を有するウエハフラグメントを与えた。ＢＰＳＧ層を通してコンタクト開口部を形成した。開口部のアスペクト比は１０：１であった。
カリフォルニア、サンタクララのアプライドマテリアルカンパニーから市販されているセンチュラシステム（Centura system）を用いて１０Ｔｏｒｒの圧力で熱ＣＶＤによりＴｉＣｌ4ベースＴｉＮ膜を堆積した。次のように反応器内に前駆物質ガスを流した：ＴｉＣｌ4を３４０ｓｃｃｍ、ＮＨ3を２００ｓｃｃｍ、アルゴン（Ａｒ）を３０００ｓｃｃｍ、ガス状窒素（Ｎ2）を２０００ｓｃｃｍ。２００ｓｃｃｍから６００ｓｃｃｍの範囲の流量で反応器内にジボラン（Ｂ2Ｈ6）を流した。２つの異なる温度６００℃及び６５０℃でデータを測定した。
その結果をグラフの形で図３Ａ及び図３Ｂに示す。それらに示されるように、ボロン（すなわちＢ2Ｈ6）の量が増加するにつれて、ＴｉＣｌ4ベースＴｉＮ材料のストレス（Ｇｄｙｎｅｓ／ｃｍ2）が中間の又はゼロのストレスレベル及びそれより下に減少する。したがって、Ｂ2Ｈ6流を変えることにより、材料が絶縁性層（例えばＢＰＳＧ）をクラックさせないようにＴｉＣｌ4ベースＴｉＮ膜の熱ストレスを調整することができる。
法令にしたがって、本発明は、構造的及び方法的形態に関して大体の仕様を言葉で説明している。しかしながら、ここで開示された手段は本発明を効果に至らしめる好ましい形を含むので、本発明が示され記載された特定の形態に限定されないことに留意すべきである。したがって、本発明は、均等論にしたがって適切に解釈された添付請求項の適正な範囲内でその形又は変形例のすべてで請求される。
図１Ａは、処理シーケンスの先行するステップで半導体ウエハフラグメントの断面図である。 図１Ｂは、本発明の方法の実施の形態に係る導電性コンタクトの製作を示す、次の続いて起こる処理ステップでの図１Ａのウエハフラグメントの図である。 図１Ｃは、本発明の方法の実施の形態に係る導電性コンタクトの製作を示す、次の続いて起こる処理ステップでの図１Ａのウエハフラグメントの図である。 図１Ｄは、本発明の方法の実施の形態に係る導電性コンタクトの製作を示す、次の続いて起こる処理ステップでの図１Ａのウエハフラグメントの図である。 図２Ａは、本発明の方法の他の実施の形態に係る導電性コンタクトの製作を示す、次の続いて起こる処理ステップでの図１Ａのウエハフラグメントの図である。 図２Ｂは、本発明の方法の他の実施の形態に係る導電性コンタクトの製作を示す、次の続いて起こる処理ステップでの図１Ａのウエハフラグメントの図である。 図２Ｃは、本発明の方法の他の実施の形態に係る導電性コンタクトの製作を示す、次の続いて起こる処理ステップでの図１Ａのウエハフラグメントの図である。 図２Ｄは、本発明の方法の他の実施の形態に係る導電性コンタクトの製作を示す、次の続いて起こる処理ステップでの図１Ａのウエハフラグメントの図である。 図２Ｅは、本発明の方法の他の実施の形態に係る導電性コンタクトの製作を示す、次の続いて起こる処理ステップでの図１Ａのウエハフラグメントの図である。 図２Ｆは、本発明の方法の他の実施の形態に係る導電性コンタクトの製作を示す、次の続いて起こる処理ステップでの図１Ａのウエハフラグメントの図である。 図３Ａは、６００℃及び６５０℃の反応器温度で２００から６００ｓｃｃｍの範囲にわたって熱ストレス量（Ｇｄｙｎｅｓ／ｃｍ2）対ジボラン（Ｂ2Ｈ6）流を示す図である。 図３Ｂは、６００℃及び６５０℃の反応器温度で２００から６００ｓｃｃｍの範囲にわたって熱ストレス量（Ｇｄｙｎｅｓ／ｃｍ2）対ジボラン（Ｂ2Ｈ6）流を示す図である。

Claims (16)

  1. 基板上に存在する絶縁性層中の開口部内に導電性コンタクトを形成する方法であって、
    前記開口部内における前記基板上にチタンシリサイド層を形成することと、
    前記チタンシリサイド層上にホウ窒化チタンを含む充填物を形成して、前記開口部を充填することと
    を有する方法。
  2. 半導体デバイスのシリコン含有基板まで絶縁性層を介して延在するコンタクト開口部内にホウ窒化チタン層を備える導電性コンタクトであって、前記ホウ窒化チタン層は、前記開口部内における前記シリコン含有基板上に配置されたチタンシリサイドを含む層上にあり、前記コンタクト開口部は側壁により規定されている、導電性コンタクト。
  3. 絶縁性コンタクト開口部内に、基板内のアクティブエリアと電気的に接触する少なくとも１つの導電性コンタクト充填物を有する集積回路デバイスであって、前記少なくとも１つの導電性コンタクト充填物がホウ窒化チタンを含む、集積回路デバイス。
  4. 前記充填物を形成することが、前記開口部内への熱的化学気相堆積によって、四塩化チタン、アンモニア、及びジボランを含むガス混合物から前記ホウ窒化チタンを堆積することを含む、請求項１に記載の方法。
  5. 前記充填物を形成することが、窒化チタンとホウ窒化チタンが交互に重なった層を堆積して、前記開口部を充填することを含む、請求項１に記載の方法。
  6. 前記充填物を形成することが、四塩化チタン、アンモニア、及びジボランを含むガス混
    合物、ならびにジボランを含まない、四塩化チタン及びアンモニアを含むガス混合物を用いる化学気相堆積を含む、請求項５に記載の方法。
  7. 前記充填物を形成することが、窒化チタン層を形成するための四塩化チタン及びアンモニアを含む第１ガス混合物と、１つ又はそれ以上のホウ窒化チタン層を形成するための四塩化チタン、アンモニア、及びジボランを含む第２ガス混合物と、を流すことによる熱的化学気相堆積を含む、請求項５に記載の方法。
  8. 前記コンタクトが窒化チタン層の間に置かれたホウ窒化チタン層を含む、請求項２に記載の導電性コンタクト。
  9. 前記開口部が約３：１以上の縦横比を有する、請求項２に記載の導電性コンタクト。
  10. 前記導電性コンタクトが、局部的相互接続、コンタクト、埋め込みコンタクト、ビア、プラグ、及び充填トレンチからなる群から選択される、請求項２に記載の導電性コンタクト。
  11. 前記導電性コンタクトが、前記開口部の側壁からの前記導電性コンタクトの剥離をなくす、前記開口部内での前記絶縁性層への密着レベル、及び、前記絶縁性層のクラックをなくす熱ストレスレベル、を前記導電性コンタクトに与える量のホウ素と、前記基板中に配置された導電性エリアとの電気的接触のための所定のレベルで前記コンタクトの導電性を維持する量の窒素と、を含む、請求項２に記載の導電性コンタクト。
  12. 前記導電性コンタクトが少なくとも約２００オングストロームの厚さを有し、前記導電性コンタクトは、前記側壁から剥離することなく、かつ、前記絶縁性層にクラックを生じさせることなく、前記開口部の前記側壁に密着されている、請求項２に記載の導電性コンタクト。
  13. 前記ホウ窒化チタン層が約１０００〜約３０００オングストロームの厚さを有する、請求項２に記載の導電性コンタクト。
  14. 前記導電性コンタクトが、窒化チタンとホウ窒化チタンが交互に重なった層を含む、請求項２に記載の導電性コンタクト。
  15. 前記導電性コンタクトがメモリセル及び内部回路のアレイに結合される、請求項２に記載の導電性コンタクト。
  16. 導電性コンタクトを含む半導体回路であって、前記導電性コンタクトは、半導体デバイスのシリコン含有基板まで絶縁性層を介して延在するコンタクト開口部内のホウ窒化チタン層を備え、前記ホウ窒化チタン層は、前記開口部内における前記シリコン含有基板上のチタンシリサイドを含む層上にあり、前記コンタクト開口部は側壁により規定されている、半導体回路。
JP2003517937A 2001-07-31 2002-07-30 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 Expired - Lifetime JP4168397B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/918,919 US6696368B2 (en) 2001-07-31 2001-07-31 Titanium boronitride layer for high aspect ratio semiconductor devices
PCT/US2002/024088 WO2003012860A2 (en) 2001-07-31 2002-07-30 Boron-doped titanium nitride layer for high aspect ratio semiconductor devices

Publications (3)

Publication Number Publication Date
JP2005527098A JP2005527098A (ja) 2005-09-08
JP2005527098A5 JP2005527098A5 (ja) 2006-01-05
JP4168397B2 true JP4168397B2 (ja) 2008-10-22

Family

ID=25441171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003517937A Expired - Lifetime JP4168397B2 (ja) 2001-07-31 2002-07-30 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層

Country Status (7)

Country Link
US (2) US6696368B2 (ja)
EP (1) EP1412976B1 (ja)
JP (1) JP4168397B2 (ja)
KR (1) KR100715389B1 (ja)
CN (1) CN100352035C (ja)
AT (1) ATE532212T1 (ja)
WO (1) WO2003012860A2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030036242A1 (en) * 2001-08-16 2003-02-20 Haining Yang Methods of forming metal-comprising materials and capacitor electrodes; and capacitor constructions
US7067416B2 (en) * 2001-08-29 2006-06-27 Micron Technology, Inc. Method of forming a conductive contact
US6746952B2 (en) 2001-08-29 2004-06-08 Micron Technology, Inc. Diffusion barrier layer for semiconductor wafer fabrication
US7164165B2 (en) * 2002-05-16 2007-01-16 Micron Technology, Inc. MIS capacitor
US7150789B2 (en) * 2002-07-29 2006-12-19 Micron Technology, Inc. Atomic layer deposition methods
US6890596B2 (en) * 2002-08-15 2005-05-10 Micron Technology, Inc. Deposition methods
US6753271B2 (en) * 2002-08-15 2004-06-22 Micron Technology, Inc. Atomic layer deposition methods
US6673701B1 (en) * 2002-08-27 2004-01-06 Micron Technology, Inc. Atomic layer deposition methods
KR100487563B1 (ko) * 2003-04-30 2005-05-03 삼성전자주식회사 반도체 소자 및 그 형성 방법
US7233073B2 (en) * 2003-07-31 2007-06-19 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US7358172B2 (en) * 2006-02-21 2008-04-15 International Business Machines Corporation Poly filled substrate contact on SOI structure
CN103022163A (zh) * 2011-09-22 2013-04-03 比亚迪股份有限公司 一种晶硅太阳能电池及其制备方法
EP3032575B1 (en) * 2014-12-08 2020-10-21 IMEC vzw Method for forming an electrical contact.
US10854505B2 (en) 2016-03-24 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Removing polymer through treatment
US10355139B2 (en) 2016-06-28 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device with amorphous barrier layer and method of making thereof
US10361213B2 (en) * 2016-06-28 2019-07-23 Sandisk Technologies Llc Three dimensional memory device containing multilayer wordline barrier films and method of making thereof
US20180331118A1 (en) * 2017-05-12 2018-11-15 Sandisk Technologies Llc Multi-layer barrier for cmos under array type memory device and method of making thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267220A (ja) 1992-03-19 1993-10-15 Sony Corp 半導体装置の密着層及びメタルプラグ形成方法
US5747116A (en) 1994-11-08 1998-05-05 Micron Technology, Inc. Method of forming an electrical contact to a silicon substrate
US5946594A (en) 1996-01-02 1999-08-31 Micron Technology, Inc. Chemical vapor deposition of titanium from titanium tetrachloride and hydrocarbon reactants
FR2744461B1 (fr) * 1996-02-01 1998-05-22 Tecmachine Nitrure de titane dope par du bore, revetement de substrat a base de ce nouveau compose, possedant une durete elevee et permettant une tres bonne resistance a l'usure, et pieces comportant un tel revetement
US5908947A (en) 1996-02-09 1999-06-01 Micron Technology, Inc. Difunctional amino precursors for the deposition of films comprising metals
US5990021A (en) 1997-12-19 1999-11-23 Micron Technology, Inc. Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture
US5700716A (en) 1996-02-23 1997-12-23 Micron Technology, Inc. Method for forming low contact resistance contacts, vias, and plugs with diffusion barriers
JPH09306870A (ja) 1996-05-15 1997-11-28 Nec Corp バリア膜の形成方法
US5977636A (en) 1997-01-17 1999-11-02 Micron Technology, Inc. Method of forming an electrically conductive contact plug, method of forming a reactive or diffusion barrier layer over a substrate, integrated circuitry, and method of forming a layer of titanium boride
US5976976A (en) 1997-08-21 1999-11-02 Micron Technology, Inc. Method of forming titanium silicide and titanium by chemical vapor deposition
US5856237A (en) * 1997-10-20 1999-01-05 Industrial Technology Research Institute Insitu formation of TiSi2/TiN bi-layer structures using self-aligned nitridation treatment on underlying CVD-TiSi2 layer
US6037252A (en) 1997-11-05 2000-03-14 Tokyo Electron Limited Method of titanium nitride contact plug formation
US6156638A (en) 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
KR100331261B1 (ko) * 1998-12-30 2002-08-22 주식회사 하이닉스반도체 반도체장치의 제조 방법
US6086442A (en) 1999-03-01 2000-07-11 Micron Technology, Inc. Method of forming field emission devices
US6329670B1 (en) 1999-04-06 2001-12-11 Micron Technology, Inc. Conductive material for integrated circuit fabrication
US6200649B1 (en) * 1999-07-21 2001-03-13 Southwest Research Institute Method of making titanium boronitride coatings using ion beam assisted deposition
US6635939B2 (en) * 1999-08-24 2003-10-21 Micron Technology, Inc. Boron incorporated diffusion barrier material
DE10019164A1 (de) 2000-04-12 2001-10-18 Mannesmann Ag SIM-Lock auf bestimmte IMSI-Bereiche einer SIM-Karte für Prepaid- und Postpaid-Karten
US6746952B2 (en) * 2001-08-29 2004-06-08 Micron Technology, Inc. Diffusion barrier layer for semiconductor wafer fabrication
US7067416B2 (en) * 2001-08-29 2006-06-27 Micron Technology, Inc. Method of forming a conductive contact

Also Published As

Publication number Publication date
ATE532212T1 (de) 2011-11-15
JP2005527098A (ja) 2005-09-08
US20030025206A1 (en) 2003-02-06
KR20040019102A (ko) 2004-03-04
WO2003012860A3 (en) 2003-11-27
US6822299B2 (en) 2004-11-23
EP1412976B1 (en) 2011-11-02
US20030075802A1 (en) 2003-04-24
US6696368B2 (en) 2004-02-24
CN100352035C (zh) 2007-11-28
EP1412976A2 (en) 2004-04-28
CN1539164A (zh) 2004-10-20
WO2003012860A2 (en) 2003-02-13
KR100715389B1 (ko) 2007-05-08

Similar Documents

Publication Publication Date Title
KR100546943B1 (ko) 반도체장치형성방법
US6255209B1 (en) Methods of forming a contact having titanium formed by chemical vapor deposition
US6940172B2 (en) Chemical vapor deposition of titanium
JP4168397B2 (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
US6888252B2 (en) Method of forming a conductive contact
US6746952B2 (en) Diffusion barrier layer for semiconductor wafer fabrication
US5977636A (en) Method of forming an electrically conductive contact plug, method of forming a reactive or diffusion barrier layer over a substrate, integrated circuitry, and method of forming a layer of titanium boride
US6245674B1 (en) Method of forming a metal silicide comprising contact over a substrate
US6433434B1 (en) Apparatus having a titanium alloy layer
KR100543653B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100607756B1 (ko) 반도체 소자의 텅스텐 콘택 전극 제조 방법
KR20060058583A (ko) 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
KR100406562B1 (ko) 금속배선형성방법
KR20050002094A (ko) 반도체 소자의 금속배선 형성 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071004

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071004

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080617

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080724

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4168397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term