JP2005527098A - 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 - Google Patents

高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 Download PDF

Info

Publication number
JP2005527098A
JP2005527098A JP2003517937A JP2003517937A JP2005527098A JP 2005527098 A JP2005527098 A JP 2005527098A JP 2003517937 A JP2003517937 A JP 2003517937A JP 2003517937 A JP2003517937 A JP 2003517937A JP 2005527098 A JP2005527098 A JP 2005527098A
Authority
JP
Japan
Prior art keywords
opening
layer
titanium nitride
boron
conductive contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003517937A
Other languages
English (en)
Other versions
JP2005527098A5 (ja
JP4168397B2 (ja
Inventor
デラー，アマール
シャラン，スジット
カストロヴィロ，ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2005527098A publication Critical patent/JP2005527098A/ja
Publication of JP2005527098A5 publication Critical patent/JP2005527098A5/ja
Application granted granted Critical
Publication of JP4168397B2 publication Critical patent/JP4168397B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半導体構造における導電性コンタクト及びその導電性コンタクトを形成する方法を与える。コンタクトは、メモリデバイスのような集積回路における絶縁性層の下のアクティブ部品に電気的接続を与えるために有用である。導電性コンタクトは、ボロンドープＴｉＣｌ4ベース窒化チタンを含み、約２００オングストロームよりも大きい厚さで形成されたときに、コンタクト開口部の側壁からの剥離及び絶縁性層のクラックをなくすような絶縁性層に対する十分なレベルの密着性を有する。

Description

本発明は、半導体デバイス製作の分野に関し、特に半導体デバイスの形成において導電性コンタクトを作る方法に関する。
半導体製造は、回路密度を最大にする方向に進んでいるので、電子部品が多くの層及び種々の場所に形成される。このことは、基板において異なる高さで金属層間又は他の導電性層間での電気的接続を必要とする。そのような相互接続は、絶縁層を通して下地の導電性形態にコンタクト開口部を形成することにより通常与えられる。回路密度が高くなるにつれて、電気的コンタクトに対する開口部の寸法が狭く及び深くなり、高アスペクト比の開口部内に適当な導電性充填物を与えるという課題をもたらす。
通常、コンタクトプラグを形成する際に、チタンの薄層がシリコンベース層（基板）の頂部上に堆積され、その後タングステン又は他の電気的に導電性のプラグ材料が化学的気相堆積（ＣＶＤ）により六フッ化タングステン（ＷＦ6）から堆積されてコンタクトホールを充填する。しかしながら、いくつかのタングステン（Ｗ）プラグの制限がある。タングステンは、高アスペクト比の形態に対して適当な充填物を与えない。さらに、タングステンプラグの形成において前駆物質ガスとしてのＷＦ6の使用は、フッ素成分が隣接する誘電体層に浸透して横方向の侵食及び虫食いを引き起こす結果となる。
窒化チタン（ＴｉＮ）膜は、集積回路（ＩＣ）デバイスが０．１５ミクロン寸法未満に小さくなっていくときに、タングステンプラグの制限を克服し得る魅力的な特性を有する。ＴｉＮ膜は、前駆物質ガスとしてテトラキスジメチル−アミドチタン（ＴＤＭＡＴ）及びアンモニアを用いて低圧化学的気相堆積（ＬＰＣＶＤ）により堆積される。しかしながら、ＴＤＭＡＴ膜は高い炭素含有量を有し、酸素存在下で高温に晒されたときに、多孔質になり、それゆえ導電性コンタクトとして使用できない。
薄いＴｉＮ膜及びライナー（liner）はまた、絶縁性層を覆うチタン（Ｔｉ）ライナー上にＣＶＤにより四塩化チタン（ＴｉＣｌ4）及びアンモニア（ＮＨ3）から堆積される。薄いライナーを形成するために有用であるけれども、純粋なＴｉＣｌ4−ベースＴｉＮが堆積されてビア又は他のコンタクト開口部を充填するときに、特にＴｉＮ層が約１５０から約２００オングストローム厚よりも厚くなるときは、その材料はＴｉ薄層に良く密着しない。
したがって、半導体デバイスにおいて高アスペクト比の形態に導電性コンタクトを形成する際に、タングステンに置き換えられる充填材料として使用され得る窒化チタン材料を提供することが望ましい。
本発明は、半導体デバイスの構造において導電性コンタクトを形成する方法、及びそれらの方法により形成された導電性部品を提供する。この方法は、メモリデバイスのような集積回路における絶縁層下の電気的部品に対してコンタクトを作るために有用である。
本ＴｉＣｌ4−ベース窒化チタン膜は、高アスペクト比の形態、特に３：１又はそれよりも大きいアスペクト比を有する開口部及び他の形態においてタングステン（Ｗ）プラグに置き換わる導電性コンタクトとして特に有用である。それらの膜はまた半導体構造の絶縁性層を通して形成されたコンタクト開口部内に導電性コンタクト又は相互接続のための充填材料として使用される純粋なＴｉＣｌ4−ベース窒化チタン膜の欠点を克服する。純粋なＴｉＣｌ4−ベース窒化チタン充填物は、コンタクト開口部の絶縁性側壁の表面に良く密着せず、コンタクト開口部内の充填物の厚さが約２００オングストローム又はそれより大きいとき、与えられた圧力のために少なくとも部分的に絶縁性層にクラックを生じさせる。
本発明は、ジボラン（Ｂ2Ｈ6）をガス混合物に混合して堆積プロセス中にＴｉＣｌ4−ベース窒化チタン膜にドーピングすることにより純粋ＴｉＣｌ4−ベース窒化チタンプラグ又はバリア膜の課題を克服する。ＴｉＣｌ4−ベース窒化チタン膜を形成するために使用される前駆物質ガスへのＢ2Ｈ6の付加で、その導電特性に実質的に影響を与えることなしに、得られる窒化チタン膜の機械的特性を向上することが見出された。特に、ボロンドープの窒化チタンコンタクトを形成するために使用されるガス混合物は、側壁からのコンタクトの剥離及び絶縁性層の本体のクラックを実質的になくすようにコンタクト開口部の絶縁性側壁に導電性コンタクトを密着させるレベルを与えるためのホウ素量を有するコンタクトを与えるために効果的な量のジボラン（Ｂ2Ｈ6）を含む。この混合物はさらに、半導体デバイス及び／又はメモリ若しくは論理アレイ内のアクティブエリアに／から基板内で導電性又はアクティブエリアと効果的に電気的に接触するために所定のレベルでコンタクトの導電性を維持するために効果的な窒素レベルをコンタクトに与えるようなアンモニア（ＮＨ3）量を含む。
一つの態様において、本発明は、半導体構造のビア又は他のコンタクト開口部に窒化チタン導電性コンタクトを形成する方法を提供する。開口部は、下地シリコン基板に、ソース／ドレイン領域のような導電性エリアに絶縁性層を通して形成される。その方法は、約３：１又はそれより大きいアスペクト比及び約０．２５μｍ又はそれより小さい幅寸法を有するビア又は他の開口部内に導電性コンタクトを形成するために特に有用である。
本発明の方法の一実施の形態によれば、窒化チタン導電性コンタクトは、コンタクト開口部の底部でシリコン基板上にチタンシリサイド（ＴｉＳｉｘ）を含むシード（seed）層を、好ましくは約２５０から約３００オングストロームの厚さにまず堆積することにより形成される。好ましくは、ＴｉＳｉｘシード層は、プラズマ励起化学的気相堆積（ＰＥＣＶＤ）により四塩化チタン（ＴｉＣｌ4）及び水素（Ｈ2）から堆積される。
ボロンドープ窒化チタン膜（すなわち、窒化ホウ素チタン、ＴｉＢｘＮｙ）がその後、通常約１０００から約３０００オングストロームの厚さに、コンタクト開口部を充填するためにシード層上に堆積される。好ましくは、ＴｉＢｘＮｙ層は、約１から約１５Ｔｏｒｒの圧力、約５５０から約７００℃の温度で熱ＣＶＤにより、ＴｉＣｌ4、ＮＨ3、Ｂ2Ｈ6並びに一つ若しくはそれ以上のキャリアガスのガス混合物から堆積される。基板はその後、例えば化学的機械的研磨により、余剰の材料を除去するために処理されて開口部に導電性コンタクトが形成され得る。
本発明の方法の他の実施の形態において、多層窒化チタン導電性コンタクトが、半導体構造のコンタクト開口部内に形成される。チタンシリサイドシード層が、コンタクト開口部の底部でシリコン基板上にまず形成される。層状コンタクトを形成するために、窒化チタンとボロンドープ窒化チタンとの交互層（alternating layers）がその後シード層上に堆積される。交互層の形成の際に、窒化チタン（非ドープ）を含む層が、ＴｉＣｌ4及びＮＨ3を含む第１のガス混合物から堆積されて、通常約１００から約５００オングストローム厚の層を形成し得る。その後ボロンドープ窒化チタンの中間層を堆積するためにガス混合物にジボラン（Ｂ2Ｈ6）が導入されて、通常約１００から５００オングストローム厚の層を形成し得る。ガス混合物へのジボランの流れはその後、ドープされない窒化チタン層の次層を堆積するために、約１００から約５００オングストロームの通常の厚さで停止され得る。最上層が非ドープの窒化チタンであるように、ドープと非ドープの窒化チタンとのさらなる交互層が堆積されて開口部を充填し得る。
本発明の他の態様は、半導体回路の半導体構造に形成された導電性コンタクトである。半導体構造は、シリコン基板、被覆（overlying）絶縁性層、下地シリコン基板を露出するように絶縁性層を通して形成されたコンタクト開口部、及び開口部内に形成された導電性コンタクトを有する。
本発明に係る導電性コンタクトの一つの実施の形態において、コンタクトは、開口部の底部で基板上に形成された薄いチタンシリサイド層を覆うボロンドープ窒化チタン層を有する。
他の実施の形態において、導電性コンタクトは、コンタクト開口部の底部でシリコン基板上に堆積された薄いチタンシリサイド層を覆う窒化チタンの多層を有する。コンタクトは、コンタクト開口部を充填する非ドープ及びボロンドープの窒化チタンの積層被覆層を有する。非ドープ窒化チタン層は、チタンシリサイド層を覆い、また導電性コンタクトの最上層を形成する。個々の層のそれぞれの厚さは、通常約１００から約５００オングストロームである。
本発明の他の態様は、ボロンドープ窒化チタンを含む前述の導電性コンタクトを含む集積回路（ＩＣ）デバイスである。ＩＣデバイスは、メモリ又は論理セルのアレイ、内部回路、及びセルアレイ及び内部回路に繋がれた少なくとも一つの概ね鉛直な導電性コンタクトを有する。
本発明に係る集積回路デバイスの一つの実施の形態において、ＩＣデバイスは、コンタクト開口部の底部で露出された基板上に堆積されたチタンシリサイドの薄い層上で絶縁性コンタクト開口部内に形成されたボロンドープ窒化チタンの導電性コンタクトを有する。集積回路デバイスの他の実施の形態において、導電性コンタクトは、多層であり、コンタクト開口部の底部で基板を覆うチタンシリサイド層上に堆積された、窒化チタン（非ドープ）とボロンドープ窒化チタンとの交互層を有する。そのコンタクトは、トランジスタのソース／ドレイン領域又はメモリ若しくは論理セルアレイ、又は他の半導体デバイスのような導電性エリア又はアクティブエリアと電気的に接触する。
有利には、この膜は、高アスペクト比デバイスにおけるタングステンプラグ充填物の制限を克服する。その特性データは、タングステンのものと比較して優れた結果を示す。本発明は、半導体製造において実施するために迅速で簡単で安価である導電性コンタクトを形成するプロセスを提供する。
本発明の好ましい実施の形態は、実例としての目的でのみ、以下の添付図面を参照して以下に説明される。以下の図全体を通して、参照番号が図において使用され、同じ又は同種の部分を示すためにいくつかの図を通して及び説明において同じ参照番号が使用される。
本発明は、集積回路を作る方法、特にディスクリート半導体デバイス又はそのようなデバイスの部分の導電性又はアクティブエリア間に電気的接続を与える導電性コンタクトを形成する方法を包含する。特に、本発明は、ボロンドープ窒化チタン膜を組み込むコンタクト構造に関する。本発明は、３：１又はそれより大きい高アスペクト比を有する開口部及び他の形態における導電性コンタクトを与える際に特に有用である。
本発明は、好ましい形態を説明する目的のみに、それらを制限する目的でなく、図面を参照して概して説明されるであろう。図は、本発明に係る半導体デバイスの製造で使用するための処理ステップを示す。それらの処理ステップが全製造プロセスの部分のみであることが容易に明らかになる。
集積回路は、種々のレベルの半導体基板に形成される多数の電子半導体デバイスを含む。典型的な半導体デバイスは、キャパシタ、抵抗、トランジスタ、ダイオードなどを含む。集積回路の製造において、非隣接構造的レベルで位置するディスクリート半導体デバイスは、例えば相互接続又は導電性コンタクト構造と電気的に接続される。導電性コンタクトは、通常電気的コミュニケーションに置かれている半導体デバイス間又は半導体デバイスの部分間で形成される導電性材料の領域を含む。導電性コンタクトは、半導体デバイス間に電流を伝達するコンジットとしての役割を果たす。特定のタイプの導電性コンタクト構造は、局部相互接続、コンタクト、埋め込みコンタクト、ビア、プラグ及び充填されたトレンチを含む。本発明は特に、半導体デバイスの製作において使用される導電性コンタクトを作成する方法に関する。
この出願において、語句「半導体ウエハフラグメント」又は「ウエハフラグメント」又は「ウエハ」は、限定されないが、半導体ウエハ（単独又はそれらの上に他の材料を有するアセンブリで）及び半導電性材料層（単独又は他の材料を含むアセンブリで）のようなバルク半導電性材料を含む半導体材料を含むいかなる構成をも意味するように理解されるべきである。語句「基板」は、限定されないが、半導電性ウエハフラグメント又は上述したウエハを含むいかなる支持構造をいう。
本発明の方法の第１の実施の形態は、導電性コンタクト３４を形成する方法において、図１Ａから図１Ｄを参照して記載される。コンタクトは、拡散領域に繋がるように図示され説明されるが、本発明のコンタクトは、半導体回路の構造内で必要であるどこにでも使用され得る。
図１Ａを参照して、予備的な処理ステップでの半導体ウエハフラグメント１０が示される。処理進行中のウエハフラグメント１０は、一つ若しくはそれ以上の半導体層又は他のフォーメーション、及び半導体デバイスのアクティブ又は動作可能な部分を含み、半導体ウエハ基板又はその上に形成された種々のプロセス層を伴うウエハを有する。
ウエハフラグメント１０は、シリコン含有ベース層又は基板１２を含むように示される。典型的な基板１２は、導電性増強材料で概して軽くドーピングされた単結晶シリコンである。トランジスタ構造１６及び被覆絶縁性層１８が基板１２の表面１４に形成されている。ゲート２０及び隣接するソース／ドレイン拡散領域２２ａ，２２ｂを含むトランジスタ１６は、当該技術で既知であり使用される従来の方法により形成され得る。
絶縁性層１８は、単一層又は多層で、酸化物、例えば二酸化シリコン（ＳｉＯ2）、リンケイ酸ガラス（ＰＳＧ）、ホウケイ酸ガラス（ＢＳＧ）及びホウリンケイ酸ガラス（ＢＰＳＧ）を含む。図示された実施の形態ではＢＰＳＧである。ＢＰＳＧ絶縁性層１８は、絶縁性側壁２６及び底部２８により規定されたビア又は他のコンタクト開口部２４を与えるために、パターニングされたフォトレジスト層（図示せず）でマスクして、既知のフォトリソグラフィー技術、例えば反応性イオンエッチング（ＲＩＥ）を用いてエッチングされる。コンタクト開口部は、電気的コンタクトが形成される下地シリコン基板１２における拡散領域２２ａ（すなわち、ソース／ドレイン領域）に延在する。
図１Ｂを参照して、チタンシリサイド（ＴｉＳｉｘ）シード層３０は、コンタクト開口部２４の底部２８でシリコン基板の露出表面１４上に形成される。通常、シード層は、約２５０から約３００オングストロームの厚さに形成される。拡散領域２２ａを有する界面で形成された得られたＴｉＳｉｘシード層３０は、コンタクト領域における低抵抗のために有用である。チタンシリサイド層を形成する技術及びプロセス系は、当該技術において良く知られており、例えば米国特許第６，０８６，４４２号（サンドフ他）及び第５，９７６，９７６号（ドア他）に記載されている。
好ましくは、ＴｉＳｉｘシード層３０は、四塩化チタン（ＴｉＣｌ4）、水素（Ｈ2）、並びにアルゴン（Ａｒ）及び／又はヘリウム（Ｈｅ）のようなキャリアガスを含むソースガスからＲＦプラズマを形成することを含む従来のプラズマ励起化学的気相堆積（ＰＥＣＶＤ）により形成され、基板（シリコン）表面上にチタン（Ｔｉ）層を堆積する。チタン膜が堆積されたとき、チタンがシリコンと反応してＴｉＳｉｘ膜層３０を形成する。ＴｉＳｉｘシード層３０の配合物を達成するための典型的なプロセス条件は、約６００℃のウエハ温度、約０．５から約２０Ｔｏｒｒのプロセス圧力、約１００から約８００ワットの電力範囲（平行平板単一ウエハプラズマ反応器を用いる）、並びに約１５０から約３００ｓｃｃｍのＴｉＣｌ4、約１０００から約８０００ｓｃｃｍの水素（Ｈ2）、約１０００ｓｃｃｍのアルゴン（Ａｒ）及び約５０ｓｃｃｍの窒素（Ｎ2）の流量を含む。
ＴｉＳｉｘシード層を形成する好ましいプロセスはＰＥＣＶＤ技術によるが、ＴｉＳｉｘシード層３０はまた、コンタクト開口部の底部で基板１２の表面１４上に物理的気相堆積（ＰＶＤ）、すなわちスパッタリングによりチタンの薄層を堆積し、その後窒素、アルゴン、アンモニア又は水素のような大気ガスにおいてアニールステップ（約６５０℃）を行うことにより形成され得る。これは、チタンを拡散領域２２ａの表面１４で露出したシリコンと反応させてＴｉＳｉｘシード層３０を形成する。そのようなプロセスは、チタン金属がシリコンアクティブ領域に接触するところにのみＴｉＳｉｘが形成されるので、自己整合（self-aligning）と言われる。
ＴｉＳｉｘシード層３０を堆積する方法の他の例は、従来の低圧ＣＶＤ（ＬＰＣＶＤ）プロセスによるものである。典型的なプロセス条件は、ヘリウムのようなキャリアガス中に約５：１の比で四塩化チタン（ＴｉＣｌ4）とシラン（ＳｉＨ4）又はジクロロシラン（ＳｉＨ2Ｃｌ2）のようなシリコン前駆物質又はソースガスとを加えたものを用いて、約６５０℃から約９００℃のプロセス温度、及び約１０ｍＴｏｒｒから約１Ｔｏｒｒの圧力を含む。
コンタクト開口部の絶縁性側壁からのコンタクトの剥離及び絶縁性層のクラックのような純粋ＴｉＣｌ4ベース窒化チタンプラグ又はコンタクトの使用において起こる問題を克服するために、本発明は、ボロンドープしたＴｉＣｌ4ベース窒化チタン充填物（ホウ窒化チタン）を用いて図１Ｄに示すように導電性コンタクト又はプラグ３４を形成する。好ましくは、前述の導電性コンタクトは、従来の熱化学的気相堆積（ＴＣＶＤ）プロセスにより形成される。そのようなＴＣＶＤ技術及びプロセス系は、当該技術において良く知られており、例えば米国特許第６，０３７，２５２号（ヒルマン他）及び第５，９０８，９４７号（アイヤー及びシャラン）に記載されている。ＴＣＶＤ系は、コールドウォール／ホットサブストレート反応器及びホットウォール反応器、プラズマ励起反応器、放射ビーム励起反応器などのような標準の熱反応器を含む。
通常、ＴＣＶＤプロセスにおいて、基板及び／又はガス前駆物質が加熱される反応チャンバ（図示せず）に基板が置かれる。好ましくは、基板は、前駆物質ガスの分解温度を超える温度に加熱される。ガスが反応チャンバに導入され、基板と接触するとき、ガスは基板表面で分解し、金属と前駆物質又は反応ガスの元素（element）とを含むホウ窒化チタン膜を堆積する。
ホット又はコールドウォール熱化学的気相堆積を用いて本発明に係るボロンドープＴｉＮ層を堆積する典型的なＴＣＶＤプロセスにおいて、ウエハフラグメント１０はＴＣＶＤ反応器（図示せず）内に置かれ、四塩化チタン（ＴｉＣｌ4）、ジボラン（Ｂ2Ｈ6）、アンモニア（ＮＨ3）、並びにアルゴン、ヘリウム及び／又は窒素のような不活性キャリアガスを含むガス材料が、コンタクト開口部２４内でチタンシリサイド（ＴｉＳｉｘ）シード層３０上にボロンドープしたＴｉＣｌ4ベースホウ窒化チタンの層３２を化学的気相堆積堆積するために効果的な条件下で反応器に流される。ガス材料は、コンタクト開口部に完全に充填するような厚さに堆積され、図１Ｃに示す構造になる。ガスの好ましい流量は、ＴｉＣｌ4が約１００から５００ｓｃｃｍ、Ｂ2Ｈ6が約１００から約１０００ｓｃｃｍ、及びＮＨ3が約１００から約１０００ｓｃｃｍである。反応器（ホットウォール）内又はサセプタ（コールドウォール）の好ましい温度は、反応器内での圧力条件が約１Ｔｏｒｒから約１５Ｔｏｒｒ、好ましくは約１０Ｔｏｒｒで、約５５０℃から約７００℃、好ましくは約５６０℃から約６５０℃の温度である。通常、コンタクト開口部を充填するために、約１０００から約３０００オングストロームの材料が通常堆積される。
堆積した導電性層３２は、一般式ＴｉＢｘＮｙ（ホウ窒化チタン）を有するＴｉＣｌ4ベースボロンドープ窒化チタンを含む。その系中に流されるＢ2Ｈ6及びＮＨ3ガスの量は、形成されたコンタクト３４が側壁に着いたままになり、側壁から剥がれず、絶縁性層１８の本体に実質的なクラックが発生しないような、コンタクト開口部２４の絶縁性側壁２６への密着レベルを有する充填物を与えるように維持される。
ガス混合物においてＢ2Ｈ6を含めないで作られたＴｉＣｌ4ベースＴｉＮコンタクトは、コンタクト開口部の絶縁性側壁への密着レベルが低い。これは、結果として開口部の側壁からコンタクトが剥離することになる。さらに、そのようなコンタクトが約２００オングストローム又はそれより大きい厚さになると、充填材料の高い熱ストレスが絶縁性層のクラックを引き起こし得る。ＴｉＣｌ4及びＮＨ3ガス成分に対してＢ2Ｈ6の量を増加して添加すると、開口部２４の絶縁性側壁２６とコンタクト３４の充填材料との密着度が向上し、熱ストレスレベルが減少してそれは絶縁性層１８のクラックを実質的になくす。しかしながら、ホウ素量が増加するとまた、コンタクト３４の導電率レベルが減少（及び抵抗が増加）する。この影響を打ち消すために、拡散エリア２２ａ又は他の半導体構造との効果的な電気的接触のための所定レベルで、形成されたコンタクト３４の導電性を維持するために効果的である量で、ガス混合物においてアンモニアが与えられる。
図１Ｄを参照して、余剰の導電性層３２はその後、当該技術において既知の方法、例えば化学的機械的研磨（ＣＭＰ）により除去されて、半導体デバイスの種々の部分に対して拡散領域（導電性エリア）２２ａに／から電気的接続を与えるための導電性コンタクト又はプラグ３４を形成し得る。
得られたコンタクト３４は、コンタクト開口部の底部で基板上に堆積された薄いチタンシリサイド層を覆うボロンドープ窒化チタン層を有する。コンタクト３４は、開口部の絶縁性側壁に対する高レベルの密着性を有し、絶縁性層のクラックを実質的になくすような単位面積当たりの力（すなわちＧｄｙｎｅｓ／ｃｍ2）で測定される十分に低い熱ストレスレベルを有し、低電気抵抗性で高導電性である。
図示しないけれども、パッシベーション層がその後デバイス上に形成され得る。任意に、他の相互接続及びコンタクト構造（図示せず）がその構造を覆って形成され得る。
本発明の方法の他の実施の形態において、図２Ａから図２Ｆに図示するように、多層窒化チタン導電性コンタクトがウエハフラグメントに作られ得る。
図２Ａを参照して、処理前のウエハフラグメント１０'が示される。簡単に、ウエハフラグメント１０'は、ソース／ドレイン領域のような導電性エリア２２ａ'を有するシリコン含有基板１２'、例えば単結晶シリコンを含む。例えばＢＰＳＧを含む被覆絶縁層１８'は、露出表面１９'と、側壁２６'及び底部２８'を有するコンタクト開口部２４'とを有する。コンタクト開口部２４'は、導電性エリア２２ａ'に延在する。
図２Ｂを参照して、薄いチタンシリサイド（ＴｉＳｉｘ）層３０'が開口部２４'の底部２８'で導電性エリア２２ａ'上に形成される。ＴｉＳｉｘ層３０'は、好ましくは約２５０から約３００オングストロームの厚さを有する。ＴｉＳｉｘ層３０'は、前述したように従来の方法により、好ましくはＴｉＣｌ4、Ｈ2及び一つ又はそれ以上のキャリアガスを用いたＰＥＣＶＤにより形成され得る。
層状導電性コンタクトは、ボロンドープ窒化チタン層が非ドープ窒化チタンの２つの層間に挟まれるように、ＴｉＣｌ4ベース窒化チタンとボロンドープＴｉＣｌ4ベース窒化チタンとの交互層をコンタクト開口部に堆積することにより形成される。多層コンタクトは、約５５０℃から約７００℃、好ましくは５６０℃から約６５０℃の温度で、約１Ｔｏｒから約１５Ｔｏｒｒ、好ましくは１０Ｔｏｒｒの圧力で従来の熱ＣＶＤ処理により形成され得る。
四塩化チタン（ＴｉＣｌ4）、アンモニア（ＮＨ3）及び一つ又はそれ以上のキャリアガスを含むガス混合物が反応器に流され、ＴｉＳｉｘシード層３０'上に非ドープ窒化チタンの層３６ａ'を所望の厚さ、通常約１００から約５００オングストロームに形成し得る。得られた構造が図２Ｃに示される。ガス混合物の好ましい流量は、ＴｉＣｌ4が約１００から約５００ｓｃｃｍ及びＮＨ3が約１００から約１０００ｓｃｃｍである。
図２Ｄに示すように、その後ジボラン（Ｂ2Ｈ6）が反応器に流され、ボロンドープ窒化チタンを含む層３２'がＴｉＣｌ4、ＮＨ3及びＢ2Ｈ6を含むガス混合物から非ドープ窒化チタン上に堆積される。ボロンドープ窒化チタン層３２'は、約１００から約５００オングストロームの所望の厚さに堆積される。ガス混合物の好ましい流量は、ＴｉＣｌ4が約１００から約５００ｓｃｃｍ、ＮＨ3が約１００から約１０００ｓｃｃｍ、及びＢ2Ｈ6が約１００から約１０００ｓｃｃｍである。前述したように、ＮＨ3及びＢ2Ｈ6の流れは、得られる多層コンタクトの密着性、熱ストレスレベル及び導電性を変更するために制御され得る。
Ｂ2Ｈ6の流れがその後止められ、第１のガス混合物（すなわちＴｉＣｌ4、ＮＨ3）が反応器内に流されて、図２Ｅに示すように、非ドープ窒化チタンを含む層３６ｂ'が形成される。窒化チタン層３６ｂ'は、通常約１００から約５００オングストロームの所望の厚みに堆積される。窒化チタン層３６ｂ'は、開口部を充填するように堆積され得る。あるいは、ボロンドープ窒化チタンのさらなる層が、所望により非ドープ窒化チタンの２つの層間に堆積されて、非ドープ窒化チタンを含む最上層のコンタクトでコンタクト開口部２４'を充填し得る。
余剰材料は、図２Ｆに図示するように、例えばＣＭＰにより除去され、導電性コンタクト３４'を形成し得る。
非ドープ窒化チタン間にボロンドープ窒化チタン３２'の層を挟むことで、ＴｉＣｌ4ベースＴｉＮ充填材料における熱ストレスを実質的に減少する。これは、充填物を導電性コンタクトとして使用させ、高アスペクト比形態におけるタングステン（Ｗ）プラグに置き換えさせる。交互層のこの組み合わせは、コンタクト開口部の側壁から、形成されたコンタクトの剥離を実質的になくす密着レベルを有するＴｉＣｌ4ベースＴｉＮコンタクトを達成する。また、特にコンタクトの厚さが約５００オングストローム又はそれより大きくなるとき、絶縁性層の本体のクラックを実質的に減少するより低いレベルの熱ストレスを与える。さらに、得られたコンタクトは、拡散領域又は他の導電性構造に対する効果的な電気的コンタクト用の高い導電性レベルを有する。
本発明の方法にしたがって、ボロンドープＴｉＣｌ4ベース窒化チタン（ＴｉＮ）コンタクトをＢＰＳＧ層の高アスペクト比開口部に形成した。ジボラン（Ｂ2Ｈ6）の流れをテスト範囲にわたって変えて、ＢＰＳＧ絶縁性層上のボロンドープＴｉＣｌ4ベースＴｉＮコンタクトの熱ストレス（Ｇｄｙｎｅｓ／ｃｍ2）変化をテストした。
シリコン基板層及びＢＰＳＧの被覆層を有するウエハフラグメントを与えた。ＢＰＳＧ層を通してコンタクト開口部を形成した。開口部のアスペクト比は１０：１であった。
カリフォルニア、サンタクララのアプライドマテリアルカンパニーから市販されているセンチュラシステム（Centura system）を用いて１０Ｔｏｒｒの圧力で熱ＣＶＤによりＴｉＣｌ4ベースＴｉＮ膜を堆積した。次のように反応器内に前駆物質ガスを流した：ＴｉＣｌ4を３４０ｓｃｃｍ、ＮＨ3を２００ｓｃｃｍ、アルゴン（Ａｒ）を３０００ｓｃｃｍ、ガス状窒素（Ｎ2）を２０００ｓｃｃｍ。２００ｓｃｃｍから６００ｓｃｃｍの範囲の流量で反応器内にジボラン（Ｂ2Ｈ6）を流した。２つの異なる温度６００℃及び６５０℃でデータを測定した。
その結果をグラフの形で図３Ａ及び図３Ｂに示す。それらに示されるように、ボロン（すなわちＢ2Ｈ6）の量が増加するにつれて、ＴｉＣｌ4ベースＴｉＮ材料のストレス（Ｇｄｙｎｅｓ／ｃｍ2）が中間の又はゼロのストレスレベル及びそれより下に減少する。したがって、Ｂ2Ｈ6流を変えることにより、材料が絶縁性層（例えばＢＰＳＧ）をクラックさせないようにＴｉＣｌ4ベースＴｉＮ膜の熱ストレスを調整することができる。
法令にしたがって、本発明は、構造的及び方法的形態に関して大体の仕様を言葉で説明している。しかしながら、ここで開示された手段は本発明を効果に至らしめる好ましい形を含むので、本発明が示され記載された特定の形態に限定されないことに留意すべきである。したがって、本発明は、均等論にしたがって適切に解釈された添付請求項の適正な範囲内でその形又は変形例のすべてで請求される。
図１Ａは、処理シーケンスの先行するステップで半導体ウエハフラグメントの断面図である。 図１Ｂは、本発明の方法の実施の形態に係る導電性コンタクトの製作を示す、次の続いて起こる処理ステップでの図１Ａのウエハフラグメントの図である。 図１Ｃは、本発明の方法の実施の形態に係る導電性コンタクトの製作を示す、次の続いて起こる処理ステップでの図１Ａのウエハフラグメントの図である。 図１Ｄは、本発明の方法の実施の形態に係る導電性コンタクトの製作を示す、次の続いて起こる処理ステップでの図１Ａのウエハフラグメントの図である。 図２Ａは、本発明の方法の他の実施の形態に係る導電性コンタクトの製作を示す、次の続いて起こる処理ステップでの図１Ａのウエハフラグメントの図である。 図２Ｂは、本発明の方法の他の実施の形態に係る導電性コンタクトの製作を示す、次の続いて起こる処理ステップでの図１Ａのウエハフラグメントの図である。 図２Ｃは、本発明の方法の他の実施の形態に係る導電性コンタクトの製作を示す、次の続いて起こる処理ステップでの図１Ａのウエハフラグメントの図である。 図２Ｄは、本発明の方法の他の実施の形態に係る導電性コンタクトの製作を示す、次の続いて起こる処理ステップでの図１Ａのウエハフラグメントの図である。 図２Ｅは、本発明の方法の他の実施の形態に係る導電性コンタクトの製作を示す、次の続いて起こる処理ステップでの図１Ａのウエハフラグメントの図である。 図２Ｆは、本発明の方法の他の実施の形態に係る導電性コンタクトの製作を示す、次の続いて起こる処理ステップでの図１Ａのウエハフラグメントの図である。 図３Ａは、６００℃及び６５０℃の反応器温度で２００から６００ｓｃｃｍの範囲にわたって熱ストレス量（Ｇｄｙｎｅｓ／ｃｍ2）対ジボラン（Ｂ2Ｈ6）流を示す図である。 図３Ｂは、６００℃及び６５０℃の反応器温度で２００から６００ｓｃｃｍの範囲にわたって熱ストレス量（Ｇｄｙｎｅｓ／ｃｍ2）対ジボラン（Ｂ2Ｈ6）流を示す図である。

Claims (169)

  1. 側壁を有し、下地シリコン含有基板に延在する、絶縁性層を通る開口部を有する半導体デバイスに導電性コンタクトを形成する方法であって、前記方法は、
    前記開口部内で前記基板上にチタンシリサイドを含む層を堆積するステップと、
    前記チタンシリサイド含有層上にボロンドープ窒化チタンを堆積して前記導電性コンタクトを形成するステップと、
    を有する方法。
  2. 前記開口部が約３：１又はそれより大きいアスペクト比を有する請求項１記載の方法。
  3. 前記開口部が約０．２５μｍ又はそれより小さい請求項１記載の方法。
  4. 前記導電性コンタクトが、局部相互接続、コンタクト、埋め込みコンタクト、ビア、プラグ及び充填トレンチからなる群より選ばれたものである請求項１記載の方法。
  5. 前記導電性コンタクトが約２００オングストローム又はそれより大きい厚さを有する請求項１記載の方法。
  6. 前記導電性コンタクトが約１０００から約３０００オングストロームの厚さを有する請求項１記載の方法。
  7. ボロンドープ窒化チタン層を堆積するステップは、四塩化チタン、アンモニア及びジボランを含むガス混合物を用いた化学的気相堆積によるものである請求項１記載の方法。
  8. ボロンドープ窒化チタン層を堆積するステップは、約１００から約５００ｓｃｃｍで四塩化チタンを、約１００から約１０００ｓｃｃｍでアンモニアを、約１００から約１０００でジボランを、前記基板上に流すことにより行われる請求項７記載の方法。
  9. 前記ガス混合物は、前記絶縁性層において実質的なクラックが形成されずに、前記開口部の前記側壁に前記導電性コンタクトを密着させるために効果的な量でジボランを含む請求項７記載の方法。
  10. 前記ジボランの量は、前記絶縁性層のクラックを実質的になくすような熱ストレスのレベルを前記導電性コンタクトに与えるために効果的である請求項７記載の方法。
  11. 前記ガス混合物は、前記基板内のアクティブエリアに効果的な量の導電率を与えるために効果的である量のアンモニアを含む請求項７記載の方法。
  12. 前記アクティブエリアがソース又はドレイン領域を含む請求項１１記載の方法。
  13. 前記ボロンドープ窒化チタン層を堆積するステップは、
    前記チタンシリサイド層上に窒化チタンの層を堆積するステップと、
    前記窒化チタン層上にボロンドープ窒化チタンの層を堆積するステップと、
    前記ボロンドープ窒化チタン層上に窒化チタンの層を堆積して前記開口部を充填するステップと、
    前述のステップを繰り返して多層膜を形成するステップと、
    を有する請求項１記載の方法。
  14. 前記ボロンドープ窒化チタン層を堆積するステップは、前記チタンシリサイド層上に窒化チタン層を堆積し、ボロンドープ窒化チタン層及び窒化チタン層の被覆層を続けて堆積して多層膜を形成することを有し、前記膜は２つの窒化チタン層間に挟まれたボロンドープ窒化チタン層を有する請求項１記載の方法。
  15. 前記ボロンドープ窒化チタン層は、約１００から約５００ｓｃｃｍで四塩化チタンを、約１００から約１０００ｓｃｃｍでアンモニアを、約１００から約１０００でジボランを、基板上に流すことにより熱化学的気相堆積で堆積される請求項１４記載の方法。
  16. 前記窒化チタン層は、約１００から約５００ｓｃｃｍで四塩化チタンを、約１００から約１０００ｓｃｃｍでアンモニアを、流すことにより熱化学的気相堆積により堆積される請求項１４記載の方法。
  17. 前記多層膜のそれぞれの層が約１００から約５００オングストローム厚である請求項１４記載の方法。
  18. 前記絶縁性層は、二酸化シリコン、リンケイ酸ガラス、ホウケイ酸ガラス及びホウリンケイ酸ガラスからなる群より選ばれた酸化物を含む請求項１記載の方法。
  19. 前記絶縁性層がホウリンケイ酸ガラスを含む請求項１記載の方法。
  20. 前記チタンシリサイド層を堆積するステップは、四塩化チタンを含むガスを用いたプラズマ励起化学的気相堆積によるものである請求項１記載の方法。
  21. 前記チタンシリサイド層を堆積するステップは、前記基板上にチタンをスパッタリングするステップと、そのチタンをアニールするステップとを有する請求項１記載の方法。
  22. 前記チタンシリサイド層を堆積するステップは、四塩化チタン及びシリコンソースガスを用いた化学的気相堆積によるものである請求項１記載の方法。
  23. 前記シリコンソースガスは、シラン、ジクロロシラン及びそれらの混合物からなる群より選ばれたものである請求項２２記載の方法。
  24. 前記チタンシリサイド層が約２５０から約３００オングストロームの厚さに形成される請求項１記載の方法。
  25. ボロンドープ窒化チタンを形成するステップの後に、前記窒化チタン層の余剰部分を除去して前記開口部に前記導電性コンタクトを形成するステップをさらに有する請求項１記載の方法。
  26. 前記ボロンドープ窒化チタン層を除去するステップが化学的機械的研磨により行われる請求項２５記載の方法。
  27. 半導体デバイスに導電性部品を形成する方法であって、
    基板を露出するように形成された少なくとも一つの開口部を有する被覆絶縁性層をシリコン含有基板に与えるステップと、
    前記開口部内で前記基板上にチタンシリサイドを含む層を形成するステップと、
    前記チタンシリサイド層上にボロンドープ窒化チタンを含む層を形成して前記開口部を充填するステップと、
    を含む方法。
  28. 前記窒化チタン層は、前記開口部の側壁からの前記コンタクトの剥離及び前記絶縁性層のクラックを実質的になくすようなホウ素量、並びに前記基板内でアクティブエリアに効果的な量の導電率を与えるような窒素量を含む請求項２７記載の方法。
  29. 前記ボロンドープ窒化チタン層を形成するステップは、前記チタンシリサイド層上に窒化チタンの層を堆積することと、ボロンドープ窒化チタン及び窒化チタンの被覆層を続けて堆積して、２つの窒化チタン層間に挟まれた少なくとも一つのボロンドープ窒化チタン層を有する多層膜を形成することとを有する請求項２７記載の方法。
  30. 半導体デバイス内で、絶縁性層に形成され、下地シリコン含有基板に延在する開口部に導電性コンタクトを形成する方法であって、前記方法は、
    前記開口部内で前記基板上にチタンシリサイドを含む層を形成するステップと、
    熱化学的気相堆積により、四塩化チタン、アンモニア及びジボランを含むガス混合物から、前記チタンシリサイド上及び前記開口部にボロンドープ窒化チタン材料を堆積するステップと、
    を有する方法。
  31. 前記窒化チタン層は、前記開口部の側壁からの前記コンタクトの剥離及び前記絶縁性層のクラックを実質的になくすようなホウ素量、並びに前記基板内でアクティブエリアに効果的な量の導電率を与えるような窒素量を含む請求項３０記載の方法。
  32. 半導体デバイス内で、絶縁性層に形成され、下地シリコン含有基板に延在し、側壁及び底部により規定される開口部に導電性コンタクトを形成する方法であって、前記方法は、
    前記開口部内で前記基板上にチタンシリサイドを含む層を形成するステップと、
    前記チタンシリサイド層上及び前記開口部内にボロンドープ窒化チタン材料を堆積して前記導電性コンタクトを形成するステップと、
    を有し、
    前記導電性コンタクトは、前記開口部の側壁からの前記コンタクトの剥離及び前記絶縁性層のクラックを実質的になくすようなホウ素量、並びに前記基板内でアクティブエリアに効果的な量の導電率を与えるような窒素量を含む方法。
  33. 半導体デバイス内で、絶縁性層に形成され、下地シリコン含有基板に延在し、側壁を有する開口部に導電性コンタクトを形成する方法であって、前記方法は、
    四塩化チタンを用いたプラズマ励起化学的気相堆積により前記開口部内で前記基板上にチタンシリサイドを含む層を形成するステップと、
    四塩化チタン、アンモニア及びジボランを含むガス混合物を用いた熱化学的気相堆積により前記チタンシリサイド層上及び前記開口部内にボロンドープ窒化チタン材料を堆積するステップと、
    を有する方法。
  34. 前記窒化チタン材料は、約１００から約５００ｓｃｃｍで四塩化チタンを、約１００から約１０００ｓｃｃｍでアンモニアを、約１００から約１０００ｓｃｃｍのジボランを、デバイス上に流すことにより堆積される請求項３３記載の方法。
  35. ジボラン及びアンモニアの流れが、前記導電性コンタクトが導電率及び抵抗率の効果的なレベル、並びに前記開口部側壁からの前記コンタクトの剥離を実質的になくすように前記絶縁性層を通して前記開口部の側壁に密着するレベルを有するようなホウ素及び窒素の量を堆積させるために効果的である請求項３３記載の方法。
  36. ジボランの流れは、前記導電性コンタクトが前記絶縁性層のクラックを実質的になくすような熱ストレスのレベルを有するようなホウ素量を堆積するために効果的である請求項３４記載の方法。
  37. 半導体デバイス内で、絶縁性層に形成され、下地シリコン含有基板に延在し、側壁を有する開口部に導電性コンタクトを形成する方法であって、前記方法は、
    前記開口部内で前記基板上にチタンシリサイドを含む層を形成するステップと、
    四塩化チタン、アンモニア及びジボランを含むガス混合物を用いた熱化学的気相堆積により前記チタンシリサイド層上及び前記開口部内にボロンドープ窒化チタン材料を堆積するステップと、
    を有し、
    ジボラン及びアンモニアの流れが、前記導電性コンタクトが導電率及び抵抗率の効果的なレベル、並びに前記開口部側壁からの前記コンタクトの剥離を実質的になくすように前記絶縁性層を通して前記開口部の前記側壁に密着するレベルを有するようなホウ素及び窒素の量を堆積させるために効果的である方法。
  38. 半導体デバイス内で、絶縁性層に形成され、下地シリコン含有基板に延在し、側壁を有する開口部に導電性コンタクトを形成する方法であって、前記方法は、
    前記開口部内で前記基板上にチタンシリサイドを含む層を形成するステップと、
    四塩化チタン、アンモニア及びジボランを含むガス混合物を用いた熱化学的気相堆積により前記チタンシリサイド層上及び前記開口部内にボロンドープ窒化チタン材料を堆積するステップと、
    を有し、
    ジボランの流れが、前記導電性コンタクトが前記絶縁性層のクラックを実質的になくすような熱ストレスのレベルを有するようなホウ素量を堆積するために効果的である方法。
  39. 半導体デバイス内で、絶縁性層に形成され、下地シリコン含有基板に延在する開口部に導電性コンタクトを形成する方法であって、前記方法は、
    前記開口部内で前記基板上にチタンシリサイドを含む層を形成するステップと、
    約１００から約５００ｓｃｃｍで四塩化チタンを、約１００から約１０００ｓｃｃｍでアンモニアを、約１００から約１０００ｓｃｃｍでジボランを、流すことにより化学的気相堆積で前記チタンシリサイド層上にボロンドープ窒化チタン材料を堆積するステップと、
    を有し、
    ジボラン及びアンモニアの流れが、前記導電性コンタクトが導電率及び抵抗率の効果的なレベル、並びに前記開口部側壁からの前記コンタクトの剥離を実質的になくすように前記絶縁性層を通して前記開口部の前記側壁に密着するレベルを有するようなホウ素及び窒素の量を堆積させるために効果的である方法。
  40. 前記ジボランの流れが、前記導電性コンタクトが前記絶縁性層のクラックを実質的になくすような熱ストレスのレベルを有するようなホウ素量を堆積するために効果的である請求項３９記載の方法。
  41. 高アスペクト比の開口部内で導電性コンタクトを形成する方法であって、
    シリコン含有基板と、少なくとも約３：１のアスペクト比を有し、前記基板を露出するように形成された少なくとも一つのコンタクト開口部を有しており、前記シリコン含有基板上に形成された絶縁性層とを有する基板を与えるステップと、
    前記コンタクト開口部内で、露出された基板上にチタンシリサイドを含む層を形成するステップと、
    前記チタンシリサイド層上にボロンドープ窒化チタンを含む層を形成して前記コンタクト開口部を充填するステップと、
    を有する方法。
  42. 前記コンタクト開口部が約０．２５μｍ又はそれより小さい幅を有する請求項４１記載の方法。
  43. 半導体デバイスに導電性部品を形成する方法であって、
    側壁を有し、基板を露出するように形成された少なくとも一つの開口部を有する被覆絶縁性層と、前記開口部内で前記基板を覆うチタンシリサイド層とをシリコン含有基板に与えるステップと、
    ボロンドープ窒化チタン材料で前記開口部を充填するステップと、
    を有し、
    前記導電性部品は、前記導電性部品が導電率及び抵抗率の効果的なレベルと、前記開口部側壁から前記コンタクトが剥離することを実質的になくすように前記絶縁性層を通して前記開口部の前記側壁に密着するレベルとを有するように、ホウ素及び窒素の量を含む方法。
  44. 前記導電性部品が前記絶縁性層のクラックを実質的になくすような熱ストレスのレベルを与えるようなホウ素量を含む請求項４３記載の方法。
  45. 基板を露出するように形成された少なくとも一つの開口部を有する被覆絶縁性層を持つシリコン含有基板を有する半導体デバイスに導電性部品を形成する方法であって、
    前記開口部内で前記基板上にチタンシリサイド層を形成するステップと、
    ボロンドープ窒化チタン材料で前記開口部を充填するステップと、
    を有し、
    前記導電性部品は、前記導電性部品が導電率及び抵抗率の効果的なレベルと、前記開口部側壁からの前記コンタクトの剥離を実質的になくすように前記絶縁性層を通して前記開口部の前記側壁に密着するレベルとを有するように、ホウ素及び窒素の量を含む方法。
  46. 前記導電性部品が前記絶縁性層のクラックを実質的になくすような熱ストレスのレベルを与えるようなホウ素量を含む請求項４５記載の方法。
  47. 側壁を有し、下地シリコン含有基板まで絶縁性層を通る高アスペクト比の開口部内に導電性コンタクトを形成する方法であって、前記方法は、
    四塩化チタンを含むガス混合物を流して、前記基板上にチタンシリサイド層を堆積するステップと、
    四塩化チタン、アンモニア及びジボランを含むガス混合物を流して、前記チタンシリサイド層上にボロンドープ窒化チタンを含む層を堆積するステップと、
    を有する方法。
  48. 前記ボロンドープ窒化チタン層は、約１００から約５００ｓｃｃｍで四塩化チタンを、約１００から約１０００ｓｃｃｍでアンモニアを前記基板上に流し、約１００から約１０００ｓｃｃｍでジボランを前記基板上に流すことにより化学的気相堆積で堆積される請求項４７記載の方法。
  49. 前記ボロンドープ窒化チタン層を形成するための前記ガス混合物は、前記絶縁性層内に実質的なクラックが形成されずに、前記開口部の前記側壁に前記導電性コンタクトを密着させるために効果的な量でジボランを含む請求項４７記載の方法。
  50. 前記ボロンドープ窒化チタン層を形成するための前記ガス混合物は、前記絶縁性層のクラックを実質的になくすような熱ストレスレベルを導電性コンタクトに与えるために効果的な量でジボランを含む請求項４７記載の方法。
  51. 前記ボロンドープ窒化チタン層を形成するための前記ガス混合物は、前記基板内でアクティブエリアに効果的な量の導電率を与えるために効果的な量でアンモニアを含む請求項４７記載の方法。
  52. 前記ガス混合物を流して前記ボロンドープ窒化チタン層を堆積するステップの前又は後に、四塩化チタン及びアンモニアを含むガス混合物を流して窒化チタンを含む層を堆積するステップをさらに有する請求項４７記載の方法。
  53. 導電性エリアを含むシリコン含有基板上に絶縁性層を形成するステップと、
    前記基板の前記導電性エリアを露出するように、前記絶縁性層に側壁を有する開口部を形成するステップと、
    前記開口部内で前記基板上にチタンシリサイドを含むシード層を形成するステップと、
    前記シード層上にボロンドープ窒化チタンを含む層を形成して前記開口部を充填するステップと、
    を有し、
    それにより、前記ボロンドープ窒化チタンは、前記開口部の前記側壁からの導電性コンタクトの剥離を実質的になくすように前記開口部内に絶縁性層を密着させるレベル、及び前記絶縁性層のクラックを実質的になくすような熱ストレスのレベルを前記導電性コンタクトに与えるために効果的であるホウ素量、並びに前記導電性エリアと効果的な電気的接触のための所定レベルで前記コンタクトの導電性を維持するために効果的である窒素量を含む方法。
  54. 側壁を有し、下地シリコン含有基板に延在する開口部を絶縁性層を通して有する半導体デバイスに導電性コンタクトを形成する方法であって、
    前記開口部内で前記基板上にチタンシリサイドを含む層を堆積するステップと、
    前記チタンシリサイド層上に窒化チタン層を堆積し、前記窒化チタン層上にボロンドープ窒化チタンの層を堆積し、前記ボロンドープ窒化チタン層上に窒化チタンの層を堆積することにより前記チタンシリサイド層上に多層充填物を形成するステップと、
    を有する方法。
  55. 窒化チタン及びボロンドープ窒化チタンの層を堆積して、前記ボロンドープ窒化チタン層が２つの窒化チタン層間に挟まれるように前記開口部を充填するステップを繰り返すことをさらに有する請求項５４記載の方法。
  56. 側壁を有し、下地シリコン含有基板に延在する開口部を絶縁性層を通して有する半導体デバイスに導電性コンタクトを形成する方法であって、
    前記開口部内で前記基板上にチタンシリサイドを含む層を堆積するステップと、
    前記チタンシリサイド層上に窒化チタンの層を堆積することによりチタンシリサイド上に充填物を形成し、ボロンドープ窒化チタン及び窒化チタンの被覆層を続けて堆積して前記開口部を充填して、前記ボロンドープ窒化チタン層が２つの窒化チタン層間に挟まれるステップと、
    を有する方法。
  57. 前記開口部が約３：１又はそれより大きいアスペクト比を有する請求項５６記載の方法。
  58. 前記開口部が約０．２５μｍ又はそれより小さい請求項５６記載の方法。
  59. 前記導電性コンタクトが局部相互接続、コンタクト、埋め込みコンタクト、ビア、プラグ及び充填トレンチからなる群より選ばれた請求項５６記載の方法。
  60. 前記導電性コンタクトが約２００オングストローム又はそれより大きい厚さを有する請求項５６記載の方法。
  61. 前記導電性コンタクトが約１０００から約３０００オングストロームの厚さを有する請求項５６記載の方法。
  62. 前記導電性コンタクトのそれぞれの層が約１００から約５００オングストローム厚である請求項５６記載の方法。
  63. 前記充填物を形成するステップは、四塩化チタン及びアンモニアを含むガス混合物を用いた熱化学的気相堆積により窒化チタン層を堆積することを含む請求項５６記載の方法。
  64. 前記窒化チタン層は、基板上に約１００から約５００ｓｃｃｍで四塩化チタンを、約１００から約１０００ｓｃｃｍでアンモニアを流すことにより熱化学的気相堆積で堆積される請求項６３記載の方法。
  65. 前記充填物を形成するステップは、四塩化チタン、アンモニア及びジボランを含むガス混合物を用いた熱化学的気相堆積でボロンドープ窒化チタン層を堆積することを含む請求項５６記載の方法。
  66. ボロンドープ窒化チタン層は、基板上に約１００から約５００ｓｃｃｍで四塩化チタンを、約１００から約１０００ｓｃｃｍでアンモニアを、約１００から約１０００ｓｃｃｍでジボランを流すことにより熱化学的気相堆積で堆積される請求項６５記載の方法。
  67. 前記ガス混合物は、実質的なクラックが前記絶縁性層に形成されないで、前記開口部の前記側壁に前記導電性コンタクトを密着させるために効果的な量でジボランを含む請求項６５記載の方法。
  68. 前記ガス混合物は、前記絶縁性層のクラックを実質的になくすような熱ストレスのレベルを前記導電性コンタクトに与えるために効果的なジボランの量を含む請求項６５記載の方法。
  69. 前記ガス混合物は、前記基板内でアクティブエリアに効果的な量の導電率を与えるために効果的な量でアンモニアを含む請求項６５記載の方法。
  70. 前記アクティブエリアがソース又はドレイン領域を含む請求項６９記載の方法。
  71. 前記絶縁性層は、二酸化シリコン、リンケイ酸ガラス、ホウケイ酸ガラス及びホウリンケイ酸ガラスからなる群より選ばれた酸化物を含む請求項５６記載の方法。
  72. 前記絶縁性層がホウリンケイ酸ガラスを含む請求項５６記載の方法。
  73. チタンシリサイド層を堆積するステップは、四塩化チタンを含むガスを用いたプラズマ励起化学的気相堆積によるものである請求項５６記載の方法。
  74. チタンシリサイド層を堆積するステップは、前記基板上にチタンをスパッタリングするステップと、前記チタンをアニールするステップとを含む請求項５６記載の方法。
  75. チタンシリサイド層を堆積するステップは、四塩化チタン及びシリコンソースガスを用いた化学的気相堆積によるものである請求項５６記載の方法。
  76. シリコンソースガスは、シラン、ジクロロシラン及びそれらの混合物からなる群より選ばれたものである請求項７５記載の方法。
  77. 前記チタンシリサイド層は、約２５０から約３００オングストロームの厚さに形成される請求項５６記載の方法。
  78. ボロンドープ窒化チタン層を形成するステップの後に、前記窒化チタン層の余剰部分を除去して前記開口部に前記導電性コンタクトを形成するステップをさらに有する請求項５６記載の方法。
  79. 前記ボロンドープ窒化チタン層を除去するステップは、化学的機械的研磨により行われる請求項７８記載の方法。
  80. 半導体デバイスに導電性部品を形成する方法であって、
    基板を露出するように形成された、側壁を有する少なくとも一つの開口部を有する被覆絶縁性層をシリコン含有基板に与えるステップと、
    前記開口部内で前記基板上にチタンシリサイドを含む層を形成するステップと、
    前記チタンシリサイド層上に窒化チタンの層を堆積することにより前記チタンシリサイド層上にボロンドープ窒化チタンを含む層を形成して前記開口部を充填し、ボロンドープ窒化チタン及び窒化チタンの被覆層を続けて堆積して、２つの窒化チタン層間に挟まれた少なくとも一つのボロンドープ窒化チタン層を有する多層膜を形成するステップと、
    を有する方法。
  81. 前記ボロンドープ窒化チタン層は、前記開口部の前記側壁からの前記コンタクトの剥離及び前記絶縁性層のクラックを実質的になくすようなホウ素量、並びに前記基板内のアクティブエリアに対して効果的な量の導電率を与えるような窒素量を含む請求項８０記載の方法。
  82. 半導体デバイス内で、絶縁性層に形成され、下地シリコン含有基板に延在し、側壁を有する開口部に導電性コンタクトを形成する方法であって、前記方法は、
    前記開口部内で前記基板上にチタンシリサイドを含む層を形成するステップと、
    熱化学的気相堆積により四塩化チタン及びアンモニアを含むガス混合物から前記チタンシリサイド層上及び前記開口部内に窒化チタン材料の層を堆積し、熱化学的気相堆積により四塩化チタン、アンモニア及びジボランを含むガス混合物から前記窒化チタン層上にボロンドープ窒化チタン材料の層を堆積し、熱化学的気相堆積により四塩化チタン及びアンモニアを含むガス混合物からボロンドープ窒化チタン層上に窒化チタン材料の層を堆積し、並びに前記ボロンドープ窒化チタン層が２つの窒化チタン層間に挟まれるように、必要に応じてボロンドープ窒化チタン材料及び窒化チタン材料を堆積して前記開口部を充填することを繰り返すことにより前記開口部を充填するステップと、
    を有する方法。
  83. 前記ボロンドープ窒化チタン層は、前記開口部の前記側壁からの前記コンタクトの剥離及び前記絶縁性層のクラックを実質的になくすようなホウ素量、並びに前記基板内でアクティブエリアに対して効果的な量の導電率を与えるような窒素量を含む請求項８２記載の方法。
  84. 半導体デバイス内で、絶縁性層に形成され、下地シリコン含有基板に延在し、側壁を有する開口部に導電性コンタクトを形成する方法であって、
    四塩化チタンを用いたプラズマ励起化学的気相堆積により前記開口部内で前記基板上にチタンシリサイドを含む層を堆積するステップと、
    ジボランと共に又はジボランなしで、四塩化チタン及びアンモニアを含むガス混合物を用いた熱化学的気相堆積で前記開口部内に窒化チタン材料及びボロンドープ窒化チタン材料を堆積することにより窒化チタン層間に挟まれたボロンドープ窒化チタン層を含む充填物を形成するステップと、
    を有する方法。
  85. ガス混合物におけるジボラン及びアンモニアの量は、導電率及び抵抗率の効果的なレベル、並びに前記開口部の前記側壁からの前記コンタクトの剥離を実質的になくすように前記絶縁性層を通して前記開口部の前記側壁に密着させるレベルを前記導電性コンタクトに与えるために効果的である請求項８４記載の方法。
  86. ガス混合物におけるホウ素量は、前記絶縁性層のクラックを実質的になくすような熱ストレスのレベルを前記導電性コンタクトに与えるために効果的である請求項８４記載の方法。
  87. 半導体デバイス内で、絶縁性層に形成され、下地シリコン含有基板に延在し、側壁を有する開口部に導電性コンタクトを形成する方法であって、前記方法は、
    四塩化チタンを用いたプラズマ励起化学的気相堆積により前記開口部内で前記基板上にチタンシリサイドを含む層を堆積するステップと、
    ジボランと共に又はジボランなしで、四塩化チタン及びアンモニアを含むガス混合物を用いた熱化学的気相堆積で前記開口部内に窒化チタン材料及びボロンドープ窒化チタン材料を堆積することにより窒化チタン層間に挟まれたボロンドープ窒化チタン層を含む充填物を形成するステップと、
    を有し、
    ガス混合物におけるジボラン及びアンモニアの量は、導電率及び抵抗率の効果的なレベル、並びに前記開口部側壁からの前記コンタクトの剥離を実質的になくすように前記絶縁性層を通して前記開口部の側壁に密着させるレベルを前記導電性コンタクトに与えるために効果的である方法。
  88. ガス混合物におけるホウ素量は、前記絶縁性層のクラックを実質的になくすような熱ストレスのレベルを前記導電性コンタクトに与えるために効果的である請求項８７記載の方法。
  89. 半導体デバイス内で、絶縁性層に形成され、下地シリコン含有基板に延在し、側壁を有する開口部に導電性コンタクトを形成する方法であって、前記方法は、
    前記開口部内で前記基板上にチタンシリサイドを含む層を形成するステップと、
    ジボランと共に及びジボランなしに、四塩化チタン及びアンモニアを含むガス混合物を用いた熱化学的気相堆積により前記開口部に窒化チタン材料及びボロンドープ窒化チタン材料を堆積するステップと、
    を有し、
    ガス混合物におけるジボラン及びアンモニアの量は、導電率及び抵抗率の効果的なレベル、並びに前記開口部側壁からの前記コンタクトの剥離を実質的になくすように前記絶縁性層を通して前記開口部の前記側壁に密着させるレベルを前記導電性コンタクトに与えるために効果的である方法。
  90. 半導体デバイス内で、絶縁性層に形成され、下地のシリコン含有基板に延在する開口部に導電性コンタクトを形成する方法であって、前記方法は、
    前記開口部内で前記基板上にチタンシリサイドを含む層を形成するステップと、
    約１００から約５００ｓｃｃｍで四塩化チタンを、約１００から約１０００ｓｃｃｍでアンモニアを、約１００から約１０００ｓｃｃｍでジボランを流すことにより化学的気相堆積で前記開口部に窒化チタン材料とボロンドープ窒化チタン材料との交互層を堆積してボロンドープ窒化チタン層を形成するステップと、
    を有し、
    前記ボロンドープ窒化チタン層が２つの窒化チタン層間に挟まれ、
    ジボラン及びアンモニアの流れが、導電率及び抵抗率の効果的なレベル、並びに前記開口部側壁からの前記コンタクトの剥離を実質的になくすように前記絶縁性層を通して前記開口部の前記側壁に密着させるレベルを有するように、ホウ素及び窒素量を堆積するために効果的である方法。
  91. ジボランの流れは、前記導電性コンタクトが前記絶縁性層のクラックを実質的になくすような熱ストレスのレベルを有するように、ホウ素量を堆積するために効果的である請求項９０記載の方法。
  92. 高アスペクト比開口部内に導電性コンタクトを形成する方法であって、
    シリコン含有基板及び、前記基板を露出するように形成され、少なくとも約３：１のアスペクト比を有する少なくとも一つのコンタクト開口部を有しており、前記基板上に形成された絶縁性層を有する基板を与えるステップと、
    前記コンタクト開口部内で、露出した基板上にチタンシリサイドを含む層を形成するステップと、
    窒化チタン材料とボロンドープ窒化チタン材料との交互層を有する多層充填物を前記開口部内に形成するステップと、
    を有し、
    前記ボロンドープ窒化チタン層は、２つの窒化チタン層の間に挟まれ、
    前記導電性コンタクトは、導電率及び抵抗率の効果的なレベル並びに、前記開口部側壁からの前記コンタクトの剥離を実質的になくすように前記絶縁性層を通して前記開口部の側壁に密着させるレベルを有する方法。
  93. 半導体デバイスに導電性部品を形成する方法であって、
    基板を露出するように形成された、側壁を有する少なくとも一つの開口部を有する被覆絶縁性層と、前記開口部内で前記基板を覆うチタンシリサイド層とをシリコン含有基板に与えるステップと、
    窒化チタンとボロンドープ窒化チタン材料との交互層で前記開口部を充填するステップと、
    を有し、
    前記ボロンドープ窒化チタン層は、２つの窒化チタン層の間に挟まれ、
    前記導電性部品は、前記導電性部品が導電率及び抵抗率の効果的なレベル並びに、前記開口部側壁からの前記コンタクトの剥離を実質的になくすように前記絶縁性層を通して前記開口部の前記側壁に密着させるレベルを有するように、ホウ素及び窒素量を含む方法。
  94. 前記導電性部品は、前記絶縁性層のクラックを実質的になくすような熱ストレスのレベルを与えるようなホウ素量を含む請求項９３記載の方法。
  95. 基板を露出するように形成された少なくとも一つの開口部を有する被覆絶縁性層を持つシリコン含有基板を有する半導体デバイスに導電性部品を形成する方法であって、
    前記開口部内で前記基板上にチタンシリサイド層を形成するステップと、
    窒化チタンとボロンドープ窒化チタン材料との交互層で前記開口部を充填するステップと、
    を有し、
    前記ボロンドープ窒化チタン層は、２つの窒化チタン層間に挟まれ、
    前記導電性部品は、前記導電性部品が導電率及び抵抗率の効果的なレベル並びに、前記開口部側壁からの前記コンタクトの剥離を実質的になくすように前記絶縁性層を通して前記開口部の前記側壁に密着させるレベルを有するように、ホウ素及び窒素の量を含む方法。
  96. 半導体デバイス内で、絶縁性層に下地シリコン含有基板まで形成され、側壁を有する開口部に導電性コンタクトを形成する方法であって、前記方法は、
    前記開口部内で前記基板上にチタンシリサイドを含む層を形成するステップと、
    四塩化チタン及びアンモニアを含むガス混合物を流して前記チタンシリサイド層上に窒化チタンを含む層を堆積し、四塩化チタン、アンモニア及びジボランを含むガス混合物を流して前記窒化チタン層上にボロンドープ窒化チタンを含む層を堆積し、四塩化チタン及びアンモニアを含むガス混合物を流して前記開口部を充填するために前記ボロンドープ窒化チタン層上に窒化チタンを含む層を堆積する、又は前記開口部を充填するために前述のステップを繰り返すことにより、前記開口部内に充填物を形成するステップと、
    を有する方法。
  97. 半導体デバイス内で、絶縁性層に形成され、下地シリコン含有基板に延在し、側壁により規定された開口部に導電性コンタクトを形成する方法であって、前記方法は、
    前記開口部内で前記基板上にチタンシリサイドを含むシード層を形成するステップと、
    窒化チタンとボロンドープ窒化チタンとの交互層を堆積して前記開口部を充填し、それにより前記ボロンドープ窒化チタン層が前記開口部の前記側壁に前記導電性コンタクトを密着し、前記開口部の前記側壁からの前記導電性コンタクトの剥離及び前記絶縁性層のクラックを実質的になくすために効果的なホウ素量、並びに所定のレベルで前記コンタクトの導電性を維持するために効果的な窒素量を含むステップと、
    を有する方法。
  98. 半導体デバイス内で、絶縁性層に形成され、下地シリコン含有基板に延在する開口部に導電性コンタクトを形成する方法であって、前記方法は、
    四塩化チタン、水素及び一つ又はそれ以上のキャリアガスを用いたプラズマ励起化学的気相堆積により前記開口部内で前記基板表面上にチタンシリサイドを含むシード層を形成するステップと、
    窒化チタン層を形成するために四塩化チタン及びアンモニアを含む第１のガス混合物を、並びに一つ又はそれ以上のボロンドープ窒化チタン層を形成するために四塩化チタン、アンモニア及びジボランを含む第２のガス混合物を流すことにより熱化学的気相堆積で前記開口部内に窒化チタンとボロンドープ窒化チタンとの交互層を堆積するステップと、
    を有し、
    前記第２のガス混合物は、前記開口部の前記側壁に沿って前記絶縁性層に前記導電性コンタクトを密着させるレベルを与えるため、前記開口部の前記側壁からの前記導電性コンタクトの剥離及び前記絶縁性層のクラックを実質的になくすため、並びに前記基板における導電性エリアに導電率の効果的なレベルを与えるために効果的な量でアンモニア及びジボランを含む方法。
  99. 前記導電性エリアがトランジスタのソース／ドレインを含む請求項９８記載の方法。
  100. 側壁を有し、絶縁性層を通して下地シリコン含有基板までの高アスペクト比開口部内に導電性コンタクトを形成する方法であって、前記方法は、
    四塩化チタンを有するガス混合物を流して前記基板上にチタンシリサイドの層を堆積するステップと、
    ジボランと共に又はジボランなしで、四塩化チタン及びアンモニアを含むガス混合物を流して、前記チタンシリサイド層上に、前記ボロンドープ窒化チタン層が２つの窒化チタン層間に挟まれる、窒化チタンとボロンドープ窒化チタン材料との交互層を堆積するステップと、
    を有する方法。
  101. 窒化チタン層は、約１００から約５００ｓｃｃｍで四塩化チタンを、約１００から約１０００ｓｃｃｍでアンモニアを前記開口部に流すことにより熱化学的気相堆積で堆積される請求項１００記載の方法。
  102. 前記ボロンドープ窒化チタン層は、約１００から約５００ｓｃｃｍで四塩化チタンを、約１００から約１０００ｓｃｃｍでアンモニアを、約１００から約１０００ｓｃｃｍでジボランを前記開口部に流すことにより熱化学的気相堆積で堆積される請求項１００記載の方法。
  103. 前記ボロンドープ窒化チタン層を形成するための前記ガス混合物は、実質的なクラックが前記絶縁性層に形成されないで、前記開口部の前記側壁に前記導電性コンタクトを密着させるために効果的な量でジボランを含む請求項１０２記載の方法。
  104. 前記ボロンドープ窒化チタン層を形成するための前記ガス混合物は、前記絶縁性層のクラックを実質的になくすような熱ストレスのレベルを前記導電性コンタクトに与えるために効果的な量でジボランを含む請求項１０２記載の方法。
  105. 前記ボロンドープ窒化チタン層を形成するための前記ガス混合物は、前記基板内でアクティブエリアに効果的な量の導電率を与えるために効果的な量でアンモニアを含む請求項１００記載の方法。
  106. 半導体デバイスを形成する方法であって、
    導電性エリアを含むシリコン含有基板上に絶縁性層を形成するステップと、
    前記基板の前記導電性エリアを露出するように前記絶縁性層に、側壁を有する開口部を形成するステップと、
    前記開口部内で前記基板上にチタンシリサイドを含むシード層を形成するステップと、
    前記シード層上にボロンドープ窒化チタンを含む層を形成して前記開口部を充填するステップと、
    窒化チタンとボロンドープ窒化チタン材料との交互層で前記開口部を充填するステップと、
    を有し、
    前記ボロンドープ窒化チタン層は、２つの窒化チタン層間に挟まれ、前記ボロンドープ窒化チタン層は、前記開口部の前記側壁からの前記導電性コンタクトの剥離を実質的になくすように前記開口部内で前記絶縁性層を密着させるレベル、及び前記絶縁性層のクラックを実質的になくすような熱ストレスのレベルを前記導電性コンタクトに与えるために効果的な量のホウ素量と、前記導電性エリアとの効果的な電気的接触のために所定のレベルで前記コンタクトの導電性を維持するために効果的な窒素量とを含む方法。
  107. 高アスペクト比コンタクト開口部を充填する方法であって、
    シリコン含有基板と、表面及び、前記基板まで形成され、少なくとも約３：１のアスペクト比を有する少なくとも一つのコンタクト開口部を有しており、前記基板上に形成された絶縁性層とを有する基板を与えるステップと、
    前記コンタクト開口部内で前記基板表面上にチタンシリサイドを含むシード層を形成するステップと、
    前記シード層上に、窒化チタン層を含む２つの層間に挟まれたボロンドープ窒化チタンを含む層を有する多層膜を形成するステップと、
    を有する方法。
  108. 前記多層膜を形成するステップの後に、前記窒化チタン間に挟まれたボロンドープ窒化チタンのさらなる層を形成して前記開口部を充填するステップをさらに有する請求項１０７記載の方法。
  109. 前記コンタクト開口部が３：１又はそれより大きいアスペクト比及び約０．２５μｍ又はそれより小さい幅を有する請求項１０７記載の方法。
  110. 半導体デバイスの下地シリコン含有基板まで絶縁性層を通して延在する、側壁により規定されたコンタクト開口部内に配置されたボロンドープ窒化チタンを含む層と、前記開口部内で前記シリコン含有基板上に配置されたチタンシリサイドを含む層と、を有する導電性コンタクト。
  111. 前記開口部の前記側壁からの前記導電性コンタクトの剥離を実質的になくすように前記開口部内で前記絶縁性層に密着させるレベル及び前記絶縁性層のクラックを実質的になくすような熱ストレスのレベルを前記導電性コンタクトに与えるために効果的なホウ素量と、導電性エリアとの効果的な電気的接触のために所定のレベルで前記コンタクトの導電性を維持するために効果的な窒素量とを含む請求項１１０記載の導電性コンタクト。
  112. 前記コンタクト開口部が３：１又はそれより大きいアスペクト比を有する請求項１１１記載の導電性コンタクト。
  113. 前記コンタクト開口部が約０．２５μｍ又はそれより小さい幅を有する請求項１１１記載の導電性コンタクト。
  114. 前記導電性コンタクトは、局部相互接続、コンタクト、埋め込みコンタクト、ビア、プラグ及び充填トレンチからなる群より選ばれたものである請求項１１１記載の導電性コンタクト。
  115. 前記導電性コンタクトが２００オングストローム又はそれより大きい厚さを有する請求項１１１記載の導電性コンタクト。
  116. 前記導電性コンタクトが約１０００から約３０００オングストロームの厚さを有する請求項１１１記載の導電性コンタクト。
  117. 前記チタンシリサイド層が約２５０から約３００オングストロームの厚さを有する請求項１１１記載の導電性コンタクト。
  118. 非ドープ窒化チタンを含む２つの層間に挟まれた前記ボロンドープ窒化チタン層を有する請求項１１１記載の導電性コンタクト。
  119. ボロンドープ窒化チタン及び非ドープ窒化チタンの多層被覆層を有し、前記ボロンドープ窒化チタン層が前記非ドープ窒化チタン層間に挟まれた請求項１１１記載の導電性コンタクト。
  120. 前記導電性コンタクトのそれぞれの層が約１００から約５００オングストローム厚である請求項１１９記載の導電性コンタクト。
  121. 前記絶縁性層は、二酸化シリコン、リンケイ酸ガラス、ホウケイ酸ガラス及びホウリンケイ酸ガラスからなる群より選ばれた酸化物を含む請求項１１１記載の導電性コンタクト。
  122. 前記絶縁性層がホウリンケイ酸ガラスを含む請求項１１１記載の導電性コンタクト。
  123. 側壁を有する開口部内に配置され、下地シリコン含有基板まで絶縁性層を通して延在する、半導体デバイスの導電性コンタクトであって、前記導電性コンタクトは、前記シリコン含有基板上に配置されたチタンシリサイド層を覆うボロンドープ窒化チタン層を有し、前記開口部の前記側壁からの前記導電性コンタクトの剥離を実質的になくすように前記開口部内で前記絶縁性層に密着させるレベル及び前記絶縁性層のクラックを実質的になくすような熱ストレスのレベルを前記導電性コンタクトに与えるために効果的なホウ素量と、導電性エリアとの効果的な電気的接触のために所定のレベルで前記コンタクトの導電性を維持するために効果的な窒素量とを含む導電性コンタクト。
  124. 前記コンタクト開口部が３：１又はそれより大きいアスペクト比を有する請求項１２３記載の導電性コンタクト。
  125. 前記コンタクト開口部が約０．２５μｍ又はそれより小さい幅を有する請求項１２３記載の導電性コンタクト。
  126. 前記導電性コンタクトが２００オングストローム又はそれより大きい厚さを有する請求項１２３記載の導電性コンタクト。
  127. 非ドープ窒化チタンを含む２つの層間に挟まれた前記ボロンドープ窒化チタン層を有する請求項１２３記載の導電性コンタクト。
  128. ボロンドープ窒化チタン及び非ドープ窒化チタンの多層被覆層を有し、前記ボロンドープ窒化チタン層が前記非ドープ窒化チタン層間に挟まれた請求項１２３記載の導電性コンタクト。
  129. 半導体デバイスの導電性コンタクトであって、前記導電性コンタクトは、側壁を有し、下地シリコン含有基板まで絶縁性層を通して延在する開口部内に配置され、前記導電性コンタクトは、前記シリコン含有基板上に堆積されたチタンシリサイド層を覆うボロンドープ窒化チタン層を有し、少なくとも約２００オングストロームの厚さを有し、前記導電性コンタクトは、前記側壁からの剥離及び前記絶縁性層のクラックが実質的になく前記開口部の前記側壁に密着された導電性コンタクト。
  130. 半導体デバイスの導電性コンタクトであって、前記導電性コンタクトは、側壁を有し、下地シリコン含有基板まで絶縁性層を通して延在する開口部内に配置され、前記導電性コンタクトは、前記シリコン含有基板を覆うチタンシリサイド層と、非ドープ窒化チタンを含む２つの層間に挟まれたボロンドープ窒化チタンを含む層とを有する導電性コンタクト。
  131. 前記開口部の前記側壁からの前記導電性コンタクトの剥離を実質的になくすように前記開口部内で前記絶縁性層に密着させるレベル及び前記絶縁性層のクラックを実質的になくすような熱ストレスのレベルを前記導電性コンタクトに与えるために効果的なホウ素量と、導電性エリアとの効果的な電気的接触のために所定のレベルで前記コンタクトの導電性を維持するために効果的な窒素量とを含む請求項１３０記載の導電性コンタクト。
  132. 前記コンタクト開口部が３：１又はそれより大きいアスペクト比を有する請求項１３０記載の導電性コンタクト。
  133. 前記コンタクト開口部が約０．２５μｍ又はそれより小さい幅を有する請求項１３０記載の導電性コンタクト。
  134. 前記導電性コンタクトは、局部相互接続、コンタクト、埋め込みコンタクト、ビア、プラグ及び充填トレンチからなる群より選ばれたものである請求項１３０記載の導電性コンタクト。
  135. 前記導電性コンタクトが２００オングストローム又はそれより大きい厚さを有する請求項１３０記載の導電性コンタクト。
  136. 前記導電性コンタクトが約１０００から約３０００オングストロームの厚さを有する請求項１３０記載の導電性コンタクト。
  137. 前記チタンシリサイド層が約２５０から約３００オングストロームの厚さを有する請求項１３０記載の導電性コンタクト。
  138. ボロンドープ窒化チタン及び非ドープ窒化チタンの多層被覆層を有し、前記ボロンドープ窒化チタン層が前記非ドープ窒化チタン層間に挟まれた請求項１３０記載の導電性コンタクト。
  139. 前記導電性コンタクトのそれぞれの層が約１００から約５００オングストローム厚である請求項１３０記載の導電性コンタクト。
  140. 半導体デバイスの導電性コンタクトであって、前記導電性コンタクトは、側壁を有し、下地シリコン含有基板まで絶縁性層を通して延在する開口部内に配置され、前記導電性コンタクトは、前記シリコン含有基板を覆うチタンシリサイド層と、非ドープ窒化チタンを含む２つの層間に挟まれたボロンドープ窒化チタンを含む層とを有し、少なくとも約２００オングストロームの厚さを有し、前記導電性コンタクトは、前記開口部の前記側壁からの剥離及び前記絶縁性層のクラックを実質的になくすように前記絶縁層の密着レベルを有する導電性コンタクト。
  141. 半導体デバイスの下地シリコン含有基板まで絶縁性層を通して延在しており、側壁により規定されたコンタクト開口部内に配置され、ボロンドープ窒化チタンを含む層と、前記開口部内で前記シリコン含有基板を覆うチタンシリサイドを含む層と、を有する導電性コンタクトを有する半導体回路。
  142. 前記導電性コンタクトは、前記開口部の前記側壁からの前記導電性コンタクトの剥離を実質的になくすように前記開口部内で前記絶縁性層に密着させるレベル及び前記絶縁性層のクラックを実質的になくすような熱ストレスのレベルを前記導電性コンタクトに与えるために効果的なホウ素量と、前記基板内で導電性エリアとの効果的な電気的接触のために所定のレベルで前記コンタクトの導電性を維持するために効果的な窒素量とを含む請求項１４１記載の半導体回路。
  143. 前記コンタクト開口部が３：１又はそれより大きいアスペクト比を有する請求項１４１記載の半導体回路。
  144. 前記コンタクト開口部が約０．２５μｍ又はそれより小さい幅を有する請求項１４１記載の半導体回路。
  145. 前記導電性コンタクトが２００オングストローム又はそれより大きい厚さを有する請求項１４１記載の半導体回路。
  146. 前記導電性コンタクトが約１０００から約３０００オングストロームの厚さを有する請求項１４１記載の半導体回路。
  147. 前記導電性コンタクトは、非ドープ窒化チタンを含む２つの層間に挟まれた前記ボロンドープ窒化チタン層を有する請求項１４１記載の半導体回路。
  148. 前記導電性コンタクトは、ボロンドープ窒化チタン及び非ドープ窒化チタンの多層被覆層を有し、前記ボロンドープ層が前記非ドープ窒化チタン層間に挟まれた請求項１４１記載の半導体回路。
  149. 前記導電性コンタクトのそれぞれの層が約１００から約５００オングストローム厚である請求項１４８記載の半導体回路。
  150. 半導体デバイスの下地シリコン含有基板まで絶縁性層を通して延在する、側壁により規定された開口部内に配置されたボロンドープ窒化チタンを含む層と、前記開口部内で前記シリコン含有基板を覆うチタンシリサイド層と、を有する導電性コンタクトを有し、
    前記導電性コンタクトは、前記開口部の前記側壁からの前記導電性コンタクトの剥離を実質的になくすように前記開口部内で前記絶縁性層に密着させるレベル及び前記絶縁性層のクラックを実質的になくすような熱ストレスのレベルを前記導電性コンタクトに与えるために効果的なホウ素量と、前記基板内で導電性エリアとの効果的な電気的接触のために所定のレベルで前記コンタクトの導電性を維持するために効果的な窒素量とを含む半導体回路。
  151. 前記コンタクト開口部が３：１又はそれより大きいアスペクト比を有する請求項１５０記載の半導体回路。
  152. 前記コンタクト開口部が約０．２５μｍ又はそれより小さい幅を有する請求項１５０記載の半導体回路。
  153. 前記導電性コンタクトが２００オングストローム又はそれより大きい厚さを有する請求項１５０記載の半導体回路。
  154. 半導体デバイスの下地シリコン含有基板まで絶縁性層を通して延在する、側壁により規定されたコンタクト開口部内に配置され、非ドープ窒化チタンを含む２つの層間で挟まれたボロンドープ窒化チタンを含む層と、前記開口部内で前記シリコン含有基板を覆うチタンシリサイドを含む層と、を有する導電性コンタクトを有する半導体回路。
  155. 前記導電性コンタクトは、前記開口部の前記側壁からの前記導電性コンタクトの剥離を実質的になくすように前記開口部内で前記絶縁性層に密着させるレベル及び前記絶縁性層のクラックを実質的になくすような熱ストレスのレベルを前記導電性コンタクトに与えるために効果的なホウ素量と、導電性エリアとの効果的な電気的接触のために所定のレベルで前記コンタクトの導電性を維持するために効果的な窒素量とを含む請求項１５４記載の半導体回路。
  156. 前記コンタクト開口部が３：１又はそれより大きいアスペクト比を有する請求項１５４記載の半導体回路。
  157. 前記コンタクト開口部が約０．２５μｍ又はそれより小さい幅を有する請求項１５４記載の半導体回路。
  158. 前記導電性コンタクトは、局部相互接続、コンタクト、埋め込みコンタクト、ビア、プラグ及び充填トレンチからなる群より選ばれたものである請求項１５４記載の導電性コンタクト。
  159. 前記導電性コンタクトが２００オングストローム又はそれより大きい厚さを有する請求項１５４記載の半導体回路。
  160. 半導体デバイスの下地シリコン含有基板まで絶縁性層を通して延在する、側壁により規定されたコンタクト開口部内に配置され、非ドープ窒化チタンを含む２つの層間で挟まれたボロンドープ窒化チタンを含む層と、前記開口部内で前記シリコン含有基板を覆うチタンシリサイドを含む層と、を有する導電性コンタクトを有し、
    前記導電性コンタクトは、前記開口部の前記側壁からの前記導電性コンタクトの剥離を実質的になくすように前記開口部内で前記絶縁性層に密着させるレベル及び前記絶縁性層のクラックを実質的になくすような熱ストレスのレベルを前記導電性コンタクトに与えるために効果的なホウ素量と、導電性エリアとの効果的な電気的接触のために所定のレベルで前記コンタクトの導電性を維持するために効果的な窒素量とを含む半導体回路。
  161. 前記コンタクト開口部が３：１又はそれより大きいアスペクト比を有する請求項１６０記載の半導体回路。
  162. 前記コンタクト開口部が約０．２５μｍ又はそれより小さい幅を有する請求項１６０記載の半導体回路。
  163. 前記導電性コンタクトが２００オングストローム又はそれより大きい厚さを有する請求項１６０記載の半導体回路。
  164. メモリセルのアレイと、
    内部回路と、
    メモリアレイのシリコン含有導電性エリアを覆うチタンシリサイド層上のコンタクト開口部内に配置されたボロンドープ窒化チタンを含み、前記メモリアレイ及び内部回路に繋がれた少なくとも一つの概ね鉛直の導電性コンタクトと、
    を有する集積回路メモリデバイス。
  165. 前記開口部が側壁により規定され、前記導電性コンタクトは、前記開口部の前記側壁からの前記導電性コンタクトの剥離及び絶縁性層のクラックを実質的になくすように前記開口部内で前記絶縁性層に密着させるレベルを与えるために効果的なホウ素量と、前記メモリアレイの導電性エリアとの効果的な電気的接触のために所定のレベルで前記コンタクトの導電性を維持するために効果的な窒素量とを含む請求項１６４記載のメモリデバイス。
  166. 前記導電性エリアがトランジスタのソース／ドレインを含む請求項１６５記載のメモリデバイス。
  167. メモリセルのアレイと、
    内部回路と、
    メモリアレイのシリコン含有導電性エリアを覆うチタンシリサイド層上のコンタクト開口部内に配置された窒化チタンとボロンドープ窒化チタンとの交互層を含み、前記ボロンドープ窒化チタン層が窒化チタンの２つの層間に配置され、前記メモリアレイ及び内部回路に繋がれた少なくとも一つの概ね鉛直の導電性コンタクトと、
    を有する集積回路メモリデバイス。
  168. 前記開口部が側壁により規定され、前記導電性コンタクトは、前記開口部の前記側壁からの前記導電性コンタクトの剥離及び絶縁性層のクラックを実質的になくすように前記開口部内で前記絶縁性層に密着させるレベルを与えるために効果的なホウ素量と、前記メモリアレイの導電性エリアとの効果的な電気的接触のために所定のレベルで前記コンタクトの導電性を維持するために効果的な窒素量とを含む請求項１６７記載のメモリデバイス。
  169. 前記導電性エリアがトランジスタのソース／ドレインを含む請求項１６８記載のメモリデバイス。
JP2003517937A 2001-07-31 2002-07-30 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 Expired - Lifetime JP4168397B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/918,919 US6696368B2 (en) 2001-07-31 2001-07-31 Titanium boronitride layer for high aspect ratio semiconductor devices
PCT/US2002/024088 WO2003012860A2 (en) 2001-07-31 2002-07-30 Boron-doped titanium nitride layer for high aspect ratio semiconductor devices

Publications (3)

Publication Number Publication Date
JP2005527098A true JP2005527098A (ja) 2005-09-08
JP2005527098A5 JP2005527098A5 (ja) 2006-01-05
JP4168397B2 JP4168397B2 (ja) 2008-10-22

Family

ID=25441171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003517937A Expired - Lifetime JP4168397B2 (ja) 2001-07-31 2002-07-30 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層

Country Status (7)

Country Link
US (2) US6696368B2 (ja)
EP (1) EP1412976B1 (ja)
JP (1) JP4168397B2 (ja)
KR (1) KR100715389B1 (ja)
CN (1) CN100352035C (ja)
AT (1) ATE532212T1 (ja)
WO (1) WO2003012860A2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030036242A1 (en) * 2001-08-16 2003-02-20 Haining Yang Methods of forming metal-comprising materials and capacitor electrodes; and capacitor constructions
US6746952B2 (en) * 2001-08-29 2004-06-08 Micron Technology, Inc. Diffusion barrier layer for semiconductor wafer fabrication
US7067416B2 (en) * 2001-08-29 2006-06-27 Micron Technology, Inc. Method of forming a conductive contact
US7164165B2 (en) * 2002-05-16 2007-01-16 Micron Technology, Inc. MIS capacitor
US7150789B2 (en) * 2002-07-29 2006-12-19 Micron Technology, Inc. Atomic layer deposition methods
US6753271B2 (en) 2002-08-15 2004-06-22 Micron Technology, Inc. Atomic layer deposition methods
US6890596B2 (en) * 2002-08-15 2005-05-10 Micron Technology, Inc. Deposition methods
US6673701B1 (en) * 2002-08-27 2004-01-06 Micron Technology, Inc. Atomic layer deposition methods
KR100487563B1 (ko) * 2003-04-30 2005-05-03 삼성전자주식회사 반도체 소자 및 그 형성 방법
US7233073B2 (en) * 2003-07-31 2007-06-19 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US7358172B2 (en) * 2006-02-21 2008-04-15 International Business Machines Corporation Poly filled substrate contact on SOI structure
CN103022163A (zh) * 2011-09-22 2013-04-03 比亚迪股份有限公司 一种晶硅太阳能电池及其制备方法
EP3032575B1 (en) * 2014-12-08 2020-10-21 IMEC vzw Method for forming an electrical contact.
US10854505B2 (en) * 2016-03-24 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Removing polymer through treatment
US10355139B2 (en) 2016-06-28 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device with amorphous barrier layer and method of making thereof
US10361213B2 (en) * 2016-06-28 2019-07-23 Sandisk Technologies Llc Three dimensional memory device containing multilayer wordline barrier films and method of making thereof
US20180331118A1 (en) * 2017-05-12 2018-11-15 Sandisk Technologies Llc Multi-layer barrier for cmos under array type memory device and method of making thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267220A (ja) 1992-03-19 1993-10-15 Sony Corp 半導体装置の密着層及びメタルプラグ形成方法
US5747116A (en) 1994-11-08 1998-05-05 Micron Technology, Inc. Method of forming an electrical contact to a silicon substrate
US5946594A (en) 1996-01-02 1999-08-31 Micron Technology, Inc. Chemical vapor deposition of titanium from titanium tetrachloride and hydrocarbon reactants
FR2744461B1 (fr) * 1996-02-01 1998-05-22 Tecmachine Nitrure de titane dope par du bore, revetement de substrat a base de ce nouveau compose, possedant une durete elevee et permettant une tres bonne resistance a l'usure, et pieces comportant un tel revetement
US5908947A (en) 1996-02-09 1999-06-01 Micron Technology, Inc. Difunctional amino precursors for the deposition of films comprising metals
US5990021A (en) 1997-12-19 1999-11-23 Micron Technology, Inc. Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture
US5700716A (en) 1996-02-23 1997-12-23 Micron Technology, Inc. Method for forming low contact resistance contacts, vias, and plugs with diffusion barriers
JPH09306870A (ja) 1996-05-15 1997-11-28 Nec Corp バリア膜の形成方法
US5977636A (en) 1997-01-17 1999-11-02 Micron Technology, Inc. Method of forming an electrically conductive contact plug, method of forming a reactive or diffusion barrier layer over a substrate, integrated circuitry, and method of forming a layer of titanium boride
US5976976A (en) 1997-08-21 1999-11-02 Micron Technology, Inc. Method of forming titanium silicide and titanium by chemical vapor deposition
US5856237A (en) * 1997-10-20 1999-01-05 Industrial Technology Research Institute Insitu formation of TiSi2/TiN bi-layer structures using self-aligned nitridation treatment on underlying CVD-TiSi2 layer
US6037252A (en) 1997-11-05 2000-03-14 Tokyo Electron Limited Method of titanium nitride contact plug formation
US6156638A (en) 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
KR100331261B1 (ko) * 1998-12-30 2002-08-22 주식회사 하이닉스반도체 반도체장치의 제조 방법
US6086442A (en) 1999-03-01 2000-07-11 Micron Technology, Inc. Method of forming field emission devices
US6329670B1 (en) 1999-04-06 2001-12-11 Micron Technology, Inc. Conductive material for integrated circuit fabrication
US6200649B1 (en) * 1999-07-21 2001-03-13 Southwest Research Institute Method of making titanium boronitride coatings using ion beam assisted deposition
US6635939B2 (en) 1999-08-24 2003-10-21 Micron Technology, Inc. Boron incorporated diffusion barrier material
DE10019164A1 (de) 2000-04-12 2001-10-18 Mannesmann Ag SIM-Lock auf bestimmte IMSI-Bereiche einer SIM-Karte für Prepaid- und Postpaid-Karten
US7067416B2 (en) * 2001-08-29 2006-06-27 Micron Technology, Inc. Method of forming a conductive contact
US6746952B2 (en) * 2001-08-29 2004-06-08 Micron Technology, Inc. Diffusion barrier layer for semiconductor wafer fabrication

Also Published As

Publication number Publication date
US6822299B2 (en) 2004-11-23
ATE532212T1 (de) 2011-11-15
KR100715389B1 (ko) 2007-05-08
US20030075802A1 (en) 2003-04-24
WO2003012860A2 (en) 2003-02-13
CN100352035C (zh) 2007-11-28
EP1412976B1 (en) 2011-11-02
US20030025206A1 (en) 2003-02-06
EP1412976A2 (en) 2004-04-28
WO2003012860A3 (en) 2003-11-27
CN1539164A (zh) 2004-10-20
US6696368B2 (en) 2004-02-24
KR20040019102A (ko) 2004-03-04
JP4168397B2 (ja) 2008-10-22

Similar Documents

Publication Publication Date Title
US20060246714A1 (en) Method of forming a conductive contact
US6255209B1 (en) Methods of forming a contact having titanium formed by chemical vapor deposition
KR100546943B1 (ko) 반도체장치형성방법
US5447887A (en) Method for capping copper in semiconductor devices
US6940172B2 (en) Chemical vapor deposition of titanium
JP4168397B2 (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
US6746952B2 (en) Diffusion barrier layer for semiconductor wafer fabrication
US5977636A (en) Method of forming an electrically conductive contact plug, method of forming a reactive or diffusion barrier layer over a substrate, integrated circuitry, and method of forming a layer of titanium boride
US6433434B1 (en) Apparatus having a titanium alloy layer
US6245674B1 (en) Method of forming a metal silicide comprising contact over a substrate
KR100289515B1 (ko) 베리어 메탈층 및 그 형성방법
KR100543653B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100499401B1 (ko) 반도체 소자의 금속배선 형성방법
KR100607756B1 (ko) 반도체 소자의 텅스텐 콘택 전극 제조 방법
KR100406562B1 (ko) 금속배선형성방법
KR20000031041A (ko) 반도체 장치의 적층플러그 형성 방법
KR20010048188A (ko) 텅스텐 플러그 형성방법
KR20000000846A (ko) 다층 배선을 가지는 반도체 장치의 형성 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071004

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071004

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080617

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080724

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4168397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term