KR20010048188A - 텅스텐 플러그 형성방법 - Google Patents

텅스텐 플러그 형성방법 Download PDF

Info

Publication number
KR20010048188A
KR20010048188A KR1019990052768A KR19990052768A KR20010048188A KR 20010048188 A KR20010048188 A KR 20010048188A KR 1019990052768 A KR1019990052768 A KR 1019990052768A KR 19990052768 A KR19990052768 A KR 19990052768A KR 20010048188 A KR20010048188 A KR 20010048188A
Authority
KR
South Korea
Prior art keywords
thin film
cobalt
titanium
silicon substrate
tungsten
Prior art date
Application number
KR1019990052768A
Other languages
English (en)
Inventor
이남권
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990052768A priority Critical patent/KR20010048188A/ko
Publication of KR20010048188A publication Critical patent/KR20010048188A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 텅스텐 플러그 형성방법에 관한 것으로서, 본 발명의 텅스텐 화학 기상 퇴적방법은 실리콘 기판 상의 절연층에 홀을 형성하는 단계와 상기 결과물 상에 균일한 두께로 코발트 박막을 도포하는 단계와 상기 코발트 박막이 고온 산화반응하여 코발트-실리사이드 박막을 형성하는 단계와 상기 코발트-실리사이드 박막 상에 티타늄 박막을 도포하는 단계와 상기 티타늄 박막 상에 균일한 두께로 티타늄 질화막을 도포하는 단계와 상기 홀이 충분히 채워지도록 텅스텐을 퇴적하는 단계를 구비하는 것을 특징으로 한다.
따라서, 본 발명에서는 실리콘 기판의 상부면과 티타늄 박막 사이에 코발트-실리사이드 박막을 형성하여 결함으로 작용하는 티타늄-실리사이드의 형성을 차단하고 접촉 저항값을 낮출 수 있다.

Description

텅스텐 플러그 형성방법{Tungsten Plug Forming Method}
본 발명은 텅스텐 플러그 형성방법에 관한 것으로서, 보다 상세하게는 실리콘 기판과 티타늄 박막 사이에 코발트-실리사이드 박막을 형성함으로써 실리콘 기판의 상부면과 티타늄 박막이 반응하여 결함으로 작용하는 티타늄-실리사이드의 형성을 차단할 수 있는 텅스텐 플러그 형성방법에 관한 것이다.
반도체 장치의 고집적화로 소자의 크기가 미세화 되어감에 따라 콘텍홀이나 비아홀의 형상비(aspect ratio)가 증가되었다. 따라서, 기존의 알루미늄 데포지션 기술로는 콘택홀이나 비아홀을 잘 메울 수 없으므로 텅스텐 CVD에 의해 콘택홀이나 비아홀에 텅스텐 플러그를 형성하는 방식을 널리 사용하고 있다.
일반적으로 텅스텐 플러그의 형성은 실리콘 기판 상에 도전층을 형성한 다음에 표면이 평탄하게 절연층을 덮는다. 이 절연층에 콘텍홀 또는 비아홀을 형성한 후에 웨이퍼 전면에 티탄늄(Ti)/질화티타늄(TiN)의 장벽층을 도포한다. 이어서, 장벽층 상에 텅스텐을 CVD에 의해 콘택홀이나 비아홀을 충분히 메울 수 있을 정도로 두껍게 텅스텐을 퇴적한다. 퇴적된 텅스텐층의 표면을 에치백 공정 또는 화학 기계적 연마(CMP : Chemical Mechanical Polishing)방식에 의해 절연층의 표면이 노출될 때까지 평탄하게 연마함으로써 콘택홀이나 비아홀 내에 텅스텐 플러그가 형성된다.
도 1은 종래의 기술에 따른 텅스텐 플러그를 형성하는 공정도이다.
도 1(A)에서, 실리콘 기판(101) 상에 형성된 절연층(103)에 콘택홀(105)을 형성한다. 도 1(B)에서, 실리콘 기판(101) 상에 티타늄을 스퍼터링 방식으로 균일하게 도포하여 티타늄 박막(107)을 형성한다. 도 1(C)에서, 질화티타늄을 스퍼터링 방법으로 균일하게 도포하여 질화티타늄 박막(109)를 형성한다. 이들 두 막이 장벽층으로 제공된다. 도 1(D)에서, 장벽층이 형성된 실리콘 기판(101)을 텅스텐 화학퇴적법(CVD) 장비의 공정으로 콘택홀(105)에 텅스텐을 퇴적하여 텅스텐 플러그(111)를 형성한다.
그러나, 이러한 종래의 방법은 실리콘 기판과 티타늄 박막이 반응을 하여 티타늄-실리사이드(TiSix)를 형성하여 부피 팽창을 하여 장벽층이 들뜨게 된다. 티타늄-실리사이드는 질화티타늄 박막에 영향을 미쳐서 균일한 박막 형성을 저해한다. 특히, 치밀하지 못한 하부 장벽층으로 텅스텐이 침입하여 실리콘과 반응하여 텅스텐-실리사이드가 형성함으로서 소자 결함을 발생하게 되므로 수율을 저하시키는 원인을 초래하며 접촉 저항값(Rc)을 높이는 단점이 있다.
따라서, 본 발명의 목적은 상술한 문제점을 해소하기 위하여 본 발명에서는 실리콘 기판과 티타늄 박막 사이에 코발트-실리사이드 박막을 형성함으로써 실리콘과 티타늄 박막이 반응하여 결함으로 작용하는 티타늄-실리사이드의 형성을 차단할 수 있고 접촉 저항값을 낮출 수 있는 텅스텐 플러그 형성방법을 제공하는 데 있다.
도 1은 종래의 기술에 따른 텅스텐 플러그를 형성하는 공정도.
도 2는 본 발명에 의한 텅스텐 플러그를 형성하는 공정도.
* 도면의 주요 부분에 대한 부호의 설명 *
201 : 실리콘 기판 203 : 절연막
205 : 콘택홀 207 : 코발트 박막
209 : 텅스텐-실리사이드 박막 211 : 티타늄 박막
213 : 질화티타늄 박막 215 : 텅스텐 플러그
이와 같은 목적을 달성하기 위한 본 발명의 방법은 실리콘 기판 상의 절연층에 홀을 형성하는 단계와 상기 결과물 상에 균일한 두께로 코발트 박막을 도포하는 단계와 상기 코발트 박막이 고온 산화반응하여 코발트-실리사이드 박막을 형성하는 단계와 상기 코발트-실리사이드 박막 상에 티타늄 박막을 도포하는 단계와 상기 티타늄 박막 상에 균일한 두께로 티타늄 질화막을 도포하는 단계와 상기 홀이 충분히 채워지도록 텅스텐을 퇴적하는 단계를 구비하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 의하여 더욱 상세히 설명한다.
도 2는 본 발명에 의한 텅스텐 플러그를 형성하는 공정도이다.
도 2(A)에서, 실리콘 기판(201) 상에 형성된 절연층(203)에 콘택홀(205)을 형성한다. 도 2(B)에서, 실리콘 기판(201) 상에 코발트 박막(207)을 스퍼터링 방식으로 균일하게 도포한다. 도 2(C)에서, 약 470℃로 90초간 유지하여 실리콘 기판(201)의 상부면과 코발트 박막(207)이 반응하여 코발트-실리사이드 박막(CoSix)(209)을 형성한다. 도 2(D)에서 코발트-실리사이드 박막 상에 티타늄을 스퍼터링 방식으로 균일하게 도포하여 티타늄 박막(211)을 형성한다. 도 (E)에서, 질화티타늄을 스퍼터링 방법으로 균일하게 도포하여 티타늄 질화막(213)를 형성한다. 이들 두 막이 장벽층으로 제공된다. 도 2(F)에서, 장벽층이 형성된 실리콘 기판(201)을 텅스텐 CVD 장비의 공정 으로 콘택홀(205)에 텅스텐을 퇴적하여 텅스텐 플러그(215)를 형성한다.
도면 및 상세한 설명에서 본 발명의 바람직한 기술을 설명했는데, 이는 이하의 청구범위에 개시되어 있는 발명의 범주로 이를 제한하고자 하는 목적이 아니다.따라서 본 발명은 청구사항에 한정되지 않고 당업자의 수준에서 그 변형 및 개량이 가능하다.
상술한 바와 같이, 본 발명에서는 실리콘 기판과 티타늄 박막 사이에 코발트-실리사이드 박막을 형성함으로써 실리콘 기판의 상부면과 티타늄 박막이 반응하여 결함으로 작용하는 티타늄-실리사이드의 형성을 차단할 수 있고 접촉 저항값을 낮출 수 있다.

Claims (2)

  1. 실리콘 기판 상의 절연층에 콘택홀을 형성하는 단계;
    상기 결과물 상에 균일한 두께로 코발트 박막을 도포하는 단계;
    상기 코발트 박막이 고온 산화반응하여 코발트-실리사이드 박막을 형성하는 단계:
    상기 코발트-실리사이드 박막 상에 티타늄 박막을 도포하는 단계;
    상기 티타늄 박막 상에 균일한 두께로 티타늄 질화막을 도포하는 단계;
    상기 콘택홀이 충분히 채워지도록 텅스텐을 퇴적하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 텅스텐 플러그 형성방법.
  2. 제 1 항에 있어서,
    상기 코발트-실리사이드 박막을 형성하기 위한 온도는 약 470℃, 시간은 약 90초로 유지하는 것을 특징으로 하는 텅스텐 화학 기상 퇴적방법.
KR1019990052768A 1999-11-25 1999-11-25 텅스텐 플러그 형성방법 KR20010048188A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990052768A KR20010048188A (ko) 1999-11-25 1999-11-25 텅스텐 플러그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990052768A KR20010048188A (ko) 1999-11-25 1999-11-25 텅스텐 플러그 형성방법

Publications (1)

Publication Number Publication Date
KR20010048188A true KR20010048188A (ko) 2001-06-15

Family

ID=19621846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990052768A KR20010048188A (ko) 1999-11-25 1999-11-25 텅스텐 플러그 형성방법

Country Status (1)

Country Link
KR (1) KR20010048188A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7101791B2 (en) 2003-12-24 2006-09-05 Hynix Semiconductor Inc. Method for forming conductive line of semiconductor device
KR20190024532A (ko) * 2017-08-31 2019-03-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 코발트 기반 상호접속용 비아 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7101791B2 (en) 2003-12-24 2006-09-05 Hynix Semiconductor Inc. Method for forming conductive line of semiconductor device
KR20190024532A (ko) * 2017-08-31 2019-03-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 코발트 기반 상호접속용 비아 및 그 제조 방법
US10553481B2 (en) 2017-08-31 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Vias for cobalt-based interconnects and methods of fabrication thereof
US11404309B2 (en) 2017-08-31 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Vias for cobalt-based interconnects and methods of fabrication thereof
US11908735B2 (en) 2017-08-31 2024-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Vias for cobalt-based interconnects and methods of fabrication thereof

Similar Documents

Publication Publication Date Title
KR100390952B1 (ko) 커패시터 제조 방법
KR20020059516A (ko) 반도체 집적 회로의 제조 방법
JP4168397B2 (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
JPH11150087A (ja) 窒化チタン障壁層の形成方法及び窒化チタン障壁層を含む半導体デバイス
US6888252B2 (en) Method of forming a conductive contact
KR20050011479A (ko) 반도체 소자의 텅스텐 콘택플러그 형성방법
US6649518B2 (en) Method of forming a conductive contact
US6433434B1 (en) Apparatus having a titanium alloy layer
KR100289515B1 (ko) 베리어 메탈층 및 그 형성방법
US6245674B1 (en) Method of forming a metal silicide comprising contact over a substrate
KR20040047503A (ko) 알루미늄 금속 배선 형성방법
KR20010048188A (ko) 텅스텐 플러그 형성방법
KR100499401B1 (ko) 반도체 소자의 금속배선 형성방법
KR100463236B1 (ko) 반도체소자의 베리어메탈
KR100420406B1 (ko) 티타늄질화막의 산소 충진 방법
US6316355B1 (en) Method for forming metal wire using titanium film in semiconductor device having contact holes
JPH1074709A (ja) 半導体装置とその製造方法
KR100800136B1 (ko) 반도체 소자의 제조방법
KR100437619B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20010011307A (ko) 지르코늄다이보라이드 확산방지막을 이용한 반도체 소자의 금속배선 형성 방법
KR100307539B1 (ko) 커패시터 제조방법
KR20020056293A (ko) 반도체 소자의 금속배선 형성방법
KR100728965B1 (ko) 반도체 소자의 제조방법
KR100464652B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100257153B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination