KR100307539B1 - 커패시터 제조방법 - Google Patents
커패시터 제조방법 Download PDFInfo
- Publication number
- KR100307539B1 KR100307539B1 KR1019990045354A KR19990045354A KR100307539B1 KR 100307539 B1 KR100307539 B1 KR 100307539B1 KR 1019990045354 A KR1019990045354 A KR 1019990045354A KR 19990045354 A KR19990045354 A KR 19990045354A KR 100307539 B1 KR100307539 B1 KR 100307539B1
- Authority
- KR
- South Korea
- Prior art keywords
- plug
- expose
- forming
- insulating film
- lower electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000003990 capacitor Substances 0.000 title abstract description 16
- 230000004888 barrier function Effects 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 238000000992 sputter etching Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000004020 conductor Substances 0.000 claims abstract description 4
- 239000007772 electrode material Substances 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 claims description 6
- 229910019897 RuOx Inorganic materials 0.000 claims description 4
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 238000000206 photolithography Methods 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 125000002524 organometallic group Chemical group 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910018509 Al—N Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 커패시터 제조방법에 관한 것으로, 종래에는 BST 유전막의 형성전에 하부전극과 제2절연막이 노출됨에 따라 하부전극상에 형성된 유전막과 제2절연막 상에 형성된 유전막의 조성 및 두께가 서로 상이하여 커패시터 특성의 신뢰성이 저하되는 문제점이 있었다. 따라서, 본 발명은 소자가 형성된 반도체기판 상에 제1절연막을 형성한 다음 일부를 식각하여 소자의 특정영역이 노출되도록 콘택홀을 형성하고, 도전물질을 채워 플러그를 형성하는 공정과; 상기 플러그가 형성된 구조물의 상부전면에 제2절연막을 형성한 다음 플러그가 노출되도록 식각하고, 상부전면에 배리어층을 증착 및 스퍼터 식각하여 제2절연막의 식각된 상부 모서리를 노출시키는 공정과; 상기 결과물의 상부전면에 하부전극물질을 증착 및 스퍼터 식각하여 제2절연막의 식각된 상부 모서리를 노출시키는 공정과; 상기 결과물의 상부전면에 BST 유전막을 형성한 다음 그 상부에 상부전극을 형성하는 공정으로 이루어지는 커패시터 제조방법을 제공하여 배리어층과 하부전극을 순차적으로 증착 및 스퍼터 식각함에 따라 셀들을 서로 전기적으로 격리시키기 위한 사진식각공정이 요구되지 않아 공정 단순화에 기여하여 제조비용을 절감할 수 있으며, 제2절연막의 노출되는 영역이 미세해짐에 따라 조성변화가 없고, 두께 균일도가 우수한 BST 유전막을 형성하여 커패시터 특성의 신뢰성을 향상시킬 수 있는 효과가 있다.
Description
본 발명은 커패시터 제조방법에 관한 것으로, 특히 유기금속 화학증착법(metalorganic chemical vapor deposition : MOCVD)을 통해 형성되는 (Ba,Sr)TiO3(이하, BST) 유전막의 조성변화를 억제하기에 적당하도록 한 커패시터 제조방법에 관한 것이다.
통상적으로, 커패시터에 적용되는 유전막은 SiO2, Si3N4및 계속 연구가 진행중인 Ta2O5, BST 등이 있으며, 최근들어 디램(dynamic random access memory : DRAM)이 고집적화 됨에 따라 스퍼터(sputter) 방식의 유전막이 스텝 커버리지(step coverage) 측면에서 매우 열악하여 적용이 배제되고 있으며, 유기금속 화학증착법을 이용한 BST 유전막을 적용한 커패시터의 개발이 진행되고 있다. 따라서, 다른 유전막에 비해 수십배 이상의 유전상수를 얻을 수 있는 BST가 기가 디램(Giga DRAM) 이상에 사용될 수 있는것으로 알려져 있다. 이와같은 BST 유전막을 이용한 종래의 커패시터 제조방법을 첨부한 도1a 내지 도1d의 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도1a에 도시한 바와같이 소자(미도시)가 형성된 반도체기판(1) 상에 제1절연막(2)을 형성하고, 일부를 식각하여 소자의 특정영역이 노출되도록 콘택홀을 형성한 다음 폴리실리콘과 같은 도전성물질을 증착 및 식각하여 콘택홀을 채워 플러그(3)를 형성하고, 상부전면에 제2절연막(4)을 형성한 다음 일부를 습식식각하여 상기 플러그(3)가 노출되도록 콘택홀을 형성한다.
그리고, 도1b에 도시한 바와같이 상기 플러그(3)가 노출되도록 콘택홀이 형성된 결과물의 상부전면에 배리어층(5)과 하부전극(6)을 순차적으로 형성한다. 이때, 배리어층(5)은 하부전극(6)과 플러그(3)의 반응을 억제하기 위하여 형성한다.
그리고, 도1c에 도시한 바와같이 상기 제2절연막(4)의 상부에 형성된 배리어층(5) 및 하부전극(6)을 사진식각을 통해 에치-백(etch-back)한다.
그리고, 도1d에 도시한 바와같이 상기 결과물의 상부에 BST 유전막(7)을 유기금속 화학기상증착법으로 저온공정을 적용하여 형성한 다음 상부에 상부전극(8)을 형성한다. 이때, BST 유전막(7)을 저온공정으로 형성하는 이유는 고온공정에 비해 파티클(particle)의 발생이 적고, 스텝 커버리지 특성이 우수하기 때문이다.
이후에, 상기 상부전극(8)과 BST 유전막(7)을 사진식각을 통해 선택적으로 식각하여 커패시터의 제조를 완료한다.
그러나, 상기한 바와같은 종래의 커패시터 제조방법은 BST 유전막의 형성전에 하부전극과 제2절연막이 노출됨에 따라 하부전극상에 형성된 유전막과 제2절연막 상에 형성된 유전막의 조성 및 두께가 서로 상이하여 커패시터 특성의 신뢰성이 저하되는 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 BST 유전막의 조성변화를 억제함과 아울러 공정을 단순화할수 있는 커패시터 제조방법을 제공하는데 있다.
도1a 내지 도1d는 종래의 커패시터 제조방법을 보인 수순단면도.
도2a 내지 도2c는 본 발명의 일 실시예를 보인 수순단면도.
***도면의 주요부분에 대한 부호의 설명***
11:반도체기판 12:제1절연막
13:플러그 14:제2절연막
15:배리어층 16:하부전극
17:BST 유전막 18:상부전극
상기한 바와같은 본 발명의 목적을 달성하기 위한 커패시터 제조방법은 소자가 형성된 반도체기판 상에 제1절연막을 형성한 다음 일부를 식각하여 소자의 특정영역이 노출되도록 콘택홀을 형성하고, 도전물질을 채워 플러그를 형성하는 공정과; 상기 플러그가 형성된 구조물의 상부전면에 제2절연막을 형성한 다음 플러그가 노출되도록 식각하고, 상부전면에 배리어층을 증착 및 스퍼터 식각하여 제2절연막의 식각된 상부 모서리를 노출시키는 공정과; 상기 결과물의 상부전면에 하부전극물질을 증착 및 스퍼터 식각하여 제2절연막의 식각된 상부 모서리를 노출시키는 공정과; 상기 결과물의 상부전면에 BST 유전막을 형성한 다음 그 상부에 상부전극을 형성하는 공정을 구비하여 이루어지는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 커패시터 제조방법을 첨부한 도2a 내지 도2c의 수순단면도를 일 실시예로 하여 상세히 설명하면 다음과 같다.
먼저, 도2a에 도시한 바와같이 소자(미도시)가 형성된 반도체기판(11) 상에 제1절연막(12)을 형성하고, 일부를 식각하여 소자의 특정영역이 노출되도록 콘택홀을 형성한 다음 폴리실리콘과 같은 도전성물질을 증착 및 식각하여 콘택홀을 채워 플러그(13)를 형성하고, 상부전면에 제2절연막(14)을 형성한 다음 일부를 습식식각하여 상기 플러그(13)가 노출되도록 콘택홀을 형성한다. 이때, 플러그(13)는 일반적인 폴리실리콘을 통해 형성할 수 있으며, 콘택저항을 고려하여 TiN 막을 적용할 수 있다.
그리고, 도2b에 도시한 바와같이 상기 플러그(13)가 노출되도록 콘택홀이 형성된 결과물의 상부전면에 배리어층(15)을 증착 및 스퍼터 식각하여 상기 제2절연막(14)의 식각된 상부 모서리를 노출시킨 다음 다시 상부전면에 하부전극(16)을 증착 및 스퍼터 식각한다. 이때, 상기 배리어층(15)과 하부전극(16)을 순차적으로 증착 및 스퍼터 식각함에 따라 셀들을 서로 전기적으로 격리시키기 위한 사진식각공정이 요구되지 않으며, 배리어층(15)은 내열성이 우수한 TiN 등의 2원계 질화(nitride) 계열의 물질 또는 내산화성을 높이기 위하여 TiSiN, Ti-Al-N 등의 3원계 질화 계열의 물질을 적용할 수 있고, 하부전극(16)은 Pt, Ru, RuOx, IrOx 등과 같이 일함수(work function)가 큰 물질들을 적용할 수 있다.
그리고, 도2c에 도시한 바와같이 상기 하부전극(16) 및 노출된 제2절연막(14) 상에 BST 유전막(17)을 유기금속 화학기상증착법으로 저온공정을 적용하여 형성한 다음 상부에 상부전극(18)을 형성한다. 이때, BST 유전막(17)은 종래에 설명한 바와같은 이유로 저온공정으로 형성하며, 상부전극(18)은 상기 하부전극(16)처럼 Pt, Ru, RuOx, IrOx 등과 같이 일함수가 큰 물질들을 적용할 수 있다.
이후에, 상기 상부전극(18), BST 유전막(17), 하부전극(16) 및 배리어층(15)을 사진식각을 통해 선택적으로 식각하여 커패시터의 제조를 완료한다.
상기한 바와같은 본 발명에 의한 커패시터 제조방법은 배리어층과 하부전극을 순차적으로 증착 및 스퍼터 식각함에 따라 셀들을 서로 전기적으로 격리시키기 위한사진식각공정이 요구되지 않아 공정 단순화에 기여하여 제조비용을 절감할 수 있으며, 제2절연막의 노출되는 영역이 미세해짐에 따라 조성변화가 없고, 두께 균일도가 우수한 BST 유전막을 형성하여 커패시터 특성의 신뢰성을 향상시킬 수 있는 효과가 있다.
Claims (4)
- 소자가 형성된 반도체기판 상에 제1절연막을 형성한 다음 일부를 식각하여 소자의 특정영역이 노출되도록 콘택홀을 형성하고, 도전물질을 채워 플러그를 형성하는 공정과; 상기 플러그가 형성된 구조물의 상부전면에 제2절연막을 형성한 다음 플러그가 노출되도록 식각하고, 상부전면에 배리어층을 증착 및 스퍼터 식각하여 제2절연막의 식각된 상부 모서리를 노출시키는 공정과; 상기 결과물의 상부전면에 하부전극물질을 증착 및 스퍼터 식각하여 제2절연막의 식각된 상부 모서리를 노출시키는 공정과; 상기 결과물의 상부전면에 BST 유전막을 형성한 다음 그 상부에 상부전극을 형성하는 공정을 구비하여 이루어지는 것을 특징으로 하는 커패시터 제조방법.
- 제 1 항에 있어서, 상기 배리어층은 2원계 또는 3원계 질화 계열의 물질을 적용하여 형성한 것을 특징으로 하는 커패시터 제조방법.
- 제 1 항에 있어서, 상기 하부전극은 Pt, Ru, RuOx, IrOx 중에 선택된 하나의 물질을 적용하여 형성한 것을 특징으로 하는 커패시터 제조방법.
- 제 1 항에 있어서, 상기 상부전극은 Pt, Ru, RuOx, IrOx 중에 선택된 하나의 물질을 적용하여 형성한 것을 특징으로 하는 커패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990045354A KR100307539B1 (ko) | 1999-10-19 | 1999-10-19 | 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990045354A KR100307539B1 (ko) | 1999-10-19 | 1999-10-19 | 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010037696A KR20010037696A (ko) | 2001-05-15 |
| KR100307539B1 true KR100307539B1 (ko) | 2001-11-02 |
Family
ID=19615958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990045354A KR100307539B1 (ko) | 1999-10-19 | 1999-10-19 | 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100307539B1 (ko) |
-
1999
- 1999-10-19 KR KR1019990045354A patent/KR100307539B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010037696A (ko) | 2001-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100390952B1 (ko) | 커패시터 제조 방법 | |
| US5573979A (en) | Sloped storage node for a 3-D dram cell structure | |
| US6171925B1 (en) | Capacitor, and methods for forming a capacitor | |
| KR100695026B1 (ko) | 이중 다마스크 캐패시터를 갖는 집적 회로 디바이스 및 관련 제조 방법 | |
| KR100331570B1 (ko) | 전기도금법을 이용한 반도체 메모리 소자의 커패시터제조방법 | |
| US5576928A (en) | High-dielectric-constant material electrodes comprising thin platinum layers | |
| US6521494B2 (en) | Method of manufacturing semiconductor devices utilizing underlayer-dependency of deposition of capacitor electrode film, and semiconductor device | |
| US5918118A (en) | Dual deposition methods for forming contact metallizations, capacitors, and memory devices | |
| US6344964B1 (en) | Capacitor having sidewall spacer protecting the dielectric layer | |
| US20020135071A1 (en) | Integrated circuit device contact plugs having a liner layer that exerts compressive stress thereon and methods of manufacturing same | |
| US6162671A (en) | Method of forming capacitors having high dielectric constant material | |
| US5742472A (en) | Stacked capacitors for integrated circuit devices and related methods | |
| US6187622B1 (en) | Semiconductor memory device and method for producing the same | |
| US6218258B1 (en) | Method for fabricating semiconductor device including capacitor with improved bottom electrode | |
| US6180970B1 (en) | Microelectronic devices including ferroelectric capacitors with lower electrodes extending into contact holes | |
| US6395601B2 (en) | Method for forming a lower electrode for use in a semiconductor device | |
| US20040089891A1 (en) | Semiconductor device including electrode or the like having opening closed and method of manufacturing the same | |
| US6451666B2 (en) | Method for forming a lower electrode by using an electroplating method | |
| JP2002026135A (ja) | 半導体素子のキャパシタ製造方法 | |
| JP2000208743A (ja) | ジュアルダマシ―ンコンデンサを備えた集積回路デバイスおよびこれを製造するための関連する方法 | |
| KR100307539B1 (ko) | 커패시터 제조방법 | |
| KR0161451B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR100541374B1 (ko) | 백금 하부전극을 구비하는 캐패시터 제조 방법 | |
| KR100519375B1 (ko) | 반도체 소자의 캐패시터 및 제조 방법 | |
| KR100614578B1 (ko) | 반도체 소자의 고유전체 캐패시터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090727 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |