KR100253578B1 - 반도체 장치의 평탄화층 제조방법 - Google Patents

반도체 장치의 평탄화층 제조방법 Download PDF

Info

Publication number
KR100253578B1
KR100253578B1 KR1019930027767A KR930027767A KR100253578B1 KR 100253578 B1 KR100253578 B1 KR 100253578B1 KR 1019930027767 A KR1019930027767 A KR 1019930027767A KR 930027767 A KR930027767 A KR 930027767A KR 100253578 B1 KR100253578 B1 KR 100253578B1
Authority
KR
South Korea
Prior art keywords
insulating film
semiconductor device
interlayer insulating
manufacturing
interlayer dielectric
Prior art date
Application number
KR1019930027767A
Other languages
English (en)
Other versions
KR950021149A (ko
Inventor
김시범
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019930027767A priority Critical patent/KR100253578B1/ko
Publication of KR950021149A publication Critical patent/KR950021149A/ko
Application granted granted Critical
Publication of KR100253578B1 publication Critical patent/KR100253578B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치의 평탄화층 제조 방법에 관한것으로서, 절연기판상에 도전배선을 형성한 후, 상기 도전 배선의 표면에 층간절연막을 형성하고, 상기 층간 절연막을 소정 두께 전면 이방성 식각하여 상기 도전 배선의 측벽에 절연 스페이서 형상으로 남도록하여 측벽의 기울기를 감소시킨다. 그다음 상기 층간절연막의 표면을 플라스마 처리하여 후속적층막의 표면 의존성을 제거하여 적층이 잘되도록한 후, O3-TEOS 산화막으로 평탄화층을 형성하였으므로, 상기 도면 배선간의 간격이 0.5㎛ 이하로 좁을 경우에도 도전 배선들의 사이에 평탄화층이 채워지지 않는 보이드가 생성되지 않아 후속 공정을 안정되게 수행할 수 있어 반도체 장치의 수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.

Description

반도체 장치의 평탄화층 제조방법
제1(a)도 및 제1(b)도는 종래기술에 따른 반도체장치의 평탄화층 제조 공정도.
제2(a)~(d)도는 본발명에 따른 반도체장치의 평탄화층 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
11, 21 : 절연 기판 13, 23 : 도전 배선
15, 25 : 층간 절연막 17, 27 : 평탄화층
19 : 보이드
본 발명은 반도체 장치의 평탄화층 제조방법에 관한 것으로서, 특히, 도전 배선간의 간격이 좁은 반도체 장치에서 전표면에 산화막을 형성한 후, 전면 이방성 식각하여 산화막의 표면을 완만하게 하고, 다시 식각이 일어나지 않는 조건의 플라스마로 표면 처리하여 O3-TEOS 산화막의 표면 의존성을 제거한 후, O3-TEOS 산화막로 평탄화층을 형성하여 보이드등의 결함이 생성되지 않아 신뢰성을 향상시킬 수 있는 반도체 장치의 평탄화층 제조방법에 관한 것이다.
반도체 장치가 고집적화 되어감에 따라 도전 배선의 폭 및 간격이 감소되고, 도전 배선을 입체구조로 형성하는 다층 배선이 사용되고 있으며, 상측 도전 배선의 단락 방지 및 하측 도전 배선과의 원활한 접촉 그리고 후속 적층막의 단차피복성을 향상시키기 위하여 평탄화층을 형성한다. 이러한 평탄화층은 화학기상증착(chemical vapor deposition) 절연막인 산화막이나 질화막, 유동성이 좋은 에스.오.지.(spin on glass)나 O3-TEOS 산화막(ozone tetraethylorthosilicate) 등으로 형성한다.
종래 반도체 장치의 평탄화층 제조 방법을 제1(a)도 및 제1(b)도를 참조하여 살펴보면 다음과 같다.
먼저, 절연기판(11) 상에 A1 또는 폴리 실리콘으로 소정간격의 도전 배선(13)을 통상의 스퍼터링이나 화학기상증착(chemical vapor deposition; 이하 CVD라 칭함) 및 사진 식각방법으로 형성한 후, 상기 구조의 전표면에 CVD 방법으로 산화막(15)을 형성한다. 이때 상기 산화막(15)은 상기 도전배선(13)들의 상측 모서리 부분에서 더욱 두껍게 형성되어 측벽이 역삼각 형상인 음의 기울기를 갖는다. (제1(a)도 참조).
그다음 상기 산화막(15)상에 후속 적층막들의 단차 피복성을 향상시키고 절연을 위하여 평탄화층(17)을 O3-TEOS 산화막로 형성한다. 이때 상기 도전배선(13)들 사이를 O3-TEOS 산화막가 완전히 채우지 못하여 빈공간인 보이드(19)가 형성된다. (제1(b)도 참조).
상기와 같이 종래 반도체 장치의 평탄화층은 도전 배선이나 절연막의 측면 기울기에 따라 도전 배선간의 사이에 보이드가 형성되며, 이러한 보이드는 도전 배선의 단면 형상에 따라 크게 영향을 받는다. 즉 상기 도전 배선의 측벽이 수직하거나, 역삼각 형상으로 형성되거나, 상기 도전 배선들간의 간격이 좁은 경우, 예를들어 0.5㎛ 이하인 경우에는 보이드가 더 크게, 더 자주 형성되어 후속 공정에서 도전 배선이 단락되는등 수율이 떨어지는 문제점이 있다.
또한 상기 평탄화층으로 사용되는 O3-TEOS 산화막는 기판의 재질 및 표면 상태에 따라 적층되는 두께나 보이드의 생성 여부등이 심하게 영향을 받아 반도체 장치의 제조 공정에서 이러한 여러가지를 고려하여야 하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본발명의 목적은 절연기판상에 소정재질로된 일련의 도전 배선을 형성한 후, 상기 도전배선을 감싸는 층간 절연막을 형성하고, 상기 층간 절연막을 전면 이방성 식각하여 상기 층간 절연막의 기울기를 감소시킨 후, 플라스마 표면 처리하여 평탄화층의 기판 표면 의존성을 제거하여 공정이 간단하고, 평탄화층의 보이드 형성을 방지하여 후속 공정을 안정시켜 수율 및 신뢰성을 향상시킬 수 있는 반도체 장치의 평탄화층 제조 방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본발명에 따른 반도체 장치의 평탄화층 제조 방법의 특징은, 절연기판상에 도전 배선을 형성하는 공정과, 상기 도전 배선표면을 감싸는 층간 절연막을 형성하는 공정과, 상기 층간절연막을 소정 두께 전면 이방성식각하여 층간절연막 측벽의 기울기를 감소시키는 공정과, 상기 층간절연막의 표면을 식각이 일어나지 않는 플라스마로 처리하는 공정과, 상기 층간절연막상에 O3-TEOS 산화막로 평탄화층을 형성하는 공정을 구비함에 있다.
이하, 첨부도면을 참조하여 본발명에 따른 반도체 장치의 평탄화층 제조방법에 관하여 상세히 설명한다.
제2(a)~(d)도는 본발명에 따른 반도체 장치의 평탄화층 제조 공정도이다.
제2(a)도를 참조하면, 절연기판(21), 예를들어 액정표시장치의 석영기판이나, 기억소자의 층간 절연막상에 도전물질, 예를들어 A1이나 폴리 실리콘으로 도전 배선(23)을 형성한다.
제2(b)도를 참조하면, 상기 구조의 전표면에 표면증착성이 좋은 방법, 예를들어 CVD 산화막 또는 질화막으로된 층간절연막(25)을 형성한 후, 상기 층간 절연막(25)을 수십~100mTorr의 낮은 압력에서 50~200sccm의 유량으로, rf 파워는 400~600watt의 조건에서 전면 이방성 식각하여 상기도전 배선(23)의 측벽을 기울기가 작은 절연 스페이서 형상으로 형성한다. 이때 상기 도전 배선(23) 상부의 층간절연막(25)이 완전한 제거되지 않도록 한다.
제2(c)도를 참조하면, 상기 층간절연막(25)의 표면을 2~10 Torr 정도의 압력에서 200~500sccm의 유량으로, rf 파워는 200~300watt 정도로 식각이 일어나지 않는 조건에서 Ar이나 Ar + N2플라스마로 표면처리하여 후에 적층되는 평탄화층의 표면 의존성을 제거하여 접착성을 향상시킨다.
제2(d)도를 참조하면, 상기 플라스마로 표면 처리된 층간절연막(25)상에 O3-TEOS 산화막으로 평탄화층(27)을 형성한다. 이때 상기 층간 절연막(25)이 플라스마 처리되어 O3-TEOS 산화막의 표면 의존성이 없어지고, 스페이서 형성의 층간절연막에 의해 측벽의 기울기가 감소되어 있어 도전 배선(23)들 사이에 보이드가 형성되지 않는다.
이상에서 설명한 바와 같이, 본발명에 따른 반도체 장치의 평탄화층 제조 방법은 절연기판상에 도전배선을 형성한 후, 상기 도전 배선의 표면에 층간 절연막을 형성하고, 상기 층간 절연막을 소정 두께 전면 이방성 식각하여 상기 도전 배선의 측벽에 절연 스페이서 형상으로 남도록하여 측벽의 기울기를 감소시킨다. 그다음 상기 층간절연막의 표면을 플라스마 처리하여 후속적층막의 표면 의존성을 제거하여 적층이 잘되도록한 후, O3-TEOS 산화막으로 평탄화층을 형성하였으므로, 상기 도전 배선간의 간격이 0.5㎛ 이하로 좁을 경우에도 도전 배선들의 사이에 보이드가 형성되지 않아 후속 공정을 안정되게 수행하여 반도체 장치의 수율 및 소자 동작의 신뢰성이 향상되는 이점이 있다.

Claims (2)

  1. 절연기판상에 도전 배선을 형성하는 공정과, 상기 도전 배선표면을 감싸는 층간 절연막을 형성하는 공정과, 상기 층간절연막을 소정 두께 전면 이방성식각하여 층간절연막 측벽의 기울기를 감소키는 공정과, 상기 층간절연막의 표면을 식각이 일어나지 않는 플라스마로 처리하는 공정과, 상기 층간절연막상에 O3-TEOS 산화막로 평탄화층을 형성하는 공정을 구비하는 반도체 장치의 평탄화층 제조 방법.
  2. 제1항에 있어서, 상기 층간절연막의 플라스마 처리는 Ar 또는 Ar + N2가스 플라스마를 사용하는 것을 특징으로하는 반도체 장치의 평탄화층 제조방법.
KR1019930027767A 1993-12-15 1993-12-15 반도체 장치의 평탄화층 제조방법 KR100253578B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930027767A KR100253578B1 (ko) 1993-12-15 1993-12-15 반도체 장치의 평탄화층 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930027767A KR100253578B1 (ko) 1993-12-15 1993-12-15 반도체 장치의 평탄화층 제조방법

Publications (2)

Publication Number Publication Date
KR950021149A KR950021149A (ko) 1995-07-26
KR100253578B1 true KR100253578B1 (ko) 2000-06-01

Family

ID=19371020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930027767A KR100253578B1 (ko) 1993-12-15 1993-12-15 반도체 장치의 평탄화층 제조방법

Country Status (1)

Country Link
KR (1) KR100253578B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481981B1 (ko) * 1997-12-29 2005-06-17 매그나칩 반도체 유한회사 반도체소자의층간절연막형성방법
KR100720527B1 (ko) * 2005-12-28 2007-05-22 동부일렉트로닉스 주식회사 시모스 이미지 센서 및 그 제조 방법
KR100794536B1 (ko) * 2003-12-01 2008-01-17 샤프 가부시키가이샤 반도체 장치 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481981B1 (ko) * 1997-12-29 2005-06-17 매그나칩 반도체 유한회사 반도체소자의층간절연막형성방법
KR100794536B1 (ko) * 2003-12-01 2008-01-17 샤프 가부시키가이샤 반도체 장치 제조 방법
KR100720527B1 (ko) * 2005-12-28 2007-05-22 동부일렉트로닉스 주식회사 시모스 이미지 센서 및 그 제조 방법

Also Published As

Publication number Publication date
KR950021149A (ko) 1995-07-26

Similar Documents

Publication Publication Date Title
US5872052A (en) Planarization using plasma oxidized amorphous silicon
US6617259B2 (en) Method for fabricating semiconductor device and forming interlayer dielectric film using high-density plasma
TWI774688B (zh) 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法
US9607883B2 (en) Trench formation using rounded hard mask
US20020052119A1 (en) In-situ flowing bpsg gap fill process using hdp
JPH10233448A (ja) 半導体装置及びその製造方法
JP2003273212A (ja) 積層構造体およびその製造方法
KR100253578B1 (ko) 반도체 장치의 평탄화층 제조방법
KR20030050951A (ko) 반도체 소자의 금속배선 형성방법
JP2005183778A (ja) 半導体装置の製造方法
US20210242074A1 (en) Selective deposition of conductive cap for fully-aligned-via (fav)
KR20000004099A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100545200B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR20040016070A (ko) 게이트 스페이서가 포지티브 슬로프를 갖는 반도체 장치및 그의 제조방법
KR100607820B1 (ko) 반도체 소자의 층간 절연막 형성 방법
US5920791A (en) Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices
KR100505629B1 (ko) 트렌치 매립 방법
US20080124940A1 (en) Method of forming dielectric layer
JP2000150630A (ja) 半導体装置の製造方法及び半導体装置
KR100243279B1 (ko) 금속배선의 층간절연막 형성방법
KR100701779B1 (ko) 반도체 소자의 콘택 형성 방법
KR0124783B1 (ko) 반도체 장치의 제조방법
KR100459063B1 (ko) 반도체 소자의 금속 배선의 층간 절연막 제조 방법
KR100520140B1 (ko) 반도체소자의캐패시터제조방법
JPH1064995A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee