KR100481981B1 - 반도체소자의층간절연막형성방법 - Google Patents

반도체소자의층간절연막형성방법 Download PDF

Info

Publication number
KR100481981B1
KR100481981B1 KR1019970077352A KR19970077352A KR100481981B1 KR 100481981 B1 KR100481981 B1 KR 100481981B1 KR 1019970077352 A KR1019970077352 A KR 1019970077352A KR 19970077352 A KR19970077352 A KR 19970077352A KR 100481981 B1 KR100481981 B1 KR 100481981B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
pattern
film
metal layer
Prior art date
Application number
KR1019970077352A
Other languages
English (en)
Other versions
KR19990057302A (ko
Inventor
임재영
이원호
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1019970077352A priority Critical patent/KR100481981B1/ko
Publication of KR19990057302A publication Critical patent/KR19990057302A/ko
Application granted granted Critical
Publication of KR100481981B1 publication Critical patent/KR100481981B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Abstract

본 발명은 실리콘이 풍부한 층간절연막을 이용한 고평탄화방법에 관한 것으로서, 특히, 패턴밀집지역과 패턴희박지역에 있는 금속층 상에 제1층간절연막을 증착하는 단계와; 상기 단계 후에 층간절연막을 블랭킷 식각하여 금속층의 상부면을 개방하고, 상기 금속층의 양측면에는 스페이서가 형성되는 단계와; 상기 단계 후에 블랭킷트 에치된 제1층간절연막의 상부면에 제2실리콘 풍부산화막을 증착하여 패턴 희박지역에 제1 및 제2층간절연막의 이중 층간절연막을 형성하는 단계와; 상기 단계 후에 이중층간절연막 상에 O3-TEOS막과 PE-TEOS막을 순차적으로 증착시켜 화학기계적연마를 통하여 상부층을 균일하게 깍아내는 단계로 이루어진 것을 특징으로 하는 반도체소자의 층간절연막 형성방법인 바, 제1,제2층간절연막을 차레로 증착하므로 이에 증착되는 졀연막을 화학기계적연마공정을 이용하여 고평탄화를 유지하여 이 절연막에 금속층으로 연결되는 콘택홀을 형성하더라도 패턴밀집지역과 패턴희박지역에 관계 없이 균일한 깊이의 콘택홀을 형성하도록 하는 매우 유용하고 효과적인 발명이다.

Description

반도체소자의 층간절연막 형성방법
본 발명은 모스페트트랜지스터의 금속층에 층간절연막을 형성하는 것에 관한 것으로, 특히, 제1층간절연막 상에 재차 제2층간절연막을 증착하므로 이에 증착되는 졀연막을 화학기계적연마공정을 거치더라도 고평탄화를 유지하여 이 절연막에 금속층으로 연결되는 콘택홀을 형성하므로 패턴밀집지역과 패턴희박지역에 관계 없이 균일한 깊이의 콘택홀을 형성하도록 하는 반도체소자의 층간절연막 형성방법에 관한 것이다.
일반적으로, 반도체장치의 종류에는 여러 가지가 있으며, 이 반도체장치 내에 형성되는 트랜지스터 및 커패시터등을 구성시키는 방법에는 다양한 제조기술이 사용되고 있으며, 최근에는 반도체기판 상에 산화막을 입혀 전계효과를 내도록 하는 모스형 전계효과 트랜지스터(MOSFET; metal oxide semiconductor field effect transistor)(이하, 모스페트트랜지스터라 칭함)를 점차적으로 많이 사용하고 있는 실정에 있다.
상기한 모스페트트랜지스터는 반도체 기판상에 형성된 게이트가 반도체층에서 얇은 산화 실리콘막에 의해 격리되어 있는 전계효과 트랜지스터로서 접합형 트랜지스터와 같이 임피던스가 저하되는 일이 없으며, 확산 공정이 1회로 간단하고, 소자간의 분리가 필요 없는 장점을 지니고 있어서, 고밀도 집적화에 적합한 특성을 지니고 있는 반도체 장치이다.
종래의 모스페트트랜지스터에는 배선으로 사용되는 금속배선층을 형성하기 위하여 반도체기판 상의 절연막을 일정한 간격과 깊이로 식각하여 콘택홀(Contact hole)을 형성하고, 이 콘택홀내에 금속금속층으로 전기적으로 연결되는 금속배선층을 증착하게 되는 것이다.
도 1은 종래의 일반적인 하나로 이루어진 실리콘이 풍부한 산화막을 이용하여 비평탄화되는 상태를 개략적으로 보이는 도면으로서, 2폴리 4금속을 적용하는 0.35㎛ 트랜지스터 기술에서는 패턴으로 사용되는 금속금속층(10)이 패턴밀집지역(a)에 촘촘한 간격으로 세 개가 형성되고, 또 다른 금속층(15)은 패턴밀집지역(a)과 일정거리 떨어진 패턴희박지역(b)에 하나의 금속층(15)이 형성되어진다.
그리고, 이 금속층(10)(15) 상에는 실리콘이 풍부한 산화막(3)이 박막으로 증착되어지고, 이 산화막(3) 상에 O3-TEOS막(4)과 PE-TEOS막(5)을 순차적으로 증착하게 되면, 금속층(1)(2)상에 다수개의 상부층(7)이 형성되어지게 되고, 이 상부층(7)을 화학기계적연마에 의하여 연마하여 패턴밀집지역에 있는 금속층(1)과 패턴희박지역에 있는 금속층(2)으로 상부층(7)을 식각하여 콘택홀을 형성하고, 이 콘택홀내에 금속을 매립하여 금속배선을 형성하는 것이다.
그런데, 상기한 바와 같이, 상기 금속층(10)(15) 상에 실리콘이 풍부한 산화막(3)과 두 개의 TEOS막(4)(5)을 증착시킨 상부층(7)을 형성하고서 화학기계적연마를 통하여 상부층(7)을 적절하게 마모시키게 되는 데, 종래의 실리콘이 풍부한 산화막(3), O3-TEOS막(4)과 PE-TEOS막(5)을 순차적으로 증착시킨 상부층(7)이 패턴이 밀집된 지역에 비하여 패턴이 밀집되지 않은 지역에서 두께가 작아지는 등의 단차가 발생되어 상부층(7)을 화학기계적연마를 거친 후에 금속층(1)(2)으로 콘택홀을 형성할 때 패턴이 밀집지역에 있는 금속층(1)은 콘택홀이 금속층(1)까지 개방되지 않는 경우가 있으며, 패턴이 희박한지역에서는 콘택홀이 금속층(2)의 상부면을 과도식각하는 경우가 발생되므로 심각한 콘택홀 식각의 부작용을 유발하는 등의 문제점을 지니고 있었다.
본 발명은 이러한 점을 감안하여 안출한 것으로서, 패턴이 밀집되는 지역과 패턴이 희박하게 형성되는 지역에 제1층간절연막을 증착한 후에 이 제1층간절연막막을 블랭킷 식각을 통하여 금속층의 양측면에 스페이서를 형성시키고, 이 산화막 상에 재차 제2층간절연막을 증착하므로 이에 증착되는 졀연막을 화학기계적연마공정을 거치더라도 고평탄화를 유지하여 이 절연막에 금속층으로 연결되는 콘택홀을 형성하므로 패턴밀집지역과 패턴희박지역에 관계 없이 균일한 깊이의 콘택홀을 형성하도록 하는 것이 목적이다.
이러한 목적은 패턴밀집지역과 패턴희박지역에 있는 금속층 상에 제1층간절연막을 증착하는 단계와; 상기 단계 후에 층간절연막을 블랭킷 식각하여 금속층의 상부면을 개방하고, 상기 금속층의 양측면에는 스페이서가 형성되는 단계와; 상기 단계 후에 블랭킷트 에치된 제1층간절연막의 상부면에 제2실리콘 풍부산화막을 증착하여 패턴 희박지역에 제1 및 제2층간절연막의 이중 층간절연막을 형성하는 단계와; 상기 단계 후에 이중층간절연막 상에 O3-TEOS막과 PE-TEOS막을 순차적으로 증착시켜 화학기계적연마를 통하여 상부층을 균일하게 깍아내는 단계로 이루어진 것을 특징으로 하는 반도체소자의 층간절연막 형성방법을 제공함으로써 달성된다.
그리고, 상기 제1층간절연막은 블랭킷 에치(Blancket Etch)에 의하여 형성되는 것이 바람직하다.
이하, 첨부한 도면에 의거하여 본 발명에 따른 반도체소자의 층간절연막 형성방법에 대하여 상세히 설명한다.
도 2에 도시된 바와 같이, 패턴밀집지역(a)과 패턴희박지역(b)에 있는 금속층(10)(15)상에 제1층간절연막(20)을 증착하는 상태를 보이고 있다.
그리고, 도 3은 상기 단계 후에 제1층간절연막(20)을 블랭킷 에치를 하여 금속층(10)(15)의 상부면을 개방하고, 양측면에는 스페이서(Spacer)가 형성되는 제1층간절연막(25)을 형성하는 상태를 보이고 있다.
또한, 도 4는 상기 단계 후에 블랭킷 에치된 제1층간절연막(20)의 상부면에 제2층간절연막(30)을 증착하는 상태를 보이고 있으며, 이때, 제1,제2층간절연막(25)(30)이 이중으로 적층되어 형성되므로 패턴밀집지역(a)과 패턴희박지역(b)의 높이의 단차가 종래에 비하여 상당하게 줄어들게 된다.
그리고, 도 5는 상기 단계 후에 제2층간절연막(30)의 상부면에 O3-TEOS막(40)과 PE-TEOS막(50)을 순차적으로 증착시킨 상부층(55)을 형성하는 상태를 보이고 있다.
또한, 도 6은 상기 단계 후에 상부층(55)을 화학기계적연마를 통하여 일정하게 깍아낸 새로운 상부층(55')을 형성하는 상태를 보이고 있다.
그리고, 도 7은 상기 단계 후에 패턴밀집지역(a)과 패턴희박지역(b)에 있는 금속층(10)(15)으로 식각을 통하여 제1콘택홀(60) 및 제2콘택홀(70)을 형성하는 상태를 보이고 있는 것으로서, 이때, 상기 새로운 상부층(55')의 두께에 의한 단차가 거의 없으므로 금속층(10)(15)에 콘택홀(60)(70)이 도달되지 않거나 과도식각되는 것을 방지할 수 있게 된다.
따라서, 상기한 바와 같이 본 발명에 따른 반도체소자의 층간절연막 형성방법을 이용하게 되면, 패턴이 밀집되는 지역과 패턴이 희박하게 형성되는 지역에 제1실리콘이 풍부한 산화막을 증착한 후에 이 제1층간절연막을 블랭킷 식각을 통하여 금속층의 양측면에 스페이서를 형성시키고, 이 산화막 상에 재차 제2층간절연막을 증착하므로 이에 증착되는 졀연막을 화학기계적연마공정을 거치더라도 고평탄화를 유지하여 이 절연막에 금속층으로 연결되는 콘택홀을 형성하므로 패턴밀집지역과 패턴희박지역에 관계 없이 균일한 깊이의 콘택홀을 형성하도록 하는 매우 유용하고 효과적인 발명이다.
도 1은 종래의 일반적인 하나로 이루어진 실리콘이 풍부한 산화막을 이용하여 비평탄화되는 상태를 개략적으로 보이는 도면.
도 2 내지 도 7는 본 발명에 따른 실리콘이 풍부한 산화막을 이용하여 반도체소자의 층간절연막을 형성하는 상태를 개략적으로 보인 도면.
-도면의 주요부분에 대한 부호의 설명-
10, 15 : 금속층
20 : 제1층간절연막
30 : 블랭킷트 식각된 층간절연막
30 : 제2층간절연막
40 : O3-TEOS막
50 : PE-TEOS막
55 : 상부층
55' : 새로운 상부층
60, 70 : 제1, 제2콘택홀

Claims (1)

  1. 패턴밀집지역과 패턴희박지역에 있는 메탈층 상에 제1실리콘이 풍부한 산화막을 증착하는 단계와;
    상기 단계 후에 제1실리콘이 풍부한 산화막을 식각을 통하여 메탈층의 상부면을 개방하고, 양측변에는 스페이서가 형성되는 제1실리콘이 풍부한 산화막을 형성하는 단계와,
    상기 단계 후에 블랭킷트 에치된 제1실리콘이 풍부한 산화막의 상부면에 제2실리콘이 풍부한 산화막을 증착하는 단계와,
    상기 단계 후에 제2실리콘이 풍부한 산화막 상에 O3-TEOS막과 PE-TEOS막을 순차적으로 증착시켜 화학기계적연마를 통하여 상부층을 균일하게 깍아내는 단계로 이루어진 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
KR1019970077352A 1997-12-29 1997-12-29 반도체소자의층간절연막형성방법 KR100481981B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970077352A KR100481981B1 (ko) 1997-12-29 1997-12-29 반도체소자의층간절연막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077352A KR100481981B1 (ko) 1997-12-29 1997-12-29 반도체소자의층간절연막형성방법

Publications (2)

Publication Number Publication Date
KR19990057302A KR19990057302A (ko) 1999-07-15
KR100481981B1 true KR100481981B1 (ko) 2005-06-17

Family

ID=37303029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077352A KR100481981B1 (ko) 1997-12-29 1997-12-29 반도체소자의층간절연막형성방법

Country Status (1)

Country Link
KR (1) KR100481981B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930014802A (ko) * 1991-12-31 1993-07-23 정몽헌 상, 하부 도전층 사이의 층간절연층 제조방법
JPH076997A (ja) * 1992-11-20 1995-01-10 Deutsche Itt Ind Gmbh 半導体集積回路の表面の全体的平坦化方法
US5382547A (en) * 1992-07-31 1995-01-17 Sultan; Pervaiz Void free oxide fill for interconnect spaces
KR950002948A (ko) * 1993-07-08 1995-02-16 클라우스만 한스 플라스틱 폐기물 처리방법
KR970053555A (ko) * 1995-12-29 1997-07-31 김주용 반도체 소자의 금속층간 절연막 형성 방법
KR100253578B1 (ko) * 1993-12-15 2000-06-01 김영환 반도체 장치의 평탄화층 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930014802A (ko) * 1991-12-31 1993-07-23 정몽헌 상, 하부 도전층 사이의 층간절연층 제조방법
US5382547A (en) * 1992-07-31 1995-01-17 Sultan; Pervaiz Void free oxide fill for interconnect spaces
JPH076997A (ja) * 1992-11-20 1995-01-10 Deutsche Itt Ind Gmbh 半導体集積回路の表面の全体的平坦化方法
KR950002948A (ko) * 1993-07-08 1995-02-16 클라우스만 한스 플라스틱 폐기물 처리방법
KR100253578B1 (ko) * 1993-12-15 2000-06-01 김영환 반도체 장치의 평탄화층 제조방법
KR970053555A (ko) * 1995-12-29 1997-07-31 김주용 반도체 소자의 금속층간 절연막 형성 방법

Also Published As

Publication number Publication date
KR19990057302A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US5298463A (en) Method of processing a semiconductor wafer using a contact etch stop
KR960043106A (ko) 반도체장치의 절연막 형성방법
JP2000077625A5 (ko)
KR960006030A (ko) 반도체소자의 캐패시터 제조방법
JPH1145874A (ja) 半導体装置の製造方法
KR960001595B1 (ko) 전도층 연결을 위한 단차 영역에서의 제조방법
KR100366171B1 (ko) 반도체 장치 내에 컨택트 또는 배선을 형성하는 방법
KR100481981B1 (ko) 반도체소자의층간절연막형성방법
KR890011035A (ko) 집적회로 제조방법 및 전기접속 형성방법
KR100299379B1 (ko) 반도체소자의금속배선형성방법
US6613631B2 (en) Method of forming a non-volatile semiconductor memory device with a tunnel barrier film defined by side walls
JPH10335459A (ja) 半導体装置およびその製造方法
KR970054033A (ko) 반도체 소자의 캐패시터 제조방법
US6337268B1 (en) Method of manufacturing contact structure
KR100475715B1 (ko) Mml반도체소자 제조방법
KR100417211B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR940004779A (ko) 트렌치 기술을 이용한 반도체 장치의 소자분리영역 형성방법
KR100721190B1 (ko) 반도체 메모리소자 제조방법
US6284645B1 (en) Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process
KR0120568B1 (ko) 반도체 소자의 접속장치 및 그 제조방법
KR100316059B1 (ko) Mml반도체소자제조방법
JP2000031278A (ja) 半導体装置の製造方法
KR100328829B1 (ko) 반도체 장치의 연결부 형성방법
KR20050041431A (ko) 반도체 소자의 게이트 형성방법
JPH0786205A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080218

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee