KR100721190B1 - 반도체 메모리소자 제조방법 - Google Patents

Abstract

본 발명은 반도체 메모리소자 제조방법에 관한 것으로, 특히 스토리지 노드 전극 형성방법에 있어서, 소정의 하부구조를 가지고 있는 반도체기판 셀부의 층간절연막 내에 다마신 공정을 이용하여 스토리지 전극 부위를 형성함으로써, 후속 스토리지 전극을 형성한 후, 플레이트막 증착 시, 셀부와 주변회로부의 단차가 제거되어, 공정마진을 확보할 수 있을 뿐만 아니라 단차와 디펙트로 인한 후속 금속 배선 간의 브릿지 현상을 방지하여 반도체소자의 불량을 최소화하는 기술로 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.

스토리지 노드 전극, 단차, 브릿지, 다마신, 플레이트

Description

반도체 메모리소자 제조방법{Method for forming the semiconductor memory device}

도 1a 내지 도 1d는 종래 반도체 메모리소자 제조방법을 설명하기 위해 순차적으로 나타낸 단면도이다.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 메모리소자 제조방법을 설명하기 위해 순차적으로 나타낸 단면도이다.

도 3a 내지 도 3d는 본 발명의 또 다른 실시예에 따른 반도체 메모리소자 제조방법을 설명하기 위해 순차적으로 나타낸 단면도이다.

-- 도면의 주요부분에 대한 부호의 설명 --

100 : 반도체기판 110 : 제1층간절연막

120 : 홈 125 : 스토리지 노드 콘택홀

130 : 폴리실리콘막 140 : MPS막

150 : 플레이트막 160 : 제2층간절연막

170 : 금속 플러그 180 : 금속 배선

본 발명은 반도체 메모리소자 제조방법에 관한 것으로, 보다 상세하게는 스토리지 노드 전극 형성방법에 있어서, 소정의 하부구조를 가지고 있는 반도체기판 셀부의 층간절연막 내에 다마신 공정을 이용하여 스토리지 전극 부위를 형성함으로써, 후속 스토리지 전극을 형성한 후, 플레이트막 증착 시, 셀부와 주변회로부의 단차가 제거되어, 공정마진을 확보할 수 있을 뿐만 아니라 단차와 디펙트로 인한 후속 금속 배선 간의 브릿지 현상을 방지하도록 하는 반도체 메모리소자 제조방법에 관한 것이다.

일반적으로, 커패시터의 전하저장전극의 구조를 보면, 크게 전하를 저장하는 전극은 좁은 평면적 위에 여러 층을 쌓아서 넓은 커패시터의 면적을 얻고자 하는 적층구조(Stacked Structure)와, 반도체 기판에 일정한 깊이의 홈을 형성한 후에 그 부위에 커패시터를 형성하여 전하를 저장하도록 하는 홈 구조(Trench Structure)등으로 크게 대별되어지고 있다.

도 1a 내지 도 1d는 종래 반도체 메모리소자 제조방법을 설명하기 위해 순차적으로 나타낸 단면도이다.

도 1a에 도시된 바와 같이, 소정의 하부구조를 가지고 셀부와 주변회로부가 정의된 반도체기판(10) 전체에 산화계열의 물질을 사용하여 제1층간절연막(20)을 증착한 후, 상기 결과물에 노광 및 식각 공정을 진행하여 상기 셀부 제1층간절연막(20) 내에 스토리지 노드 전극 콘택홀(30)을 형성하였다.

이때, 상기 제1층간절연막(20) 증착 시, 발생하는 파티클과 또는 하부층의 파티클이 제1층간절연막(20) 증착될 때, 증폭되어 결과물의 일부가 "A"와 같이 볼록하게 솟아 오른다.

그리고, 상기 스토리지 노드 전극 콘택홀(30) 내벽에 폴리실리콘막(40)을 증착한 후, 상기 폴리실리콘막(40) 표면에 MPS막(50)을 반구형으로 성장시켜 스토리지 노드 전극을 형성함으로써, 스토리지 노드 전극 표면을 증가하였다.

그 후, 도 1b에 도시된 바와 같이, 상기 스토리지 노드 전극이 형성된 결과물 전체에 플레이트막(60)을 증착한 후, 주변회로부의 플레이트막(미도시함)을 노광 및 식각공정을 진행하여 제거하였다.

이어, 상기 결과물 전체에 제2층간절연막(70)을 증착함으로써, 상기 주변회로부의 플레이트막 제거로 인한, 셀부와 주변회로부 사이에 "B"와 같이 단차가 발생하였다.

그리고, 도 1c에 도시된 바와 같이, 상기 결과물 상의 셀부와 주변회로부에 금속배선(90)을 형성하였다.

그런데, 이때, 상기 셀부와 주변회로부의 단차에 의해 금속배선(90)이 서로 브릿지 되는 문제가 발생하였다.

계속하여, 도 1d에 도시된 바와 같이, 상기 결과물을 평탄화 공정을 진행하여 평탄화 한 후, 노광 및 식각 공정을 진행하여 제2층간절연막(70) 내에 금속플러 그(80)를 형성하였다.

그 후, 상기 금속 플러그(90)가 형성된 결과물 상에 선택적으로 금속배선(90)을 형성하였다.

그런데, 상기와 같은 종래 기술을 이용하게 되면, 상기 "A"와 같이 볼록하게 솟아 오른 제1층간절연막과 주변회로부에 제거된 플레이트막에 의해 디펙트와 단차가 발생하여 후속 금속배선 서로 브릿지되는 문제점이 있었으며, 그 결과, 상기 제2층간절연막 평탄화 공정 시, "C"와 같이 플레이트막이 노출되어 후속 금속배선과 연결되어 브릿지을 유발하는 문제점이 있었다.

또한, 상기 단차로 인해 후속 금속배선 형성 공정 시, 공정 마진이 감소되는 문제점도 있었다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 스토리지 노드 전극 형성방법에 있어서, 소정의 하부구조를 가지고 있는 반도체기판 셀부의 층간절연막 내에 다마신 공정을 이용하여 스토리지 전극 부위를 형성함으로써, 후속 스토리지 전극을 형성한 후, 플레이트막 증착 시, 셀부와 주변회로부의 단차가 제거되어, 공정마진을 확보할 수 있을 뿐만 아니라 단차와 디펙트로 인한 후속 금속 배선 간의 브릿지 현상을 방지하도록 하는 것이 목적이다.

상기 목적을 달성하기 위하여, 본 발명은 소정의 하부구조를 가지고 있는 반도체기판에 전체에 제1층간절연막을 증착 한 후, 다마신 기술을 이용하여 셀부의 제1층간절연막 일부를 식각하여 홈을 형성하는 단계와; 상기 셀부의 잔류된 제1층간절연막 상부에 노광 및 식각공정을 진행하여 스토리지 노드 콘택홀을 형성하는 단계와; 상기 스토리지 노드 콘택홀 내벽에 폴리실리콘막을 증착한 후, 상기 폴리실리콘 표면에 MPS막을 반구형으로 성장시켜 스토리지 노드를 형성하는 단계와; 상기 결과물 상에 플레이트막을 증착한 후, 화학기계적 연마 공정을 진행하여 주변회로부의 제1층간절연막이 드러날 때까지 연마하여 평탄화하는 단계와; 상기 결과물 상에 제2층간절연막을 증착하고, 노광 및 식각공정을 진행하여 제2층간절연막 내에 금속플러그를 형성한 후, 선택적으로 금속배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 메모리소자의 제조방법을 제공한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 메모리소자 제조방법을 설명하기 위해 순차적으로 나타낸 단면도이다.

도 2a에 도시된 바와 같이, 소정의 하부구조를 가지고 있는 반도체기판(100)에 전체에 산화계열의 물질을 사용하여 5000~30000Å 두께로 증착하여 제1층간절연막(110)을 형성한 후, 다마신 기술을 이용하여 셀부의 제1층간절연막(110) 두께를 500~5000Å 정도 식각하여 홈(120)을 형성한다.

이때, 상기 제1층간절연막(110) 증착 시, 발생하는 파티클과 또는 하부층의 파티클이 제1층간절연막(110) 증착될 때, 증폭되어 결과물의 일부가 "A"와 같이 볼록하게 솟아 오른다.

그리고, 상기 셀부의 잔류된 제1층간절연막(110) 상부에 노광 및 식각공정을 진행하여 스토리지 노드 콘택홀(125)을 형성한다.

이어서, 도 2b에 도시된 바와 같이, 상기 스토리지 노드 콘택홀(125) 내벽에 100~1000Å 두께로 폴리실리콘막(130)을 증착하고, 상기 폴리실리콘막(130) 표면에 MPS막(140)을 반구형으로 성장시켜 스토리지 노드를 형성한다.

그 후, 도 2c에 도시된 바와 같이, 상기 결과물 상에 폴리실리콘을 이용하여 1000~5000Å 두께로 증착하여 플레이트막(150)을 형성한 후, 화학기계적 연마 공정을 진행하여 주변회로부의 제1층간절연막(110)이 드러날 때까지 연마하여 평탄화한다.

그리고, 상기 결과물 상에 산화계 물질을 사용하여 500~5000Å 두께로 증착하여 제2층간절연막(160)을 형성한다.

계속하여, 도 2d에 도시된 바와 같이, 상기 결과물 상에 노광 및 식각공정을 진행하여 제2층간절연막(160) 내에 금속플러그(170)를 형성한 후, 선택적으로 금속배선(180)을 형성한다.

도 3a 내지 도 3d는 본 발명의 또 다른 실시예에 따른 반도체 메모리소자 제조방법을 설명하기 위해 순차적으로 나타낸 단면도이다.

도 3a에 도시된 바와 같이, 소정의 하부구조를 가지고 있는 반도체기판(200) 에 전체에 산화계열의 물질을 사용하여 5000~30000Å 두께로 증착하여 제1층간절연막(210)을 형성한 후, 질화물을 이용하여 100~3000Å 두께로 증착하여 식각정지막(220)을 형성한다.

그리고, 상기 결과물 상에 노광 및 식각 공정을 진행하여 셀부의 식각정지막(미도시함)을 제거한 후, 셀부 제1층간절연막(210)에 노광 및 식각공정을 진행하여 제1층간절연막(210) 내부에 스토리지 노드 콘택홀(230)을 형성한다.

이때, 상기 셀부의 식각정지막(미도시함) 제거 공정 시, 제1층간절연막(210)의 두께가 100~2000Å 정도 손실되게 식각한다.

이어서, 도 3b에 도시된 바와 같이, 상기 스토리지 노드 콘택홀(230) 내벽에 100~1000Å 두께로 폴리실리콘막(240)을 증착하고, 상기 폴리실리콘막(240) 표면에 MPS막(250)을 반구형으로 성장시켜 스토리지 노드를 형성한다.

그 후, 도 3c에 도시된 바와 같이, 상기 결과물 상에 폴리실리콘을 이용하여 1000~5000Å 두께로 증착하여 플레이트막(260)을 형성한 후, 화학기계적 연마 공정을 진행하여 주변회로부의 식각정지막(220)이 드러날 때까지 연마하여 평탄화한다.

그리고, 상기 결과물 상에 산화계 물질을 사용하여 500~5000Å 두께로 증착하여 제2층간절연막(270))을 형성한다.

계속하여, 도 3d에 도시된 바와 같이, 상기 결과물 상에 노광 및 식각공정을 진행하여 제2층간절연막(270) 내에 금속플러그(280)를 형성한 후, 선택적으로 금속배선(290)을 형성한다.

따라서, 상기한 바와 같이, 본 발명에 따른 반도체 메모리소자 제조방법을 이용하게 되면, 스토리지 노드 전극 형성방법에 있어서, 소정의 하부구조를 가지고 있는 반도체기판 셀부의 층간절연막 내에 다마신 공정을 이용하여 스토리지 전극 부위를 형성함으로써, 후속 스토리지 전극을 형성한 후, 플레이트막 증착 시, 셀부와 주변회로부의 단차가 제거되어, 공정마진을 확보할 수 있을 뿐만 아니라 단차와 디펙트로 인한 후속 금속 배선 간의 브릿지 현상을 방지하여 반도체 메모리소자의 불량을 최소화 할 수 있다.

Claims (9)

1. 소정의 하부구조를 가지고 있는 반도체기판에 전체에 제1층간절연막을 증착 한 후, 다마신 기술을 이용하여 셀부의 제1층간절연막 일부를 식각하여 홈을 형성하는 단계와;

   상기 셀부의 잔류된 제1층간절연막 상부에 노광 및 식각공정을 진행하여 스토리지 노드 콘택홀을 형성하는 단계와;

   상기 스토리지 노드 콘택홀 내벽에 폴리실리콘막을 증착한 후, 상기 폴리실리콘 표면에 MPS막을 반구형으로 성장시켜 스토리지 노드를 형성하는 단계와;

   상기 결과물 상에 플레이트막을 증착한 후, 화학기계적 연마 공정을 진행하여 주변회로부의 제1층간절연막이 드러날 때까지 연마하여 평탄화하는 단계와;

   상기 결과물 상에 제2층간절연막을 증착하고, 노광 및 식각공정을 진행하여 제2층간절연막 내에 금속플러그를 형성한 후, 선택적으로 금속배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 메모리소자의 제조방법.
2. 제 1항에 있어서, 상기 제1층간절연막은 산화계 물질을 사용하여 5000~30000Å 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 메모리소자 제조방법.
3. 제 1항에 있어서, 상기 홈은 제1층간절연막을 500~5000Å 정도 식각하여 형성하는 것을 특징으로 하는 반도체 메모리소자 제조방법.
4. 제 1항에 있어서, 상기 화학기계적 연마 공정 시, 제1층간절연막을 100~3000Å두께 정도 연마하여 평탄화 하는 것을 특징으로 하는 반도체 메모리소자 제조방법.
5. 제 1항에 있어서, 상기 플레이트막은 폴리실리콘을 사용하여 1000~5000Å 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 메모리소자 제조방법.
6. 제 1항에 있어서, 상기 제2층간절연막은 산화계 물질을 500~5000Å 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 메모리소자 제조방법.
7. 소정의 하부구조를 가지고 있는 반도체기판에 전체에 제1층간절연막과 식각정지막을 순차적으로 증착 한 후, 노광 및 식각 공정을 진행하여 셀부의 식각정지막을 제거하는 단계와;

   상기 결과물의 셀부 제1층간절연막에 노광 및 식각공정을 진행하여 제1층간절연막 내부에 스토리지 노드 콘택홀을 형성하는 단계와;

   상기 스토리지 노드 콘택홀 내벽에 폴리실리콘막을 증착한 후, 상기 폴리실리콘 표면에 MPS막을 반구형으로 성장시켜 스토리지 노드를 형성하는 단계와;

   상기 결과물 상에 플레이트막을 증착한 후, 화학기계적 연마 공정을 진행하여 주변회로부의 식각정지막이 드러날 때까지 연마하여 평탄화하는 단계와;

   상기 결과물 상에 제2층간절연막을 증착하고, 노광 및 식각공정을 진행하여 제2층간절연막 내에 금속플러그를 형성한 후, 선택적으로 금속배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 메모리소자의 제조방법.
8. 제 7항에 있어서, 상기 식각정지막은 질화물을 사용하여 100~3000Å 두께로 증착하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.
9. 제 7항에 있어서, 상기 셀부의 식각정지막 제거 공정 시, 제1층간절연막의 두께가 100~2000Å 정도 식각하는 것을 특징으로 하는 반도체 메모리소자 제조방법.

Images