KR100211540B1 - 반도체소자의 층간절연막 형성방법 - Google Patents

반도체소자의 층간절연막 형성방법 Download PDF

Info

Publication number
KR100211540B1
KR100211540B1 KR1019960017357A KR19960017357A KR100211540B1 KR 100211540 B1 KR100211540 B1 KR 100211540B1 KR 1019960017357 A KR1019960017357 A KR 1019960017357A KR 19960017357 A KR19960017357 A KR 19960017357A KR 100211540 B1 KR100211540 B1 KR 100211540B1
Authority
KR
South Korea
Prior art keywords
insulating film
interlayer insulating
forming
semiconductor device
film
Prior art date
Application number
KR1019960017357A
Other languages
English (en)
Other versions
KR970077325A (ko
Inventor
이상규
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960017357A priority Critical patent/KR100211540B1/ko
Priority to US08/847,256 priority patent/US5880039A/en
Priority to TW086106638A priority patent/TW381305B/zh
Priority to CN97112407A priority patent/CN1090818C/zh
Publication of KR970077325A publication Critical patent/KR970077325A/ko
Application granted granted Critical
Publication of KR100211540B1 publication Critical patent/KR100211540B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Abstract

본 발명은 반도체소자의 층간절연막 형성방법에 관한 것으로, 고단차의 셀부와 저단차의 주변회로부로 하부구조물이 형성된 반도체소자를 평탄화시키는 반도체소자의 층간절연막 형성방법에 있어서, 전체표면상부에 제1층간절연막을 소정두께 형성하고 열처리한 다음, 상기 제1층간절연막 상부에 스토핑층인 제2층간절연막을 소정두께 형성하고 상기 제2층간절연막 상부에 제3층간절연막을 소정두께 형성한 다음, 열처리하고 상기 제3,2,1층간절연막을 CMP 공정으로 평탄화식각하되, 상기 저단차의 주변회로부에 형성된 제2층간절연막이 노출될때까지 실시하여 평탄화시킴으로서 CMP 공정 특유의 디싱현상을 방지하고 별도의 종점검출장치가 불필요하여 후속공정을 용이하게 하며 반도체소자의 특성, 신뢰성 및 생산성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 층간절연막 형성방법
제1(a)도 및 제1(b)도는 종래기술에 따른 반도체소자의 층간절연막 형성방법을 도시한 단면도.
제2(a)도 및 제2(b)도는 본 발명의 실시예에 따른 반도체소자의 층간절연막 형성방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11,21 : 반도체기판 13,23 : 하부구조물
15,25 : 제1BPSG절연막 17 : 고밀도 플라즈마 산화막
19 : 제2BPSG 절연막 100,300 : 셀부
200,400 : 주변회로부
본 발명은 반도체소자의 층간절연막 형성방법에 관한 것으로, 특히 금속배선 형성전 층간절연막을 전면 평탄화하는 화학기계연마(Chemical Mechanical Polishing, 이하에서 CMP라 함) 공정전에 주변회로부에 연마속도가 느린 별도의 층을 형성하고 상기 별도의 층을 이용하는 CPM 공정으로 전체표면상부를 평탄화시켜 후속공정을 용이하게 하고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술에 관한 것이다.
반도체소자의 고집적화에 따른 반도체소자의 높은 단차는 리소그래피(lithography) 공정시 발생되는 난반사로 인한 패턴불량을 발생시키는 나칭(notching) 현상이 발생되어 후속공정을 어렵게 한다. 그로인하여, 높은 단차를 절연물로 매립하는 평탄화기술은 후속공정을 용이하게 하여 반도체소자의 고집적화를 가능하게 하는 중요한 기술의 하나로 대두되고 있다.
일반적으로, 높은 단차를 갖는 반도체소자를 평탄화시키기 위하여 고농도의 붕소(B) 및 인(P)을 첨가한 비.피.에스.지.(Boro Phospho Silicate Glass, 이하에서 BPSG라 함)막을 사용하여 고온 열처리로 평탄화하여 사용하였다.
그러나, 상기 BPSG막을 이용한 평탄화방법은 셀부(cell area)와 주변회로부(periphery area)의 경계부와 같이 단차가 0.8∼1.0로 단차가 계속 유지되는 256메가디램(M DRAM)이상의 고집적 반도체소자 제조공정에서 나칭과 같은 현상을 발생시킨다.
또한, 금속배선의 사진공정에서 배선크기가 작아짐에 따라 원자외선(deep UV)용 스테퍼(stepper)를 사용하게됨에 따라 촛점심도(focus depth)가 약 0.4정도로 작아져 금속배선을 형성하기 위한 감광막패턴을 형성할 수 없을 뿐만 아니라, 상기 감광막패턴을 마스크로하는 금속배선 형성공정시 금속배선이 끊어지거나 브릿지(bridge)와 같은 현상이 발생된다.
여기서, 상기 촛점심도는 노광마스크로 광학렌즈를 통해 웨이퍼에 패턴을 형성할 때 상기 웨이퍼에 촛점을 맞추면 상기 웨이퍼의 상하로 상기 광학렌즈로부터 허상이 생기는데, 이때, 광학렌즈에 가장 근접한 허상과의 거리에 두배를 한 것을 말한다.
이상과 같이 반도체소자의 고집적화를 어렵게 하는 다수의 현상들을 해결하기 위하여, 현탄액(slurry)을 이용한 기계적방법으로 단차가 높은 부분을 연마하여 평탄화시키는 CMP 공정을 사용하였다.
제1(a)도 및 제1(b)도는 종래기술에 따른 반도체소자의 층간절연막 형성방법을 도시한 단면도이다.
먼저, 반도체기판(21) 상부에 하부구조물(23)을 형성한다. 이때, 상기 하부구조물(23)은 필드산화막(도시안됨)을 이용하여 소자를 분리하고 게이트전극(도시안됨)을 형성한 후, 소오스/드레인 전극(도시안됨)을 형성하고 후속공정으로 비트라인(도시안됨)과 캐패시터(도시안됨)를 형성한 것이다.
그리고, 상기 하부구조물(23) 상부에 층간절연막인 BPSG막(25)을 셀부(200)와 주변회로부(400) 단차이상인 1000두께 이상으로 두껍게 증착한 다음, 800℃ 이상의 고온 열처리공정을 실시한다(제1(a)도).
그 다음에, CMP 공정으로 상기 BPSG막(25)을 식각하여 상부구조를 평탄화시킨 것으로, 상기 주변회로부(400)도 상기 셀부(300)와 같이 연마되어 단차가 존재한다. 여기서, 25'은 CPM공정으로 평탄화 식각된 BPSG막(25)을 도시한다.
이때, 상기 제1(a)도와 제1(b)도의 공정을 거친 후 단차 차이는 단차ⓐ가 단차 ⓑ보다 훨씬 크다(제1(b)도).
상기한 종래기술에 따른 CMP 공정은 BPSG막을 두껍게 증착하고 CMP 장치로 연마하면 단차를 줄일 수 있으나, 높은 단차를 갖는 셀부와 낮은 단차의 주변회로부도 연마되는 CMP 공정 특유의 디싱(dishing) 현상으로 전면 평탄화가 어려워져 후속공정이 어렵고, 그로인한 반도체소자의 특성 및 신뢰성이 저하되며 반도체소자의 고집적화가 어려운 문제점이 있다.
그리고, 상기 BPSG막의 일정두께만을 연마하기 때문에 이를 감지할 수 있는 특정 종점 검출기, 이를테면 모터회전속도 변화에 따른 전류변화 감지방식의 검출기나 광학적인 방식의 검출기와 같은 별도의 장비를 필요로하여 공정단가를 상승시키고 그에 따른 공정이 복잡해져 반도체소자의 생산성을 저하시키는 문제점이 있다.
따라서, 본 발명은 상기의 문제점들을 해결하기 위하여, CMP 공정시 연마속도를 타부분에 비하여 상대적으로 감소시키는 스토핑층을 형성하고 상기 CMP 공정을 실시하여 표면상부를 평탄화시킴으로써 후속공정을 용이하게 실시하여 반도체소자의 특성, 신뢰성 및 생산성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 층간절연막 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 층간절연막 형성방법은,
셀부와 주변회로부의 단차를 완화시키는 반도체소자의 층간절연막 형성방법에 있어서,
전체표면상에 제1층간절연막을 소정두께 형성하고 열처리하는 공정과,
전체표면상부에 상기 제1층간절연막과 식각선택비 차이를 갖는 식각 스토핑층인 제2층간절연막을 소정두께 형성하는 공정과,
상기 제2층간절연막 상부에 상기 제1층간절연막과 같은 식각선택비를 갖는 제3층간절연막을 소정두께 형성하고 열처리하는 공정과,
상기 제3,2,1층간절연막을 CMP공정으로 평탄화식각하되, 상기 저단차의 주변회로부에 형성된 제2층간절연막이 노출될때까지 실시하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제2(a)도 및 제2(b)도는 본 발명의 실시예에 따른 반도체소자의 층간절연막 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 하부구조물(13)을 형성한다. 이때, 상기 하부구조물(13)은 필드산화막(도시안됨)을 이용하여 소자를 분리하고 게이트전극(도시안됨)을 형성한 후, 소오스/드레인 전극(도시안됨)을 형성하고 후속공정으로 비트라인(도시안됨)과 캐패시터(도시안됨)을 형성한 것이다.
그리고, 상기 하부구조물(13) 상부에 제1층간절연막인 제1BPSG 절연막(15)을 셀부(100)과 주변회로부(200)의 단차보다 두껍게 증착한다. 이때, 상기 제1BPSG 절연막(15)은 1000 내지 5000정도의 두께로 형성한다. 그리고, 상기 제1BPSG 절연막(15)은 상압화학기상증착(Atm-Pressure CVD, APCVD)이나 감압화학기상증착(Low-Pressure CVD, LPCVD) 장비를 이용하여 오존-테오스(O3-TEOS) 실리콘산화막으로 대신 증착하거나, 플라즈마 화학기상증착(Plasma-Enhanced CVD, PECVD) 장치를 이용한 실리콘산화막으로 대신 증착할 수 있다.
그 다음에, 상기 제1BPSG 절연막(15)을 700∼900℃ 정도의 온도에서 열처리하여 안정화시킨다(제2(a)도).
그 다음에, 전체표면상부에 제2층간절연막인 고밀도 플라즈마 산화막(17)을 500∼3000정도의 두께로 증착한다. 이때, 상기 고밀도 플라즈마 산화막(17)은 이.씨.알.(Electron Cyclrotron Resonance : ECR) 화학기상증착(Chemical Vapor Deopsition, 이하에서 CVD라 함) 장치나 헬리콘파(helicon wave) CVD 장치 또는 아이.씨.피.(Inductive Coupled Plasma : ICP) CVD 장치를 이용하여 증착한다.
그리고, 상기 고밀도 플라즈마 산화막(17) 상부에 제3층간절연막인 제2BPSG 절연막(19)을 2,000∼10,000정도의 두께로 증착하고 열처리하여 안정화시킨다.
그 다음에, 상기 CMP 공정을 실시하여 상기 셀부(100)와 주변회로부(200)를 평탄화시킨다. 이때, 상기 고밀도 플라즈마 산화막(17)는 연마속도가 늦은 스토핑층으로 사용되어 디싱현상이 거의 발생하지 않는다.
여기서, 상기 CMP 공정을 연마헤드(polishing head)의 압력 5∼7psi, 회전속도 20∼50rpm, 플래튼(platen)의 테이블(table) 속도는 15∼40rpm, 연마헤드의 빽-압력(back-pressure)는 0∼2psi의 공정조건으로 실시한다. 그리고, 현탄액은 연마재료가 응집되어 더 큰 입자가 생성되거나 침전이 되는 것을 방지하기 위하여 KOH 계나 NH4OH계와 같이 염기성물질을 사용한다(제2(b)도).
상기한 바와같이 본 발명에 따른 반도체소자의 층간절연막 형성방법은, 제1BPSG 절연막, 스토핑층인 고밀도 플라즈마 산화막 그리고 제2BPSG 절연막의 적층구조로 반도체기판의 하부구조물 상부에 형성하고 CPM 공정을 실시하여 평탄화된 층간절연막을 형성함으로서 연마속도 차이에 의한 종점검출이 용이하게 하고 단차가 낮은 주변회로부의 과도한 연마를 억제해 전면 평탄화가 쉽게 이루어질 뿐만 아니라 후속공정을 용이하게 실시하여 상기 CMP 공정 특유의 디싱현상을 방지하고 반도체소자의 특성, 신뢰성 및 생산성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.

Claims (17)

  1. 셀부와 주변회로부의 단차를 완화시키는 반도체소자의 층간절연막 형성방법에 있어서, 전체표면상부에 제1층간절연막을 소정두께 형성하고 열처리하는 공정과, 전체표면상부에 상기 제1층간절연막과 식각선택비 차이를 갖는 식각 스토핑층인 제2층간절연막을 소정두께 형성하는 공정과, 상기 제2층간절연막 상부에 상기 제1층간절연막과 같은 식각선택비를 갖는 제3층간절연막을 소정두께 형성하고 열처리하는 공정과, 상기 제3,2,1층간절연막을 CMP 공정으로 평탄화식각하되, 상기 저단차의 주변회로부에 형성된 제2층간절연막이 노출될 때까지 실시하는 공정을 포함하는 반도체소자의 층간절연막 형성방법.
  2. 제1항에 있어서, 상기 제1층간절연막은 BSPG 절연막으로 형성하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  3. 제1항에 있어서, 상기 제1층간절연막은 APCVD 장비를 이용한 O3-TEOS 실리콘산화막으로 형성하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  4. 제1항에 있어서, 상기 제1층간절연막은 LPCVD 장비를 이용하여 O3-TEOS 실리콘 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  5. 제1항에 있어서, 상기 제1층간절연막은 PECVD 장비를 이용한 실리콘산화막으로 형성하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  6. 제1항 내지 제5항중 어느 한 항에 있어서, 상기 제1층간절연막은 1000 내지 5000정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  7. 제1항에 있어서, 상기 제1층간절연막의 열처리공정은 700∼900℃ 정도의 온도에서 실시하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  8. 제1항에 있어서, 상기 제2층간절연막은 ECR CVD 장치를 이용하여 고밀도 플라즈마 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  9. 제1항에 있어서, 상기 제2층간절연막은 헬리콘파 CVD 장치를 이용하여 고밀도 플라즈마 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  10. 제1항에 있어서, 상기 제2층간절연막은 ICP CVD 장치를 이용하여 고밀도 플라즈마 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  11. 제1항, 제8항 내지 제10항중 어느 한 항에 있어서, 상기 제2층간절연막은 500∼3000정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  12. 제1항에 있어서, 상기 제3층간절연막은 BSPG 절연막으로 형성하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  13. 제1항에 있어서, 상기 제3층간절연막은 APCVD 장비나 LPCVD 장비를 이용하여 O3-TEOS 실리콘 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  14. 제1항에 있어서, 상기 제3층간절연막은 PECVD 장비를 이용한 실리콘산화막으로 형성하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  15. 제1항, 제12항 내지 제14항중 어느 한 항에 있어서, 상기 제3층간절연막은 2000 내지 10000정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  16. 제1항에 있어서, 상기 CMP 공정은 연마헤드의 압력 5∼7psi, 회전속도 20∼50rpm, 플래튼의 테이블 속도는 15∼40rpm, 연마헤드의 빽-압력은 0∼2psi 등과 같은 공정조건으로 실시하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  17. 제1항 또는 제16항에 있어서, 상기 CMP 공정은 KOH계나 NH4OH계와 같이 염기성물질을 현탁액으로 사용하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
KR1019960017357A 1996-05-22 1996-05-22 반도체소자의 층간절연막 형성방법 KR100211540B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960017357A KR100211540B1 (ko) 1996-05-22 1996-05-22 반도체소자의 층간절연막 형성방법
US08/847,256 US5880039A (en) 1996-05-22 1997-05-01 Method for forming interlayer insulating film of a semiconductor device
TW086106638A TW381305B (en) 1996-05-22 1997-05-19 Method for planarizing an interlayer insulating film of a semiconductor device
CN97112407A CN1090818C (zh) 1996-05-22 1997-05-22 用以形成半导体装置的中间层绝缘薄膜的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017357A KR100211540B1 (ko) 1996-05-22 1996-05-22 반도체소자의 층간절연막 형성방법

Publications (2)

Publication Number Publication Date
KR970077325A KR970077325A (ko) 1997-12-12
KR100211540B1 true KR100211540B1 (ko) 1999-08-02

Family

ID=19459421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017357A KR100211540B1 (ko) 1996-05-22 1996-05-22 반도체소자의 층간절연막 형성방법

Country Status (4)

Country Link
US (1) US5880039A (ko)
KR (1) KR100211540B1 (ko)
CN (1) CN1090818C (ko)
TW (1) TW381305B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721190B1 (ko) * 2001-06-29 2007-05-23 주식회사 하이닉스반도체 반도체 메모리소자 제조방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209293A (ja) * 1997-01-22 1998-08-07 Sony Corp 半導体装置の製造方法
US6025279A (en) * 1998-05-29 2000-02-15 Taiwan Semiconductor Manufacturing Company Method of reducing nitride and oxide peeling after planarization using an anneal
KR100470165B1 (ko) 1999-06-28 2005-02-07 주식회사 하이닉스반도체 반도체소자 제조 방법
US6479385B1 (en) 2000-05-31 2002-11-12 Taiwan Semiconductor Manufacturing Company Interlevel dielectric composite layer for insulation of polysilicon and metal structures
KR20050008364A (ko) * 2003-07-15 2005-01-21 삼성전자주식회사 층간절연막 평탄화 방법
KR100624566B1 (ko) * 2004-05-31 2006-09-19 주식회사 하이닉스반도체 커패시터 상부에 유동성 절연막을 갖는 반도체소자 및 그제조 방법
KR100590397B1 (ko) * 2004-07-22 2006-06-19 주식회사 하이닉스반도체 반도체 소자의 패시베이션층 형성 방법
KR100865365B1 (ko) * 2005-01-12 2008-10-24 샤프 가부시키가이샤 반도체 장치의 제조방법 및 반도체 장치
DE102005004708B4 (de) * 2005-02-02 2006-11-02 Atmel Germany Gmbh Verfahren zur Herstellung integrierter Schaltkreise mit mindestens einem Silizium-Germanium-Heterobipolartransistor
US7364997B2 (en) * 2005-07-07 2008-04-29 Micron Technology, Inc. Methods of forming integrated circuitry and methods of forming local interconnects
KR20080095621A (ko) * 2007-04-25 2008-10-29 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
DE102007063271B4 (de) * 2007-12-31 2009-11-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines dielektrischen Zwischenschichtmaterials mit unterschiedlichen Abtragsraten während eines CMP-Prozesses
US8822287B2 (en) * 2010-12-10 2014-09-02 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices
CN102543839B (zh) * 2010-12-22 2014-01-08 中国科学院微电子研究所 层间电介质层的平面化方法
JP2012174937A (ja) * 2011-02-22 2012-09-10 Sony Corp 半導体装置、半導体装置の製造方法、半導体ウエハの貼り合わせ方法及び電子機器
US20150200111A1 (en) * 2014-01-13 2015-07-16 Globalfoundries Inc. Planarization scheme for finfet gate height uniformity control
CN113437134B (zh) * 2021-06-22 2022-09-02 福建省晋华集成电路有限公司 一种半导体结构、半导体结构制备方法及半导体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4545852A (en) * 1984-06-20 1985-10-08 Hewlett-Packard Company Planarization of dielectric films on integrated circuits
US4972251A (en) * 1985-08-14 1990-11-20 Fairchild Camera And Instrument Corp. Multilayer glass passivation structure and method for forming the same
US5268333A (en) * 1990-12-19 1993-12-07 Samsung Electronics Co., Ltd. Method of reflowing a semiconductor device
JP2538722B2 (ja) * 1991-06-20 1996-10-02 株式会社半導体プロセス研究所 半導体装置の製造方法
US5166093A (en) * 1991-07-31 1992-11-24 Micron Technology, Inc. Method to reduce the reflectivity of a semi-conductor metallic surface
JP2809018B2 (ja) * 1992-11-26 1998-10-08 日本電気株式会社 半導体装置およびその製造方法
US5278103A (en) * 1993-02-26 1994-01-11 Lsi Logic Corporation Method for the controlled formation of voids in doped glass dielectric films
US5532191A (en) * 1993-03-26 1996-07-02 Kawasaki Steel Corporation Method of chemical mechanical polishing planarization of an insulating film using an etching stop
US5356513A (en) * 1993-04-22 1994-10-18 International Business Machines Corporation Polishstop planarization method and structure
US5516729A (en) * 1994-06-03 1996-05-14 Advanced Micro Devices, Inc. Method for planarizing a semiconductor topography using a spin-on glass material with a variable chemical-mechanical polish rate
US5385868A (en) * 1994-07-05 1995-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Upward plug process for metal via holes
KR960005761A (ko) * 1994-07-27 1996-02-23 이데이 노부유끼 반도체장치
JP3326974B2 (ja) * 1994-07-28 2002-09-24 ソニー株式会社 多層配線の形成方法および半導体装置の製造方法
US5494854A (en) * 1994-08-17 1996-02-27 Texas Instruments Incorporated Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films
US5552346A (en) * 1995-04-27 1996-09-03 Taiwan Semiconductor Manufacturing Co. Planarization and etch back process for semiconductor layers
US5770469A (en) * 1995-12-29 1998-06-23 Lam Research Corporation Method for forming semiconductor structure using modulation doped silicate glasses
US5545585A (en) * 1996-01-29 1996-08-13 Taiwan Semiconductor Manufacturing Company Method of making a dram circuit with fin-shaped stacked capacitors
US5656556A (en) * 1996-07-22 1997-08-12 Vanguard International Semiconductor Method for fabricating planarized borophosphosilicate glass films having low anneal temperatures
US5716890A (en) * 1996-10-18 1998-02-10 Vanguard International Semiconductor Corporation Structure and method for fabricating an interlayer insulating film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721190B1 (ko) * 2001-06-29 2007-05-23 주식회사 하이닉스반도체 반도체 메모리소자 제조방법

Also Published As

Publication number Publication date
US5880039A (en) 1999-03-09
CN1172344A (zh) 1998-02-04
KR970077325A (ko) 1997-12-12
CN1090818C (zh) 2002-09-11
TW381305B (en) 2000-02-01

Similar Documents

Publication Publication Date Title
KR100211540B1 (ko) 반도체소자의 층간절연막 형성방법
US6200897B1 (en) Method for manufacturing even dielectric layer
US5989997A (en) Method for forming dual damascene structure
JPH09162292A (ja) 半導体装置の製造方法
WO2000002235A1 (en) Method of planarizing integrated circuits
KR20010062348A (ko) 무-슬러리 화학-기계적 폴리싱
KR19990074360A (ko) 광역평탄화된 반도체장치의 제조방법
JP3047343B2 (ja) 半導体装置の製造方法
KR100214268B1 (ko) 반도체 소자의 층간절연막 형성방법
KR100301530B1 (ko) 반도체소자의 층간 절연막 형성방법
KR100832106B1 (ko) 반도체 소자의 제조방법
KR0170900B1 (ko) 반도체 소자의 평탄화 방법
KR100645841B1 (ko) 연마정지막을 이용한 폴리실리콘 플러그 형성 방법
KR0177396B1 (ko) 반도체 디바이스의 표면 평탄화 방법
KR100469140B1 (ko) 반도체소자의 평탄화방법
KR20000044630A (ko) 반도체 소자의 폴리실리콘 플러그 형성방법
KR100240927B1 (ko) 반도체 기판의 평탄화 방법
KR100390838B1 (ko) 반도체 소자의 랜딩 플러그 콘택 형성방법
KR0172247B1 (ko) 씨엠피를 이용한 박막 평탄화 방법
KR100312647B1 (ko) 반도체 소자의 평탄화방법
KR20000044667A (ko) 반도체소자의 콘택 형성방법
KR20020050762A (ko) 반도체장치의 소자격리방법
KR100710804B1 (ko) 반도체 소자의 평탄화 방법
KR20090124122A (ko) 반도체 소자의 제조방법
KR19980029383A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080425

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee