KR100312647B1 - 반도체 소자의 평탄화방법 - Google Patents

반도체 소자의 평탄화방법 Download PDF

Info

Publication number
KR100312647B1
KR100312647B1 KR1019980025769A KR19980025769A KR100312647B1 KR 100312647 B1 KR100312647 B1 KR 100312647B1 KR 1019980025769 A KR1019980025769 A KR 1019980025769A KR 19980025769 A KR19980025769 A KR 19980025769A KR 100312647 B1 KR100312647 B1 KR 100312647B1
Authority
KR
South Korea
Prior art keywords
insulating film
interlayer insulating
chemical mechanical
mechanical polishing
film
Prior art date
Application number
KR1019980025769A
Other languages
English (en)
Other versions
KR20000004337A (ko
Inventor
권성수
권병호
강준모
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980025769A priority Critical patent/KR100312647B1/ko
Publication of KR20000004337A publication Critical patent/KR20000004337A/ko
Application granted granted Critical
Publication of KR100312647B1 publication Critical patent/KR100312647B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 큰 단차부가 존재하더라도 CMP 공정으로 완벽한 평탄화를 달성할 수 있는 반도체 소자의 평탄화 방법을 개시한다.
개시된 본 발명은 패턴이 형성되어, 상대적으로 높은 단차부와 낮은 단차부를 갖는 반도체 기판 상부에 상기 패턴이 충분히 매립될 정도로 층간 절연막을 증착하는 단계와, 상기 층간 절연막 상부에 상기 층간 절연막과 성분이 다른 절연막을 증착하는 단계와, 상기 상대적으로 높은 단차부상의 절연막을 제 1 화학적 기계적 연마공정으로 제거하는 단계와, 상기 남아있는 절연막 표면이 노출될때까지 상기 높은 단차부상의 층간 절연막을 제 2 화학적 기계적 연마 공정으로 제거하는 단계와, 상기 남아 있는 절연막과 층간 절연막을 상기 남아 있는 절연막이 모두 제거되도록, 제 3 화학적 기계적 연마 공정으로 제거하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 평탄화방법
본 발명은 반도체 소자의 평탄화 방법에 관한 것으로, 보다 구체적으로는 비교적 넓은 크기의 패턴으로 인하여 발생되는 단차를 효과적으로 제거할 수 있는 반도체 소자의 평탄화 방법에 관한 것이다.
일반적으로, 반도체 기판상에 모스 트랜지스터와 같은 소자를 제작하게 되면, 기판 표면에 단차가 발생된다. 이러한 단차들은 후속으로 진행되는 마스크 공정시, 오정렬 및 패턴 불량을 유발하므로, 평탄화 공정을 실시하여줌이 필수적이다.
종래의 평탄화 방법으로는, 평탄화막을 증착하여 주거나, 평탄화막을 두껍게 증착한다음 에치백 또는 연마하는 기술이 제안되었다.
이중에서 연마기술에 대하여 보다 자세히 설명하면, 도 1a에 도시된 바와 같이, 패턴(2)이 형성된 반도체기판(1)상부에 절연막(3)을 증착한다.
그다음, 도 1b에 도시된 바와 같이, 화학적 기계적 연마방식(chemical mechanical polishing : 이하 CMP)으로 상기 절연막(3)을 평탄하게 연마하여 평탄면을 제공한다.
상기한 화학적 기계적 연마 방법은 패턴의 크기가 조밀하게 밀집되어 있는 부분에서는 완벽한 평탄화를 제공한다.
그러나, 비교적 큰 사이즈를 갖는 패턴(2)이 구비되어, 하부에 큰 단차부가 형성된 경우에는 화학적 기계적 연마 공정을 진행하여도, 완벽하게 평탄화가 이루어지지 않는다. 이에따라, 결과물의 가장 높은 부분과, 결과물의 가장 낮은 부분간에는 높이차(h)가 발생되어, 평탄화를 이루겠다는 소기의 목적을 달성하지 못하는 문제점이 발생된다.
따라서, 본 발명의 목적은 큰 단차부가 존재하더라도 CMP 공정으로 완벽한 평탄화를 달성할 수 있는 반도체 소자의 평탄화 방법을 제공하는 것이다.
도 1a 및 도 1b는 종래기술에 따른 반도체소자의 평탄화 방법을 설명하기 위한 도면.
도 2a 내지 도 2d는 본 발명에 따른 반도체소자의 평탄화 방법을 설명하기 위한 도면.
도 3a는 종래의 방식에 따른 평탄화 정도를 보여주는 그래프.
도 3b는 본 발명에 따른 평탄화 정도를 보여주는 그래프.
(도면의 주요 부분에 대한 부호의 설명)
11 : 반도체 기판 12 : 패턴
13 : 층간 절연막 14 : 실리콘 질화막
상기한 본 발명의 목적을 달성하기 위한 본 발명의 일 실시예에 따르면, 본 발명은, 패턴이 형성되어, 상대적으로 높은 단차부와 낮은 단차부를 갖는 반도체기판상부에 상기 패턴이 충분히 매립될 정도로 층간 절연막을 증착하는 단계와, 상기 층간 절연막 상부에 상기 층간 절연막과 성분이 다른 절연막을 증착하는 단계와, 상기 상대적으로 높은 단차부상의 절연막을 상기 층간절연막과 절연막이 같은 속도로 제거되는 슬러리를 이용하여 제 1 화학적 기계적 연마공정으로 제거하는 단계와, 상기 남아 있는 절연막의 표면이 노출될 때까지 상기 층간절연막이 절연막보다 빨리 제거되는 슬러리를 이용하여 상기 높은 단차부상의 층간 절연막을 제 2 화학적 기계적 연마 공정으로 제거하는 단계 및, 상기 남아 있는 절연막과 층간 절연막을 상기 남아 있는 절연막이 모두 제거되도록 상기 층간절연막과 절연막이 동시에 제거되는 슬러리를 이용하여 제 3 화학적 기계적 연마 공정으로 제거하는 단계를 포함하는 것을 특징으로한다.
본 발명에 의하면, 층간 절연막과 층간 절연막과 다른 특성을 갖는 물질을 이용하여, 높은 단차 부분을 먼저 제거한다음, 남아있는 부분을 고르게 평탄화시키므로써 고른 결과물 표면을 얻을 수 있다.
(실시예)
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 자세히 설명하도록 한다.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 평탄화 방법을 설명하기위한 도면이고, 도 3a는 종래의 방식에 따른 평탄화 정도를 보여주는 그래프이고, 도 3b는 본 발명에 따른 평탄화 정도를 보여주는 그래프이다.
본 발명에 따른 반도체소자의 평탄화방법은, 도 2a에 도시된 바와 같이, 먼저 반도체기판(11)상부에 비교적 사이즈가 큰 패턴(12)이 형성한다.
그다음, 상기 반도체 기판(11) 상부에 층간절연막(13)을 비교적 두껍게, 즉, 상기 패턴(12)이 충분히 매립될 정도로 증착한다. 이때, 층간절연막(13)으로는 실리콘 산화막을 이용한다.
이어서, 상기 층간절연막(13)상부에 층간절연막(13)과 다른 성분으로된 절연막(14)을 500 내지 1500Å 두께로 증착한다. 이때, 상기 절연막(14)으로는 실리콘 질화막(SiN)을 이용한다.
그다음, 도 2b에 도시된 바와 같이, 상대적으로 높은 단차를 갖는 부분에 존재하는 실리콘 질화막(14) 부분을 제 1 CMP 공정으로 제거한다. 이때, 제1CMP 공정에 이용되는 슬러리(slurry)로는 상기 층간절연막(13)과 절연막(14)의 실리콘질화막이 거의 같은 속도로 제거되는 물질 예를 들어, SS25 물질을 사용한다.
이어서, 도 2c에 도시된 바와 같이, 상기 층간 절연막(13)이 절연막(14)의 실리콘 질화막보다 더 빨리 예를들어, 50배 이상 빨리 제거되는 슬러리 예를들어, 강옥재(corundum)를 이용하여, 단차면 저부의 실리콘 질화막(14)이 노출되도록 제 2 CMP 공정을 진행한다.
그다음, 도 2d에 도시된 바와 같이, 층간절연막(13)과 절연막의 실리콘질화막(15)이 거의 동시에 제거될 수 있는 슬러리를 이용하여, 실리콘 질화막(14)이 제거될 때까지, 제 3 CMP 공정을 진행하므로써 완벽한 평탄화를 이루게 된다.
한편, 도 3a는 종래의 방식에 따른 평탄화 정도를 보여주는 그래프이고, 도 3b는 본 발명에 따른 평탄화 정도를 보여주는 그래프이다.
도 3a에 의하면, 종래와 같이 실리콘 질화막을 이용하지 않고, 3번의 CMP 공정을 사용하였을 때는 최종 결과물("▼"으로 표시된 부분)에 여전히 단차가 존재함을 알 수 있다.
그러나, 도 3b에 도시된 바와 같이, 실리콘 질화막(14)을 이용하여, 3번의 CMP 공정을 진행하게 되면, 최종 결과물("X"로 표시된 부분)이 거의 평탄화 되는 것을 알 수 있다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 서로 다른 두 물질, 즉, 실리콘산화막과 실리콘질화막을 이용하되, 이들 물질이 서로 동일하게 제거되는 슬러리와 이들 물질이 서로 차이나게 제거되는 슬러리를 선택적으로 이용한 3번에 걸친 CMP 공정을 실시하여 표면을 평탄화시킨다. 즉, 결과물의 높은 단차 부분을 먼저 제거한 다음 남아 있는 부분을 고르게 평탄화시킨다.
이에따라, 평탄한 결과물 표면이 제공되어, 후속 공정이 리소그라피 공정을 진행하는데 용이하다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (3)

  1. 패턴이 형성되어, 상대적으로 높은 단차부와 낮은 단차부를 갖는 반도체기판상부에 상기 패턴이 충분히 매립될 정도로 층간 절연막을 증착하는 단계;
    상기 층간 절연막 상부에 상기 층간 절연막과 성분이 다른 절연막을 증착하는 단계;
    상기 상대적으로 높은 단차부상의 절연막을 상기 층간절연막과 절연막이 같은 속도로 제거되는 슬러리를 이용하여 제 1 화학적 기계적 연마공정으로 제거하는 단계;
    상기 남아 있는 절연막의 표면이 노출될 때까지 상기 층간절연막이 절연보다 빨리 제거되는 슬러리를 이용하여 상기 높은 단차부상의 층간 절연막을 제 2 화학적 기계적 연마 공정으로 제거하는 단계; 및
    상기 남아 있는 절연막과 층간 절연막을 상기 남아 있는 절연막이 모두 제거되도록 상기 층간절연막과 절연막이 같은 속도로 제거되는 슬러리를 이용하여 제 3 화학적 기계적 연마 공정으로 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 평탄화 방법.
  2. 제 1 항에 있어서, 상기 층간 절연막은 실리콘 산화막이고, 상기 절연막은 실리콘 질화막인 것을 특징으로 하는 반도체 소자의 평탄화 방법.
  3. 제 2 항에 있어서, 상기 실리콘 질화막의 두께는 500 내지 1500Å인 것을 특징으로 하는 반도체 소자의 평탄화 방법.
KR1019980025769A 1998-06-30 1998-06-30 반도체 소자의 평탄화방법 KR100312647B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025769A KR100312647B1 (ko) 1998-06-30 1998-06-30 반도체 소자의 평탄화방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025769A KR100312647B1 (ko) 1998-06-30 1998-06-30 반도체 소자의 평탄화방법

Publications (2)

Publication Number Publication Date
KR20000004337A KR20000004337A (ko) 2000-01-25
KR100312647B1 true KR100312647B1 (ko) 2002-08-14

Family

ID=19542157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025769A KR100312647B1 (ko) 1998-06-30 1998-06-30 반도체 소자의 평탄화방법

Country Status (1)

Country Link
KR (1) KR100312647B1 (ko)

Also Published As

Publication number Publication date
KR20000004337A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
US5494857A (en) Chemical mechanical planarization of shallow trenches in semiconductor substrates
US5923993A (en) Method for fabricating dishing free shallow isolation trenches
US6001740A (en) Planarization of a non-conformal device layer in semiconductor fabrication
US5302233A (en) Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP)
JPH1079423A (ja) 半導体デバイスの製造方法
US6043164A (en) Method for transferring a multi-level photoresist pattern
JP2838992B2 (ja) 半導体装置の製造方法
KR100211540B1 (ko) 반도체소자의 층간절연막 형성방법
WO2000002235A1 (en) Method of planarizing integrated circuits
JPH05315441A (ja) ポリッシュ工程を備えた半導体装置の製造方法
KR19990074360A (ko) 광역평탄화된 반도체장치의 제조방법
US6387808B1 (en) Method of correcting topographical effects on a micro-electronic substrate
US7148146B1 (en) Method of fabricating an integral capacitor and gate transistor having nitride and oxide polish stop layers using chemical mechanical polishing elimination
KR100312647B1 (ko) 반도체 소자의 평탄화방법
US6087262A (en) Method for manufacturing shallow trench isolation structure
KR100347533B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100742961B1 (ko) 반도체 소자의 평탄화 방법
KR100296688B1 (ko) 반도체소자의평탄화방법
KR20020050762A (ko) 반도체장치의 소자격리방법
US6174815B1 (en) Method for planarizing DRAM cells
KR980012266A (ko) 반도체장치의 소자분리방법
JPH05335291A (ja) 半導体装置の製造方法
TW445571B (en) Manufacturing method for shallow trench isolation
JP2001210710A (ja) 犠牲層を使用する浅いトレンチ分離の形成プロセス
KR100190065B1 (ko) 트렌치 소자분리방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150923

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 17

EXPY Expiration of term