KR0170900B1 - 반도체 소자의 평탄화 방법 - Google Patents
반도체 소자의 평탄화 방법 Download PDFInfo
- Publication number
- KR0170900B1 KR0170900B1 KR1019950050442A KR19950050442A KR0170900B1 KR 0170900 B1 KR0170900 B1 KR 0170900B1 KR 1019950050442 A KR1019950050442 A KR 1019950050442A KR 19950050442 A KR19950050442 A KR 19950050442A KR 0170900 B1 KR0170900 B1 KR 0170900B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- sog
- planarization
- slurry
- sog insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000005498 polishing Methods 0.000 claims abstract description 23
- 239000002002 slurry Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000002093 peripheral effect Effects 0.000 claims description 19
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 7
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- -1 methyl siloxane Chemical class 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 3
- UPSOBXZLFLJAKK-UHFFFAOYSA-N ozone;tetraethyl silicate Chemical compound [O-][O+]=O.CCO[Si](OCC)(OCC)OCC UPSOBXZLFLJAKK-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000002245 particle Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- DYIZHKNUQPHNJY-UHFFFAOYSA-N oxorhenium Chemical compound [Re]=O DYIZHKNUQPHNJY-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 229910003449 rhenium oxide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 평탄화 방법에 관한 것으로, 반도체기판 상부에 하부구조물을 형성하고 그 상부에 평탄화용 절연막을 소정두께 형성한 다음, 그 상부에 SOG 절연막을 소정두께 형성하고 CMP 방법으로 단차가 낮은 부분까지 연마하되, 단차가 높은 부분을 식각한 다음, 상기 CMP 방법에서의 슬러리와 다른 슬러리를 이용하여 상기 잔류 SOG 절연막을 제거함으로써 표면이 평탄화된 절연막을 형성하여 후속공정을 용이하게 실시할 수 있게 됨으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
제1a도 및 제1b도는 종래기술에 따른 반도체소자의 평탄화방법을 도시한 단면도.
제2a도 내지 제2c도는 본 발명의 실시예에 따른 반도체소자의 평탄화방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11,21 : 반도체기판 13,23 : 하부구조물
15,25 : 평탄화용 산화막 17 : SOG 절연막
27 : 경사진 평탄화용 산화막
본 발명은 반도체 소자의 평탄화 방법에 관한 것으로서, 특히 반도체 기판에 여러가지 하부구조물을 형성한 후 절연막을 형성하면, 상기의 소자들이 밀집되어 있는 셀 지역과 이 셀 지역에 비해 패턴의 밀도가 떨어지는 주변회로지역간의 단차가 생성되는 데 이 단차를 화학기계연마(CMP:Chemical Mechanical Polishing, 이하에서 CMP라 함) 방법으로 절연막을 연마함으로써 셀지역과 주변회로 지역의 단차를 제거하는 평탄화 방법에 관한 것이다.
일반적으로, 반도체소자의 제조는 반도체 트랜지스터와 캐패시터 및 비트라인등을 형성시키고 각각의 소자를 전기적으로 연결시키기 위한 금속개선을 형성시키는 공정이 뒤따르게 된다. 그런데 필요한 물질의 증착과 패터닝 및 식각에 의해 소자들이 형성되면서, 소자들이 밀집되어 있는 셀 지역과 주변회로 지역간에는 단차가 생성되는데 이러한 단차는 소자의 집적도가 함께 급격히 증가하고 있다.
이러한 단차를 완화시키기 위하여 지금까지는 유동성이 우수한 비.피.에스.지(BPSG:Boro Phospho Silicate Glass, 이하에서 BPSG라 함)를 증착하고 이를 플로우시키거나, 오존-테오스 화학기상증착(ozon-TEOS CVD)산화막을 평탄화막으로 사용하여 왔으나, 이들은 상대적으로 좁은 지역안에서의 평탄화를 가능하게 할 뿐, 셀지역과 주변회로 지역간의 넓은지역의 평탄화에는 한계가 있다는 문제점이 있다. 이와같이 평탄화층이 형성되지 못하면 후속 공정에서 진행되는 리소그래피(lothography) 공정시 초점 심도가 각각의 부분마다 다르게 되어 디포커스(defocus)가 발생되고 결과적으로 반도체 기판 상부에 균일한 패턴을 형성하는 것이 불가능하게 된다
이러한 단점을 극복하기 위하여 256메가 디램(mega DRAM) 이상의 초고집적 소자에서는 상기의 평탄화막을 기계적, 화학적으로 갈아내어 연마하는 CMP 방법이 사용되어야만 할 것으로 예상되고 있다. 그런데 상기의 CMP 공정에 의한 셀 지역과 주변회로 지역의 평탄화는 아직도 다음과 같은 단점을 가지고 있다.
제1a도 및 제1b도는 상기의 단점을 설명하기 위한 예시도이다.
제1a도는 반도체기판(21) 상부에 하부구조물(23)을 형성한다. 그리고 전체표면상부에 평탄화용 절연막(25)을 형성한다.
제1b도는 CMP 방법으로 상기 평탄화용 절연막(25)을 식각한다. 그로인하여, 상기 반도체기판(21) 셀부와 주변회로부가 경사진 평탄화용 절연막(27)이 형성된다.
여기서, 상기 제1a, b도는 패턴 밀도가 높은 셀(cell) 지역과 패턴 밀도가 상대적으로 낮은 주변회로 지역을 종래의 CMP 방법에 의하여 평탄화 시킨 단면도이다. 연마전 셀지역과 주변회로 지역에서는 A만큼의 단차가 존재한다. 이때, 상기 A 만큼의 단차를 제거하기 위하여 CMP로 평탄화시키면 단차가 높은 셀지역이 연마되는 동안 CMP용 패드의 탄성변형에 의해 단차가 낮은지역도 연마되므로, 연마후에도 B만큼의 단차가 계속 존재하게 된다(제1a도). 여기서 잔류 B 만큼의 단차를 제거하려면 연마량을 더욱 증가시켜야 하고, 결국 초기에 증착시키는 평탄화용 산화막의 두께는 더욱 두꺼워지지 않으면 안된다. 한편, 제1b도와 같이 사용 패드의 종류에 따라서는 단차부분의 연마가 빨라서 연마후의 상태가 한쪽으로 기울어지는 씨닝(thinning) 현상이 발생하여 전체적인 균일도(uniformity)가 매우 불량해지는 단점도 있다.
이러한 단점으로 인하여 반도체소자의 특성 및 신뢰성이 저하되는 문제점이 있다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여, 셀 지역과 주변 회로 지역간의 단차를 CMP 방법으로 제거함에 있어, BPSG로 평탄화층 형성 후 다시 에스.오.지.(SOG:Spin On Glass, 이하에서 SOG라 함)를 도포한후 CMP를 수행하므로서, 셀 지역의 SOG와 평탄화용 산화막을 선택적으로 연마하여 제거한 후, 최종적으로 주변회로 지역에 잔류하는 SOG막을 선택적으로 연마할 수 있는 슬러리(slurry)를 이용하여 CMP공정을 수행함으로써 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체 소자의 평탄화방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에서 반도체소자의 평탄화 방법의 특징은, 하부의 구조물이 밀집된 지역인 셀지역과 하부구조물 밀도가 낮은 주변회로 사이에 단차가 형성된 반도체 기판상에 평탄화용 절연막을 형성하는 공정과, 상기 평탄화용 절연막 상부에 SOG 절연막을 소정두께 형성하는 공정과, 상기 SOG 절연막을 열처리하는 공정과, 상기의 셀영역에 형성된 상기 SOG 절연막을 제거하기 위하여 평탄화용 절연막보다 상기 SOG 절연막에 대한 연마속도가 큰 슬러리를 이용하여 CMP 공정을 실시하는 공정과, 주변회로부테 잔류된 SOG 절연막을 제거하는 공정을 포함하는 평탄화 방법에 있어서, 상기 평탄화용 절연막은 BPSG 또는 오존 TEOS로 형성되는 것과, 상기 평탄화용 절연막은 5,000 내지 20,000Å 두께로 형성되는 것과, 상기 SOG 절연막은 실리콘 원자에 메틸기가 결합되어 있는 메틸 실록센계의 SOG 절연막이 사용되는 것과, 상기 열처리공장은 N2, Ar과 같은 불활성 가스분위기하에서 400 내지 450℃온도로 실시되는 것과, 상기 열처리공정은 산소 또는 대기중의 분위기에서 350 내지 400℃온도로 실시되는 것과, 상기 SOG절연막은 상기 열처리공정후 1000 내지 4000Å두께로 형성되는 것고, 상기 메틸 실록센계의 SOG 절연막은 전체 실리콘 원자중에서 메틸기와 결합되어 있는 실리콘 원자의 비가 몰비로 30% 이상인 것과, 상기 슬러리는 pH가 10 내지 11이고, 연마제로서, 미세한 실리카((SiO2) 입자와 순수가 혼합된 혼탁액인 것과, 상기 잔류 SOG 절연막을 제거하기 위한 슬러리는 새륨 옥사이드계(CeO2)의 슬러리가 사용되되, 연마계인 세륨옥사이드의 직경이 40㎚이하인 것이다.
이하, 본 발명에 따른 평탄화 방법을 첨부 도면을 참고하여 설명한다.
제2a도 내지 제2c도는 본 발명의 실시예에 따른 반도체 소자의 평탄화 방법을 나타낸 것으로서, 제2a도는 반도체 기판(11) 상부에 하부구조물(13)을 형성한다. 이때, 상기 하부구조물(13)은 트랜지스터, 캐패시터와 비트라인 등이다. 그 다음에, 전체표면상부에 평탄화 산화막(15)과 SOG 절연막(17)을 순차적으로 형성하고 400 내지 450℃온도에서 열공정을 실시한 것을 도시한 단면도이다. 그러나, 패턴이 밀집되어 있는 부분인 셀지역과 밀도가 낮은 주변회로지역 사이에 형성된 단차를 나타난다.
여기서, 상기 평탄화 산화막(15)은 BPSG와 같은 유동성이 우수한 오존 TEOS를 증착하며 두께는 5,000 내지 20,000 Å 정도로 증착한 것이다. 그리고, 상기 SOG 절연막(17)의 두께는 열처리 후 약 1000 내지 4000 Å 정도가 된다. 그리고, 상기 SOG 절연막(17)은 상기의 평탄화 산화막에 비하여 CMP 연마속도가 낮은 메틸 실록센(methyl-siloxane)계의 SOG가 사용된다. 연마속도비는 CMP 공정조건에 따라서 1/3 내지 1/10로 SOG 절연막(17)의 연마속도가 느리게 나타난다.
제2b도는 상기 SOG 절연막(17) 및 평탄화용 산화막(15)을 CMP 연마한다. 이때, 사용되는 슬러리는 pH가 약 10 내지 11이고 미세한 실리카 입자가 순수히 서스펜션(suspension) 되어 있는 혼탁액이다. 그리고, CMP 연마를 진행하면, CMP의 기계적 특성에 의하여 단차가 높은 부분인 셀지역 상부에 있는 SOG 절연막(17)이 먼저 연마되어 제거되고 이어서 SOG 절연막(17) 하부의 평탄화층(15)이 노출되는데 일단 산화막이 노출되면 SOG에 비하여 연마속도가 빠르므로 선택적으로 상기 산화막의 연마가 빠르게 진행된다. 이때, 주변 회로지역에 도포된 SOG 절연막(17)은 거의 연마가 진행되지 않는다. 그 다음에, 셀지역의 산화막(15)이 주변회지역의 SOG 절연막(17) 높이까지 연마되면 SOG층이 연마정지층으로 작용하므로 더이상의 산화막(15) 연마가 억제된다.
제2c도는 제2b도의 공정으로 잔류된 SOG 절연막(17)의 제거를 위해서 레륨 옥사이드계의 슬러리를 이용하여 CMP하면 이번에는 SOG 절연막(17)의 연마속도가 평탄화층으로 사용된 산화막(15)보다 빠르므로 잔류 SOG 절연막(17)이 선택적으로 제거되어 셀과 주변회로 영역의 단차가 없는 평탄화층을 얻을 수 있다. 여기서 상기의 세륨옥사이드계 슬러리는 연마제인 세륨옥사이드의 직경이 40㎚이하인 것을 사용하여야 산화막(15)에 대한 SOG의 선택적 연마가 가능하다.
이상에서 설명한 바와같이 본 발명의 실시예에 따른 반도체소자의 평탄화 방법은, CMP 공정의 단점인 디슁(dishing)을 방지하므로 평탄화에 필요한 산화막의 연마에 의한 제거두께를 감소, 즉 평탄화 산화막의 증착두께 감소, 증착시간 감소 및 CMP 공정시간 감소시키는 잇점과 주변회로 지역에 연마정지층을 형성하기 위한 별도의 마스크 및 패턴형성작업등이 불필요하여 공정을 단순화시키며 셀과 주변회로 영역의 단차를 제거하여 공정 수율 및 소자 동작의 신뢰성 향상시키는 잇점이 있다.
Claims (11)
- 하부의 구조물이 밀집된 지역인 셀 지역과 하부구조물 밀도가 낮은 주변회로 사이에 단차가 형성된 반도체 기판상에 평탄화용 절연막을 형성하는 공정과, 상기 평탄화용 절연막 상부에 SOG 절연막을 소정두께 형성하는 공정과, 상기 SOG 절연막을 열처리하는 공정과, 상기의 셀영역에 형성된 상기 SOG 절연막을 제거하기 위하여 평탄화용 절연막보다 상기 SOG 절연막에 대한 연마속도가 큰 슬러리를 이용하여 CMP 공정을 실시하는 공정과, 주변회로부테 잔류된 SOG 절연막을 제거하는 공정을 포함하는 반도체소자의 평탄화 방법.
- 제1항에 있어서, 상기 평탄화용 절연막은 BPSG 또는 오존 TEOS로 형성되는 것을 특징으로 하는 반도체소자의 평탄화 방법.
- 제1항에 있어서, 상기 평탄화용 절연막은 5,000 내지 20,000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 평탄화 방법.
- 제1항에 있어서, 상기 SOG 절연막은 실리콘 원자에 메틸기가 결합되어 있는 메틸 실록센계의 SOG 절연막이 사용되는 것을 특징으로 하는 반도체소자의 평탄화 방법.
- 제1항에 있어서, 상기 열처리공정은 N2, Ar과 같은 불활성 가스분위기하에서 400 내지 450℃온도로 실시되는 것을 특징으로 하는 반도체소자의 평탄화 방법.
- 제1항에 있어서, 상기 열처리공정은 산소 또는 대기중의 분위기에서 350 내지 400℃온도로 실시되는 것을 특징으로 하는 반도체소자의 평탄화 방법.
- 제1항에 있어서, 상기 SOG 절연막은 상기 열처리공정후 1000 내지 4000Å두께로 형성되는 것을 특징으로 하는 반도체소자의 평탄화 방법.
- 제4항에 있어서, 상기 메틸 실록센계의 SOG 절연막은 전체 실리콘 원자중에서 메틸기와 결합되어 있는 실리콘 원자의 비가 몰비로 30% 이상인 것을 특징으로 하는 반도체소자의 평탄화 방법.
- 제1항에 있어서, 상기 슬러리는 pH가 10 내지 11이고, 연마제로서 미세한 실리카(SiO2) 입자가 순수가 혼합된 혼탁액인 것을 특징으로 하는 반도체소자의 평탄화 방법.
- 제1항에 있어서, 상기 잔류 SOG 절연막은 제거하기 위한 슬러리는 세륨 옥사이드계(CeO2)의 슬러리가 사용되는 것을 특징으로 하는 반도체소자의 평탄화 방법.
- 제10항에 있어서, 상기 세륨 옥사이드계 슬러리는 연마제인 세륨옥사이드의 직경이 40㎚이하인 것을 특징으로 하는 반도체소자의 평탄화 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050442A KR0170900B1 (ko) | 1995-12-15 | 1995-12-15 | 반도체 소자의 평탄화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050442A KR0170900B1 (ko) | 1995-12-15 | 1995-12-15 | 반도체 소자의 평탄화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052796A KR970052796A (ko) | 1997-07-29 |
| KR0170900B1 true KR0170900B1 (ko) | 1999-03-30 |
Family
ID=19440440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950050442A KR0170900B1 (ko) | 1995-12-15 | 1995-12-15 | 반도체 소자의 평탄화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0170900B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990055162A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 반도체 소자의 층간절연막 평탄화 방법 |
| KR100548547B1 (ko) * | 1999-12-23 | 2006-02-02 | 주식회사 하이닉스반도체 | 웨이퍼 전면 평탄화 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990004889A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 장치의 층간절연막 형성 방법 |
| KR20000041399A (ko) * | 1998-12-22 | 2000-07-15 | 김영환 | 반도체소자의 평탄화 공정을 위한 화학적기계적연마 방법 |
| KR100366619B1 (ko) * | 1999-05-12 | 2003-01-09 | 삼성전자 주식회사 | 트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자 |
| KR100557584B1 (ko) * | 1999-12-28 | 2006-03-03 | 주식회사 하이닉스반도체 | 반도체소자의 평탄화방법 |
-
1995
- 1995-12-15 KR KR1019950050442A patent/KR0170900B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990055162A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 반도체 소자의 층간절연막 평탄화 방법 |
| KR100548547B1 (ko) * | 1999-12-23 | 2006-02-02 | 주식회사 하이닉스반도체 | 웨이퍼 전면 평탄화 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052796A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5302233A (en) | Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP) | |
| US6046112A (en) | Chemical mechanical polishing slurry | |
| US6429134B1 (en) | Method of manufacturing semiconductor device | |
| KR100211540B1 (ko) | 반도체소자의 층간절연막 형성방법 | |
| TW436920B (en) | Process of removing CMP scratches by BPSG reflow and integrated circuit chip formed thereby | |
| US6191039B1 (en) | Method of CMP of polysilicon | |
| KR100412996B1 (ko) | 무-슬러리 화학-기계적 폴리싱 | |
| KR0170900B1 (ko) | 반도체 소자의 평탄화 방법 | |
| WO2000002235A1 (en) | Method of planarizing integrated circuits | |
| JPH05315441A (ja) | ポリッシュ工程を備えた半導体装置の製造方法 | |
| US6271123B1 (en) | Chemical-mechanical polish method using an undoped silicon glass stop layer for polishing BPSG | |
| US20030092271A1 (en) | Shallow trench isolation polishing using mixed abrasive slurries | |
| KR100214268B1 (ko) | 반도체 소자의 층간절연막 형성방법 | |
| KR100645841B1 (ko) | 연마정지막을 이용한 폴리실리콘 플러그 형성 방법 | |
| KR100300876B1 (ko) | 화학적 기계적 평탄화를 이용한 소자분리막제조방법 | |
| US20060252267A1 (en) | Topology-selective oxide CMP | |
| KR0124635B1 (ko) | 반도체 소자의 평탄화방법 | |
| KR100240927B1 (ko) | 반도체 기판의 평탄화 방법 | |
| KR0172247B1 (ko) | 씨엠피를 이용한 박막 평탄화 방법 | |
| KR100710804B1 (ko) | 반도체 소자의 평탄화 방법 | |
| KR100261681B1 (ko) | 반도체소자의 평탄화 방법 | |
| KR100197662B1 (ko) | 반도체 소자의 절연막 평탄화방법 | |
| KR19990004567A (ko) | 반도체 소자의 평탄화 방법 | |
| KR100458475B1 (ko) | 반도체소자의평탄화방법 | |
| KR20000003445A (ko) | 반도체 소자의 화학적 기계적 평탄화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060920 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |