KR100469140B1 - 반도체소자의 평탄화방법 - Google Patents

반도체소자의 평탄화방법 Download PDF

Info

Publication number
KR100469140B1
KR100469140B1 KR1019970051154A KR19970051154A KR100469140B1 KR 100469140 B1 KR100469140 B1 KR 100469140B1 KR 1019970051154 A KR1019970051154 A KR 1019970051154A KR 19970051154 A KR19970051154 A KR 19970051154A KR 100469140 B1 KR100469140 B1 KR 100469140B1
Authority
KR
South Korea
Prior art keywords
planarization
semiconductor device
film
polishing
insulating film
Prior art date
Application number
KR1019970051154A
Other languages
English (en)
Other versions
KR19990030756A (ko
Inventor
허재영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970051154A priority Critical patent/KR100469140B1/ko
Publication of KR19990030756A publication Critical patent/KR19990030756A/ko
Application granted granted Critical
Publication of KR100469140B1 publication Critical patent/KR100469140B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Abstract

본 발명은 반도체소자의 평탄화방법에 관한 것으로, 셀부와 주변회로부에 발생하는 단차를 화학적 기계적 연마(chemical mechanical polishing ; CMP)방법으로 제거하는 경우, 단차가 낮은 주변회로부 상부에 연마방지막을 형성하여 연마속도를 감소시키고, 단차가 높은 셀부에는 붕소(boron) 또는 인(phosphorus) 원자를 선택적으로 도핑하여 평탄화층인 비.피.에스.지.(borophospho silicate glass, 이하 BPSG 라 함) 내의 붕소와 인의 중량비를 변화시켜 연마속도를 증가시킴으로써 상기 셀부와 주변회로부를 평탄화시켜 후속 공정을 용이하게 하는 기술이다.

Description

반도체소자의 평탄화방법
본 발명은 반도체소자의 평탄화방법에 관한 것으로서, 특히 단차가 높은 셀부는 평탄화 절연막인 BPSG 내의 붕소와 인의 중량비를 변화시켜 연마속도를 증가시키고, 단차가 낮은 주변회로부에 연마방지막을 형성시켜 연마속도를 감소시킨 다음 식각공정을 실시하여 셀부와 주변회로부의 단차를 제거하고, 후속공정을 용이하게 하는 기술에 관한 것이다.
집적도가 낮은 반도체소자는 단차가 작아 각 도전층들의 패터닝이나 평탄화에 별다른 문제점이 없었으나, 소자가 고집적화되어 각층들간의 단차 및 적층되는 막의 수가 증가되면 소자의 제조 공정에서 노칭(notching)이나 단선 등의 불량들이 발생하게 되며, 이를 방지하기 위하여 적층막들의 상부를 평탄화하는 평탄화 공정이 공정수율 및 소자의 신뢰성에 중요한 영향을 미치게 된다.
현재 1M DRAM 이상의 소자에서는 다량의 불순물을 함유하여 유동성이 우수하고 화학기상증착(chemical vapor deposition : 이하 CVD 라 함)방법으로 형성되어 단차피복성이 우수한 BPSG, 테오스(tetra ethyl ortho silicate :이하 TEOS 라 함) 산화막 및 SOG 등을 평탄화 절연막으로 널리 사용하고 있다.
그러나, 상기의 평탄화 절연막들은 우수한 유동성에도 불구하고 평탄화의 정도에 한계가 있어 셀영역과 주변 회로지역의 단차가 0.8 ∼ 1.0 ㎛로 단차가 계속 유지되어 256M DRAM 이상의 고집적 소자 제조 공정에 있어서 문제를 일으킨다.
도 1 을 참조하면 소자들이 밀집되어 있는 셀부(102)와 주변회로부(103) 사이에 단차(111)가 생성되는 것을 알 수 있다.
상기와 같은 단차(111)는 소자의 집적도가 높아짐에 따라 단차도 급격히 증가되는데, 상기와 같은 단차(111)를 완화시키기 위하여 평탄화 절연막(109)으로 BPSG 를 증착한 다음, 플로우시키고 화학적 기계적 연마방법을 실시한다.
그러나, 단차(113)는 여전히 존재하여 후속공정에서 진행되는 리소그래피 공정시 초점심도가 각 부분마다 다르게 되어 오촛점(defocus)이 발생되고, 결과적으로 반도체기판 상부에 균일한 패턴을 형성하기 어렵다. 또한, 상기 화학적 기계적 연마방법으로 인해 단차가 높은 셀부(102)가 연마되는 동안 패드의 탄성 변형에 의해 주변회로부(103) 역시 연마되므로 여전히 단차(113)는 존재하게 된다.
그래서, 상기 BPSG 보다 1/3 내지 1/5 정도 연마속도가 느린 연마방지막(도시안됨)을 이용한 평탄화공정을 실시하면, 단차를 완화시키는 효과가 있지만 단차 완화 효과에 비해 반도체기판 내의 연마균일도를 악화시키는 경향을 나타내어 소자 특성에 악영향을 미친다. 또한, 일반적인 화학적 기계적 연마방법은 연마량이 증가하면 연마평탄도, 즉 단차 감소 효과는 증가하고 반도체기판 내의 연마균일도가 상대적으로 감소하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 단차가 높은 셀부는 평탄화 절연막인 BPSG 내의 붕소와 인의 중량비를 변화시켜 연마속도를 증가시키고, 단차가 낮은 주변회로부에 연마방지막을 형성시켜 연마속도를 감소시킨 다음 식각공정을 실시함으로써 셀부와 주변회로부의 단차를 제거하고, 후속공정을 용이하게 하는 반도체소자의 평탄화방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 평탄화방법은, 단차를 갖는 반도체기판 상부에 평탄화 절연막을 형성하는 공정과,
상기 평탄화 절연막 상부에 연마방지막을 형성하는 공정과,
상기 연마방지막 상부에 단차가 높은 셀부를 노출시키는 감광막 패턴을 형성하는 공정과,
상기 감광막 패턴을 식각마스크로 하여 셀부 상부에 위치하는 연마방지막을 식각하는 공정과,
상기 감광막 패턴을 마스크로 하여 상기 평탄화 절연막에 불순물을 도핑하는 공정과,
상기 감광막 패턴을 제거하고 열처리하는 공정과,
화학적 기계적 연마방법을 평탄화시키는 공정을 포함하는 것을 특징으로 한다.
한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, 단차가 낮은 주변회로부쪽의 평탄화 절연막인 BPSG 상부에 상기 BPSG 보다 연마속도가 1/3 정도 느린 연마방지층 PE-TEOS 를 선택적으로 형성하여 상기 주변회로부의 BPSG 연마속도를 감소시키고, 단차가 높은 셀부의 BPSG에는 붕소 또는 인원자를 선택적으로 도핑시켜 상기 BPSG 내의 붕소와 인의 중량비를 1 : 1 에서 1 : 2 또는 2 : 1 이상으로 구성하여 연마속도를 2배 이상 빠르게 함으로써 작은 연마량으로 단차를 제거하고, 이에 따른 연마대상막인 BPSG 막의 두께를 감소시켜 웨이퍼 내의 연마균일도 특성을 향상시키는 것이다.
이하, 첨부된 도면을 참고로 하여 상세히 설명하기로 한다.
도 2a 내지 도 2c 는 본 발명에 따른 반도체소자의 평탄화방법을 나타낸 단면도이다.
먼저, 반도체기판(11) 상부에 소자분리를 위한 소자분리 산화막(15) 및 게이트 산화막(16)을 형성하고, 비트라인(14), 게이트 전극(18) 및 소오스/드레인전극(도시안됨)으로 구성되는 모스 전계효과 트렌지스터를 형성한 후, 상기 구조의 전표면에 층간절연막(도시안됨)을 형성한다.
다음, 상기 소오스/드레인전극(도시안됨) 중 전하저장전극 콘택으로 예정되어 있는 부분 상측의 층간절연막을 제거하여 전하저장전극 콘택홀(도시안됨)을 형성한다.
그 다음, 상기 구조의 전표면에 인이나 보론 등과 같은 불순물이 도핑된 다결정실리콘층을 적층하여 전하저장전극 콘택홀을 통하여 소오스/드레인전극과 접촉되도록한 후, 그 상부에 진성 다결정실리콘층과 도핑된 다결정실리콘층을 반복 적층한다.
그 후, 상기 도핑된 다결정실리콘층 및 진성 다결정실리콘층을 패터닝하여 전하저장전극으로 예정된 부분만 남도록 한다.
다음, 상기 전하저장전극 상부에 유전체막(도시안됨)을 증착하고, 그 상부에 플레이트전극을 형성하기 위한 도전체를 증착한다.
그 다음, 상기 플레이트전극 상부에 감광막(도시안됨)을 도포한다.
그리고, 상기 감광막은 플레이트전극 마스크(도시안됨)을 사용하여 사진식각공정을 실시하여 캐패시터(17)를 완성한다.
이어서, 상기 반도체기판(11) 상부에 형성된 소자들에 의해 생성된 단차를 완화하기 위하여 상기 구조의 전표면에 평탄화 절연막(19)을 증착한다. 이때, 상기 평탄화 절연막(19)은 BPSG 를 5000 ∼ 30000 Å 두께로 증착한 다음, 500 ∼ 1200 ℃ 에서 플로우시키는데, 캐패시터가 형성되는 셀부(12)는 단차가 높고, 캐패시터가 없는 주변회로부(13)는 단차가 낮다. (도 2a)
다음, 상기 셀부(12)와 주변회로부(13)의 단차(21)를 제거하기 위하여 단차가 낮은 주변회로부(13) 상부에 연마방지막(25)을 형성한다.
우선, 상기 평탄화 절연막(19) 상부에 연마방지막(25)으로 피.이.-테오스(plasma enhanced tetraethyl ortho silicate glass, 이하 PE-TEOS 라 함)를 100 ∼ 3000 Å 두께로 증착한다.
그 다음, 상기 연마방지막(25) 상부에 감광막(27)을 형성한다. 이때, 상기 감광막(27)은 음성 또는 양성감광막으로 0.6 ∼ 10 ㎛ 두께로 형성한다.
이어서, 단차가 낮은 주변회로부(13) 상부에만 감광막(19)남도록 패터닝하는 사진식각공정을 실시한다. 이때, 상기 사진식각공정 중 노광공정은 i-라인, g-라인, 디.유.브이.(deep ultraviolet, 이하 DUV 라 함) 또는 X선 노출 시스템을 사용하여 실시한다.
다음, 상기 사진식각공정으로 패턴닝된 감광막(27)을 식각마스크로 사용하여 단차가 높은 셀부(12) 상부의 연마방지막(25)을 식각하여 제거한다. 이때, 상기 식각공정은 습식식각방법, 플라즈마 에칭 또는 반응성 이온 에치법을 사용하여 실시한다. (도 2b)
그 다음, 상기 감광막(27)을 마스크로 사용하여 셀부에만 붕소(B) 또는 인(P) 원자(29)를 5 ∼ 50 KeV의 에너지로 임플란트하고, 감광막(27)을 제거한다.
그런 후에, 300 ∼ 1300 ℃ 온도에서 열처리를 실시한다. 이는 상기 평탄화 절연막(19)인 BPSG 내의 붕소와 인의 중량비가 1 : 1 인 것을 1 : 2 또는 2 : 1 이상으로 하기 위한 것이다.
이어서, 화학적 기계적 연마공정으로 상기 셀부(12)와 주변회로부(13) 간의 단차를 제거하면, 평탄화된 상기 평탄화 절연막(19)의 연마양상(31)을 나타낸다. 여기서, 상기 화학적 기계적 연막공정은 연마평탄도가 우수한 동시에 종래의 평탄화방법보다 연마대상막의 두께가 1/6 으로 감소하여, 웨이퍼내의 연마균일도가 크게 향상된다.
상기 화학적 기계적 연마공정에서 사용되는 슬러리는 산화막용 슬러리로서, pH 9 ∼ 13 의 알카리성이며, 50 ∼ 500 ㎚ 크기의 실리카 입자와 탈이온수가 혼합된 현탁액으로 되어 있다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 평탄화방법은, 셀부와 주변회로부에 발생하는 단차를 화학적 기계적 연마방법으로 제거하는 경우에, 단차가 낮은 주변회로부 상부에 연마방지층을 형성하여 연마속도를 감소시키고, 단차가 높은 셀부에는 붕소(boron) 또는 인(phosphor-us) 원자를 선택적으로 도핑하여 평탄화층인 비.피.에스.지.(borophospho silicate glass, 이하 BPSG 라 함) 내의 붕소와 인의 중량비를 변화시켜 연마속도를 증가시킴으로써 상기 셀부와 주변회로부를 평탄화시켜 후속 공정을 용이하게 하는 이점이 있다.
도 1 은 종래기술에 따른 반도체소자의 평탄화방법을 도시한 단면도.
도 2a 내지 도 2c 는 본 발명에 따른 반도체소자의 평탄화방법을 도시한 단면도.
<도면의 주요부분에 대한 부호 설명>
11, 101 : 반도체기판 12, 102 : 셀부
13, 103 : 주변회로부 14, 104 : 비트라인
15, 105 : 소자분리 산화막 17, 107 : 캐패시터
18, 108 : 게이트 전극 19, 109 : 평탄화 절연막
111 : 평탄화 절연막 증착후 형성된 셀부와 주변회로부 간의 단차
113 : 화학적 기계적 평탄화 공정후 남아있는 단차
25 : 연마방지막 27 : 감광막
29 : 붕소 또는 인원자
31 : 화학적 기계적 연마공정후 형성된 평탄화 절연막의 연마양상

Claims (12)

  1. 단차를 갖는 반도체기판 상부에 평탄화 절연막을 형성하는 공정과,
    상기 평탄화 절연막 상부에 연마방지막을 형성하는 공정과,
    상기 연마방지막 상부에 단차가 높은 셀부를 노출시키는 감광막 패턴을 형성하는 공정과,
    상기 감광막 패턴을 식각마스크로 하여 셀부 상부에 위치하는 연마방지막을 식각하는 공정과,
    상기 감광막 패턴을 마스크로 하여 상기 평탄화 절연막에 불순물을 도핑하는 공정과,
    상기 감광막 패턴을 제거하고 열처리하는 공정과,
    화학적 기계적 연마방법을 평탄화시키는 공정을 포함하는 반도체소자의 평탄화방법.
  2. 제 1 항에 있어서,
    상기 평탄화 절연막은 BPSG 를 5000 ∼ 30000 Å 두께로 증착하는 것을 특징으로 하는 반도체소자의 평탄화방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 평탄화 절연막은 500 ∼ 1200 ℃ 에서 플로우하는 것을 특징으로 하는 반도체소자의 평탄화방법.
  4. 제 1 항에 있어서,
    상기 연마방지막은 PE-TEOS 를 100 ∼ 3000 Å 두께로 증착하는 것을 특징으로 하는 반도체소자의 평탄화방법.
  5. 제 1 항에 있어서,
    상기 감광막 패턴은 0.6 ∼ 10 ㎛ 두께의 양성 또는 음성 감광막으로 형성하는 것을 특징으로 하는 반도체소자의 평탄화방법.
  6. 제 1 항에 있어서,
    상기 감광막 패턴을 형성하는 사진식각공정시 노광공정는, i-라인, g-라인, DUV 또는 X선 노출 시스템을 사용하여 실시하는 것을 특징으로 하는 반도체소자의 평탄화방법.
  7. 제 1 항 또는 제 6 항에 있어서,
    상기 감광막 패턴을 형성하는 사진식각공정시 식각공정은, 습식식각, 플라즈마 에칭 또는 반응성 이온 에치법을 사용하는 것을 특징으로 하는 반도체소자의 평탄화방법.
  8. 제 1 항에 있어서,
    상기 평탄화 절연막 내의 붕소와 인의 중량비는 1 : 1 에서 1 : 2 또는 2 : 1 로 하는 것을 특징으로 하는 반도체소자의 평탄화방법.
  9. 제 1 항에 있어서,
    상기 도핑공정은 5 ∼ 50 KeV 에너지로 실시하는 것을 특징으로 하는 반도체소자의 평탄화방법.
  10. 제 1 항에 있어서,
    상기 열처리공정은 300 ∼ 1300 ℃ 온도에서 실시하는 것을 특징으로 하는 반도체소자의 평탄화방법.
  11. 제 1 항에 있어서,
    상기 화학적 기계적 연마공정은 pH 9 ∼ 13 의 알카리성 슬러리로 실시하는 것을 특징으로 하는 반도체소자의 평탄화방법.
  12. 제 11 항에 있어서,
    상기 슬러리는 산화막용으로 50 ∼ 500 ㎚의 실리카 입자와 탈이온수가 혼합된 현탁액인 것을 특징으로 하는 반도체소자의 평탄화방법.
KR1019970051154A 1997-10-06 1997-10-06 반도체소자의 평탄화방법 KR100469140B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970051154A KR100469140B1 (ko) 1997-10-06 1997-10-06 반도체소자의 평탄화방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970051154A KR100469140B1 (ko) 1997-10-06 1997-10-06 반도체소자의 평탄화방법

Publications (2)

Publication Number Publication Date
KR19990030756A KR19990030756A (ko) 1999-05-06
KR100469140B1 true KR100469140B1 (ko) 2005-04-06

Family

ID=37302127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970051154A KR100469140B1 (ko) 1997-10-06 1997-10-06 반도체소자의 평탄화방법

Country Status (1)

Country Link
KR (1) KR100469140B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100439838B1 (ko) * 1997-11-25 2004-09-18 삼성전자주식회사 반도체 소자의 절연막 평탄화 방법
KR100550639B1 (ko) * 1999-12-22 2006-02-09 주식회사 하이닉스반도체 반도체 소자의 폴리머절연막 평탄화 방법
KR20020006308A (ko) * 2000-07-12 2002-01-19 박종섭 반도체 웨이퍼의 평탄화 방법
KR101398084B1 (ko) * 2010-02-04 2014-05-23 소이텍 집적 반도체 구조 형성 방법들 및 구조들

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295908A (ja) * 1992-12-22 1994-10-21 Toshiba Corp 半導体装置の製造方法
KR970003629A (ko) * 1995-06-28 1997-01-28 김주용 반도체소자의 평탄화 방법
KR0156143B1 (ko) * 1995-10-05 1998-12-01 문정환 반도체장치의 평탄화방법
KR19990006019A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 평탄화 방법
KR19990004929A (ko) * 1997-06-30 1999-01-25 김영환 반도체 집적회로의 평탄화 방법
KR100214268B1 (ko) * 1996-05-01 1999-08-02 김영환 반도체 소자의 층간절연막 형성방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295908A (ja) * 1992-12-22 1994-10-21 Toshiba Corp 半導体装置の製造方法
KR970003629A (ko) * 1995-06-28 1997-01-28 김주용 반도체소자의 평탄화 방법
KR0156143B1 (ko) * 1995-10-05 1998-12-01 문정환 반도체장치의 평탄화방법
KR100214268B1 (ko) * 1996-05-01 1999-08-02 김영환 반도체 소자의 층간절연막 형성방법
KR19990006019A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 평탄화 방법
KR19990004929A (ko) * 1997-06-30 1999-01-25 김영환 반도체 집적회로의 평탄화 방법

Also Published As

Publication number Publication date
KR19990030756A (ko) 1999-05-06

Similar Documents

Publication Publication Date Title
KR100281892B1 (ko) 광역평탄화된반도체장치의제조방법
KR100469140B1 (ko) 반도체소자의 평탄화방법
KR20020058288A (ko) 반도체소자의 제조방법
KR100296688B1 (ko) 반도체소자의평탄화방법
KR100479816B1 (ko) 반도체소자의제조방법
KR100214268B1 (ko) 반도체 소자의 층간절연막 형성방법
KR100483057B1 (ko) 반도체소자의평탄화방법
KR20030058573A (ko) 반도체소자의 제조방법
KR100304946B1 (ko) 반도체장치의제조방법
KR100265051B1 (ko) 반도체 소자의 제조방법
JPH08288295A (ja) 半導体装置の製造方法
KR100248357B1 (ko) 반도체소자의 평탄화방법
KR0161467B1 (ko) 반도체장치의 평탄화 방법
KR19990004567A (ko) 반도체 소자의 평탄화 방법
KR20010080842A (ko) 라인 패턴 형성 방법
KR20020002785A (ko) 반도체소자의 평탄화 방법
KR20060113282A (ko) 반도체소자의 제조방법
KR100357179B1 (ko) 반도체 소자의 제조방법
KR19990004929A (ko) 반도체 집적회로의 평탄화 방법
KR20000042482A (ko) 반도체소자의 평탄화 방법
KR100685618B1 (ko) 반도체 소자의 제조 방법
KR19990004604A (ko) 반도체 소자의 평탄화 방법
KR100190191B1 (ko) 반도체 소자의 저장전극 형성방법
KR19990055810A (ko) 반도체소자의 평탄화방법
KR100359159B1 (ko) 반도체소자의 비트라인 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee