KR100265051B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100265051B1
KR100265051B1 KR1019970081286A KR19970081286A KR100265051B1 KR 100265051 B1 KR100265051 B1 KR 100265051B1 KR 1019970081286 A KR1019970081286 A KR 1019970081286A KR 19970081286 A KR19970081286 A KR 19970081286A KR 100265051 B1 KR100265051 B1 KR 100265051B1
Authority
KR
South Korea
Prior art keywords
insulating film
film
forming
lower metal
manufacturing
Prior art date
Application number
KR1019970081286A
Other languages
English (en)
Other versions
KR19990061032A (ko
Inventor
이성준
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970081286A priority Critical patent/KR100265051B1/ko
Publication of KR19990061032A publication Critical patent/KR19990061032A/ko
Application granted granted Critical
Publication of KR100265051B1 publication Critical patent/KR100265051B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 저유전상수 물질을 사용하여 다마신 공정을 진행하여 패턴을 형성하는 반도체 소자의 제조방법에 관한 것으로, 금속배선 사이에 RC 지연을 방지하기 위하여 형성되는 저유전상수 물질을 E-beam 노광원으로 처리하여 저유전상수 물질의 표면을 안정화시켜 열산화 특성을 갖게 한 다음, 패터닝 공정을 거쳐 금속화시킴으로서 소자의 제조공정 단계를 줄일 수 있으며, 소자의 속도 및 안정성을 향상시킬 수 있는 기술에 관한 것이다.

Description

반도체 소자의 제조방법
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 저유전상수 물질을 사용한 다마신(damascene)공정을 이용하여 패턴을 형성함으로서 소자의 제조공정 단계를 줄일 수 있으며, 소자의 속도 및 안정성을 향상시킬 수 있는 기술에 관한 것이다.
일반적으로, 반도체소자는 하부의 도전 배선으로는 가공성이 우수한 다결정실리콘층을 사용하고, 소자의 동작 속도 지연이나 전압 강하를 방지하기 위하여 전원선등으로는 금속배선을 사용하게 된다.
또한, 집적도가 낮은 반도체소자는 단차가 작아 각 도전층들의 패턴닝이나 평탄화에 별다른 문제점이 없었으나, 소자가 고집적화되어 각층들간의 단차 및 적층되는 막의 수가 증가되면 소자의 제조 공정에서 하반부에 진행하게 되는 금속배선 공정에서는 나칭이나 단선등의 불량들이 발생하게 되며, 이를 방지하기 위하여 적층막들의 상부를 평탄화하는 평탄화 공정이 공정수율 및 소자의 신뢰성에 중요한 영향을 미치게 된다.
현재, 1M DRAM 이상의 소자에서는 다량의 불순물을 함유하여 유동성이 우수하고 화학기상증착(chemical vapor deposition; 이하 CVD라 칭함) 방법으로 형성되어 단차피복성이 우수한 비.피.에스.지(Boro Phospho Silicate Glass; 이하 BPSG라 칭함)나 테오스(Tetra etchyl orthor silicate; 이하 TEOS라 칭함) 산화막등을 평탄화막으로 널리 사용하고 있다.
그러나, 상기의 평탄화막들은 우수한 유동성에도 뷸구하고 평탄화의 정도에 한계가 있으며, 불순물이 다량으로 포함되어 있어 또다른 문제점을 갖고 있다.
또한, 256M DRAM 이상의 초고집적 소자에서는 평탄화막의 표면을 연마제를 사용하여 기계적으로 갈아내는 씨.엠.피(chemical mechanical polishing; 이하 CMP라 칭함) 방법이 연구되고 있다.
한편, 일반적인 고집적소자에서는 RC 지연 현상이 트랜지스터 부분에서 문제가되고 있어 이를 해결하기 위하여 연구하고 있으나, 1G 정도의 초고집적 소자에서는 금속배선이나 금속배선간 절연막 및 평탄화를 위한 CMP 공정으로 구성되는 백-엔드(back-end) 집적기술에서 금속배선에 의한 RC 지연이 커다란 문제가 되고 있어 이를 해결하기 위하여 금속배선간 절연막으로서 저유전 상수 물질을 샌드위치(sandwich) 구조로 적층하여 사용하기도한다.
즉, 먼저 플라즈마유도 화학기상증착((plasma-enhanced Chemical Vapor Deposition; 이하 PECVD라 칭함) 산화막을 증착한 다음, 저유전 상수물질을 도포하거나 증착하고, 다시 두껍게 PECVD 산화막을 증착한 후, CMP 공정으로 상부 PECVD 산화막을 연마하여 평탄화작업을 실시한다.
이 때, 상기 공정에 적용되는 공정 단계가 약 4 ∼ 5회 정도이며, 샌드위치 구조를 사용하기 때문에 저유전효과는 상대적으로 떨어져 소자의 속도 및 안정성이 저하되고, 소자의 패킹밀도(packing density)를 저하시켜 소자의 고집적화를 어렵게하는 등의 문제점이 있다.
이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 금속배선 사이에 형성되는 저유전상수 물질의 표면을 E-beam 노광원로 안정화시켜 열산화막과 유사한 특성을 갖게 한 다음, 패터닝 공정을 거쳐 금속화시킴으로서 유전상수 물질을 사용하는 다마신공정을 이용하여 패턴을 형성할 수 있어 소자의 제조공정 단계를 줄일 수 있으며, 소자의 속도 및 안정성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e 는 본 발명에 따른 반도체 소자의 제조공정도
<도면의 주요 부분에 대한 부호의 설명>
10 : 절연막 12 : 금속배선
14 : 층간절연막 16 : 제 1절연막
18 : 콘택홀 20 : 제 2절연막
22 : 제 2절연막 스페이서
상기 목적을 달성하기 위해 본 발명에 따르면,
소정의 하부구조물을 구비하는 반도체 기판 상부에 하부금속배선을 형성하는 공정과,
상기 하부 금속배선상에 저유전상수 물질의 층간절연막을 순차적으로 형성하는 공정과,
상기 층간절연막을 E빔 노광원으로 쿠어링하여 상기 층간절연막 표면을 안정화시켜 열산화 특성을 갖는 제 1절연막을 형성하는 공정과,
상기 하부금속배선 상부 표면이 노출되는 콘택홀을 형성하는 공정과,
상기 구조의 전표면에 제 2절연막을 형성하는 공정과,
상기 제 2절연막을 에치-백 공정으로 상기 콘택홀 내벽에 제 2절연막 스페이서를 형성하는 공정과,
상기 콘택홀을 하부 금속배선과 연결되는 상부 금속배선을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 제조방법에 대하여 상세히 설명을 하기로 한다.
도 1a 내지 도 1e 는 본 발명에 따른 반도체 소자의 제조공정도이다.
먼저, 반도체 기판(도시되지않음) 상부에 소정의 하부 구조물들, 예컨대 소자분리 산화막과, 모스 전계효과 트랜지스터, 비트선, 캐패시터등을 형성한 다음, 산화막 재질의 절연막(10)을 형성한다.
다음, 상기 절연막(10) 상부에 Al막 또는 Cu막으로 이루어진 하부 금속배선(12)을 형성한 후, 상기 구조의 전표면에 저유전상수 물질의 층간절연막(14)을 형성한다. 이 때, 상기 층간절연막(14)은 유전상수 K값이 3 이하인 SOG막, SOG막의 한 종류인 HOSP막 및 상기 SOG막의 일종인 유동성산화막(flowable oxide)으로 이루어진 군에서 임의의 하나의 막으로 형성하며, 상기 HOSP막은 1번의 코팅으로 7000 ∼ 11000Å 두께로 형성하고, 상기 유동성산화막은 2번의 코팅으로 8000 ∼ 12000Å 두께로 형성하되 먼저 1회 코팅 후 O2플라즈마 처리함으로서 코팅 불량을 방지할 수 있으며, 상기 층간절연막(14)으로 HSQ(Hydrogen Silsesquioxane)막을 사용하는 경우 2번 코팅 또는 3번 코팅을 실시하여야 한다.
또한, 상기 Fox막은 베이킹(baking) 상태에서 저유전상수 특성을 나타내는 Si-H 피크(peak)에 열처리 공정을 실시하는 경우 저유전상수 특성이 감소하므로 쿠어링(curing)을 실시하지 않고서도 내부의 Si-H 성분을 그대로 유지할 수 있다.(도 1a 참조).
그 다음, 상기 층간절연막(14)에 E-beam을 노광원으로 쿠어링하여 상기 층간절연막(14) 표면을 안정화시켜 열산화 특성을 갖는 열산화막을 제 1절연막(16)으로 형성한다. 이 때, 상기 노광원으로 E-beam을 사용하고 에너지가 2 ∼ 2.5KeV 이며, 도즈량이 3000 ∼ 5000μC/cm2인 조건에서 쿠어링함으로서 에너지의 세기를 약하게 하고 도즈량을 높혀 표면만을 안정화시킴으로서 Low-K 특성을 유지 시킬 수 있다.(도 1b 참조)
다음, 상기 제 1절연막(16)을 콘택 마스크를 사용하여 패턴닝하여 하부 금속배선을 노출시키는 콘택홀(18)을 형성한 후, (도 1c 참조), 상기 구조의 전표면에 PE-산화막으로 300 ∼ 700Å 두께를 형성하여 제 2절연막(20)을 형성한다. 이 때, 상기 제 2절연막(20)을 형성하는 이유는 측벽(side wall)이 취약하는 것을 방지하기 위함이다.(도 1d 참조)
다음, 상기 제 2절연막(20)을 에치-백(etch-back) 공정으로 상기 콘택홀(18) 내벽에 제 2절연막 스페이서(22)를 형성한 후, 후속 공정의 반사방지막(도시 안됨)으로 Ti/TiN막과 상부 금속배선(도시되지않음)을 형성한다. 이 때, 상기와 같이 다마신(damascene)공정을 이용하여 패턴을 형성함으로서 상기 콘택홀(18) 내벽에는 여전히 저유전상수 특성을 유지할 수 있으며, 상기 층간절연막(14)의 상부 표면은 열산화막과 유사한 특성을 유지할 수 있게 된다.(도 1e 참조)
상기한 바와같이 본 발명에 따르면, RC 지연을 방지하기 위하여 저유전상수 물질을 사용하는 다마신공정을 이용하여 패턴을 형성함으로서 저유전효과를 극대화시킬 수 있으며, CMP공정을 사용하지 않고서도 소자의 평탄도를 확보할 수 있으며, 샌드위치 구조를 사용하지 않으므로서 소자의 제조 공정단계을 줄일 수 있으므로 소자의 속도, 안정성을 향상시키고, 패킹밀도(packing density)을 향상시켜 소자의 고집적화에 유리한 이점이 있다.

Claims (6)

  1. 소정의 하부구조물을 구비하는 반도체 기판 상부에 하부금속배선을 형성하는 공정과,
    상기 하부 금속배선상에 저유전상수 물질의 층간절연막을 순차적으로 형성하는 공정과,
    상기 층간절연막을 E빔 노광원으로 쿠어링하여 상기 층간절연막 표면을 안정화시켜 열산화 특성을 갖는 제 1절연막을 형성하는 공정과,
    상기 하부금속배선 상부 표면이 노출되는 콘택홀을 형성하는 공정과,
    상기 구조의 전표면에 제 2절연막을 형성하는 공정과,
    상기 제 2절연막을 에치-백 공정으로 상기 콘택홀 내벽에 제 2절연막 스페이서를 형성하는 공정과,
    상기 콘택홀을 하부 금속배선과 연결되는 상부 금속배선을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서, 상기 층간절연막은 SOG막, SOG막의 특성과 유사한 HOSP막, Fox막, HSQ막으로 이루어진 군에서 임의의 하나의 막으로 형성된 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항 또는 제 2항에 있어서, 상기 HOSP막은 1번의 코팅으로 7000 ∼ 11000Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항 또는 제 2항에 있어서, 상기 Fox막은 2번의 코팅으로 8000 ∼ 12000Å 두께로 형성하되 먼저 1회 코팅 후 O2플라즈마 처리하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 1 항에 있어서, 상기 노광원을 이용하여 쿠어링시 노광원으로 E-beam을 사용하고 에너지가 2 ∼ 2.5KeV 이며, 도즈량이 3000 ∼ 5000μC/cm2인 조건에서 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 1 항에 있어서, 상기 제 1절연막은 열산화막으로 형성되며, 제 2절연막은 PE-산화막으로 300 ∼ 700Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019970081286A 1997-12-31 1997-12-31 반도체 소자의 제조방법 KR100265051B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081286A KR100265051B1 (ko) 1997-12-31 1997-12-31 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081286A KR100265051B1 (ko) 1997-12-31 1997-12-31 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR19990061032A KR19990061032A (ko) 1999-07-26
KR100265051B1 true KR100265051B1 (ko) 2000-09-01

Family

ID=19530544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081286A KR100265051B1 (ko) 1997-12-31 1997-12-31 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100265051B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221780B1 (en) * 1999-09-29 2001-04-24 International Business Machines Corporation Dual damascene flowable oxide insulation structure and metallic barrier
KR100731009B1 (ko) * 2001-06-27 2007-06-22 매그나칩 반도체 유한회사 반도체 소자의 듀얼 다마신 식각 방법
KR100884987B1 (ko) * 2007-08-27 2009-02-23 주식회사 동부하이텍 반도체 소자의 구리배선 형성방법

Also Published As

Publication number Publication date
KR19990061032A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100624566B1 (ko) 커패시터 상부에 유동성 절연막을 갖는 반도체소자 및 그제조 방법
US6316351B1 (en) Inter-metal dielectric film composition for dual damascene process
US6297162B1 (en) Method to reduce silicon oxynitride etch rate in a silicon oxide dry etch
US6495448B1 (en) Dual damascene process
US6432843B1 (en) Methods of manufacturing integrated circuit devices in which a spin on glass insulation layer is dissolved so as to recess the spin on glass insulation layer from the upper surface of a pattern
US6436850B1 (en) Method of degassing low k dielectric for metal deposition
TWI787876B (zh) 形成半導體裝置的方法和半導體裝置
KR100265051B1 (ko) 반도체 소자의 제조방법
JP2001118928A (ja) 集積回路の製造方法
KR100664339B1 (ko) 반도체 소자의 금속배선 형성방법
KR100479816B1 (ko) 반도체소자의제조방법
KR100228348B1 (ko) 반도체 장치 및 그 제조방법
KR100389041B1 (ko) 에이치에스큐막을 층간절연막으로 사용하는 배선 형성 방법
US20090072402A1 (en) Semiconductor device and method of fabricating the same
KR100367499B1 (ko) 반도체소자의제조방법
KR100224788B1 (ko) 반도체 소자의 제조방법
US5973385A (en) Method for suppressing pattern distortion associated with BPSG reflow and integrated circuit chip formed thereby
US7473984B2 (en) Method for fabricating a metal-insulator-metal capacitor
Bakli et al. Materials and processing for 0.25 μm multilevel interconnect
KR100234372B1 (ko) 반도체장치의 절연막 평탄화 방법
KR20050000871A (ko) 고밀도 플라즈마 갭필 향상 방법
KR100670686B1 (ko) 반도체 소자의 콘택플러그 제조 방법
KR100459063B1 (ko) 반도체 소자의 금속 배선의 층간 절연막 제조 방법
KR20030052811A (ko) 반도체소자의 제조방법
TW413899B (en) Manufacturing process of unlanded via

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee