KR100228348B1 - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100228348B1
KR100228348B1 KR1019960025384A KR19960025384A KR100228348B1 KR 100228348 B1 KR100228348 B1 KR 100228348B1 KR 1019960025384 A KR1019960025384 A KR 1019960025384A KR 19960025384 A KR19960025384 A KR 19960025384A KR 100228348 B1 KR100228348 B1 KR 100228348B1
Authority
KR
South Korea
Prior art keywords
film
interlayer insulating
insulating film
semiconductor device
oxide film
Prior art date
Application number
KR1019960025384A
Other languages
English (en)
Other versions
KR980005687A (ko
Inventor
이창권
김상진
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960025384A priority Critical patent/KR100228348B1/ko
Publication of KR980005687A publication Critical patent/KR980005687A/ko
Application granted granted Critical
Publication of KR100228348B1 publication Critical patent/KR100228348B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 소자의 절연막 형성방법
2. 발명이 해결하려고 하는 기술적 과제
반도체 소자의 절연막·제조공정, 특히 고온에서의 층간절연 및 평탄화막인 BPSG막의 플로우 시, 하부층의 실리사이드의 저항을 증가시키며 플로우 특성을 향상을 위한 불순물의 농도증가는 상기 층간절연 및 평탄화막의 내부에 결정결함이 발생하는 문제점이 있다.
3. 발명의 해결방법의 요지
저온에서 플로우가 가능한 박막을 BPSG막 대신에 형성하는 방법을 제공하고자 함.
4. 발명의 중요한 용도
반도체 소자의 절연 및 평탄화막 형성으로 소자의 신뢰성을 증대시킬 수 있는 방법에 이용됨.

Description

반도체 장치 및 그 제조방법
제1(a)도 및 제1(b)도는 종래기술에 따른 반도체 장치의 층간절연막 형성 공정도.
제2(a)도 내지 제2(c)도는 본 발명의 일실시예에 따른 반도체 장치의 층간절연막 형성 공정도.
제3(a)도 및 제3(b)도는 본 발명의 다른 일실시예에 따른 반도체 장치의 층간절연막 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 실리콘 기관 22 : 필드산화막
23 : 게이트 전극 24 : 소오스/드레인
25 : 스패이서 산화막 26 : 플라즈마 산화막
27 : FSG막 28 : PSG막
본 발명은 반도체 기술에 관한 것으로, 특히 금속배선의 하부층 및 금속배선간의 절연과 평탄화를 겸한 층간절연막 구조 및 그를 형성하는 방법에 관한 것이다.
일반적으로, 반도체 장치의 고집적화 추세에 따라 각 소자의 스케일(scale)이 서브-마이크론(sub-micron)으로 다운(down)되고 있으며, 이에 따라 기판 상의 전도막 패턴 및 금속배선의 초미세패턴 구현은 고난이도 공정으로 부각되고 있다. 또한, 고집적으로 형성된 미세패턴 간의 간극을 채우는 층간절연막 형성 기술은 단차피복성 불량 및 고온에서의 막 특성 열화로 인하여 반도체 장치의 수율 및 신뢰성을 저하시키는 요인이 되고 있다.
첨부된 제1(a)도 및 제1(b)도는 종래기술에 따른 반도체 장치의 층간절연막 형성 공정을 도시한 것이다.
먼저 제1(a)도에 도시된 바와 같이 실리콘 기관(11)의 소정 부위에 열산화 공정을 통한 필드산화막(12)을 형성하고, 게이트 산화막(13), 폴리사이드 구조의 게이트 전극(14)을 차례로 형성한다. 계속하여, 전체구조 상부에 산화막을 증착하고, 이를 전면성 식각하여 게이트 전극(14) 측벽에 스페이서 산화막(16)을 형성한다. 도면부호 15는 소오스/드레인 영역을 나타낸 것이다.
다음으로, 제1(b)도에 도시된 바와 같이 전체구조 상부에 PECVD(Plasma Enhanced Chemical Vaper Deposition, 이하 PECVD라 칭함) 방식을 사용하여 저온 및 저압으로 플라즈마 산화막(17)을 증착한다. 이때, Si(OCH5)4(TetraEthylOrthoSilicate, 이하 TEOS라 칭함) 계 열산화막으로 대신해서 사용할 수 있다. 더욱이, 플라즈마 산화막(17)은 후속되는 고온의 BPSG(BoroPhospho-Silicate Glass, 이하 BPSG라 칭함)막(18)의 플로우시 붕소(B)와 인(P)의 불순물 침투 방지막 역할을 한다. 계속하여, 금속배선 하부 평탄화 절연막으로서 BPSG막(18)을 플라즈마 산화막(17) 상부에 증착하고, 800℃ 내지 1000℃에서 플로우 시킨다.
그러나, 고온에서 플로우시킨 BPSG막(18)은 플라즈마 산화막(17)의 열악한 막 특성에 의해 BPSG막(18) 내의 불순물이 실리콘 기관(11) 상의 소오스/드레인 영역(15)에 침투하여 활성영역의 확산을 일으킴으로써 얕은 접합 형성을 방해하는 요인이 됨과 아울러, 하부층의 전도형 미세패턴의 실리사이드막에 대한 접촉저항을 증가시키는 문제점이 있었다.
또, 이러한 고온의 플로우 공정을 피하기 위하여 즉, 저온에서의 플로우 특성 향상을 위하여 붕소, 인 등의 불순물 농도를 증가시키게 되면 BPSG막(18) 내의 불순물 결합에 의한 결정결함(crystal defect)을 유발하여 반도체 장치의 전반적인 신뢰도를 저하시키는 문제점이 있었다.
본 발명은 비교적 저온에서 평탄화 특성이 우수한 산화막을 층간절연막으로 사용하는 반도체 장치 및 그 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 소정의 하부층이 형성된 반도체 기판상에 형성되되, 불소를 포함하는 불순물이 도핑된 산화막을 포함하는 단층 또는 다층으로 구성된 층간절연막을 구비하는 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명의 반도체 장치 제조방법은, 소정의 하부층이 형성된 반도체 기판 상에 제1 층간절연막을 형성하는 단계 ; 상기 제1 층간절연막 상부에 불소를 포함하는 불순물이 도핑된 제2 층간절연막을 형성하는 단계 ; 및 상기 제2 층간절연막을 플로우 시키는 단계를 포함하여 이루어진다.
또한, 상기 목적을 달성하기 위한 본 발명의 반도체 장치 제조방법은, 소정의 하부층이 형성된 반도체 기판 상에 제1 층간절연막을 형성하는 단계 ; 상기 제1 층간절연막 상부에 불소를 포함하는 불순물이 도핑된 제2 간절연막을 형성하는 단계 ; 상기 제2 층간절연막을 플로우 시키는 단계 ; 및 상기 제2 층간절연막 상부에 제3 층간절연막을 형성하는 단계를 포함하여 이루어진다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 제2(a)도 내지 제2(c)도는 본 발명의 일실시예에 따른 반도체 장치의 층간절연막 형성 공정도로서, 이하 이를 참조하여 그 공정을 살펴보기로 한다.
먼저, 제2(a)도에 도시한 바와 같이 실리콘 기판(21)상의 소정 부위에 필드산화막(22)과 폴리사이드 구조의 게이트 전극(23)을 형성한 다음, 전체구조 상부에 산화막을 증착하고 이를 전면성 식각하여 스페이스 산화막(25)을 형성한다. 도면부호 24는 소오스/드레인 영역을 나타낸 것이다.
이어서, 제2(b)도에 도시된 바와 같이 전체구조 상부에 PECVD방식을 사용하여 불순물 침투 방지막인 플라즈마 산화막(27)을 500Å 내지 1000Å 두께로 증착한다. 이때, 상기 플라즈마 산화막(27)은 TEOS계 산화막, 산화질화막 또는 질화막 등으로 대신하여 사용할 수 있다.
계속해서, 제2(c)도에 도시한 바와 같이 기판 전면에 FSG(Fluoro silicate glass)막을 2500Å 내지 5000Å 두께로 증착한다. 이때, 상기 FSG막(28)은 유전율이 3,5 이하(BPSG막의 경우 3.9 이상)이며, 불소(F)의 농도가 3wt% 내지 9wt%(최적 조건은 4wt%)이고, 고온에서의 열처리가 필요하지 않아 간단한 공정으로 플로우가 가능하다. 또한, 하부층의 폴리사이드 저항증가를 방지하고, 소오스/드레인(24)에의 불순물 침투를 방지하는 동시에, 유전율이 낮기 때문에 노이즈(noise) 특성 측면에서 유리하다. 이어서, FSG막(28) 상부에 PSG(Phospho-Silicate Glass, 이하 PSG라 칭함)막을 형성하고, 화학적 기계적 연마(chemical mechanical polishing) 방식을 사용하여 평탄화를 실시한다. 이때, 상기 PSG(29)막은 후속 공정에서 발생하는 모빌이온(mobile ion)을 중성화하거나 포획하는 역할을 한다.
상기한 FSG막(28)은 BSG(Boro-Silicate Glass)막 형성 공정시 불소를 도핑시킨 FBSG(Fluoro Boro-Silicate Glass)막으로 대신하여 사용할 수 있으며, 상기한 PSG막(29)은 실리콘-리치(Si-rich) 산화막/PSG막의 이중구조로 대신하여 사용할 수 있으며, TEOS계 산화막, 플라즈마 산화막 등으로 대신하여 사용할 수도 있다.
첨부된 도면 제3(a)도 및 제3(b)도를 참조하여 본 발명의 다른 일실시예를 상술한다.
먼저, 제3(a)도에 도시한 바와 같이 실리콘 기판(31) 상에 소자분리막(32), 게이트 산화막(33), 폴리사이드 구조의 게이트 전극(34), 스패이서 산화막(36) 및 소오스/드레인(35)을 형성한다. 이어서, 전체구조 상부에 낮은 압력 및 500℃ 이상의 온도로 TEOS계 열산화막(37)을 증착한다. 이때 TEOS계 열산화막(37)은 기판으로의 불순물 침투를 방지하는 역할도 수행하며, 플라즈마 방식의 산화막 등으로 대신할 수 있다.
이어서, 제3(b)도에 도시한 바와 같이 TEOS계 열산화막(37) 상부에 BPSG막의 PECVD 증착방식과 비슷하게 TEOS, (CH3O)3P(TiMethylPhosphate, 이하 TMP라 칭함), (CH3O)3(TriMethylBorate, 이하 TMB라 칭함) 가스 이외에 C2F6가스를 더 포함한 반응 가스를 사용하여 FBPSG(FluoroBoroPhospho-silicate Glass, 이하 FBPSG라 칭함)(38)막을 형성하고 화학적 기계적 연마 방식을 사용하여 평탄화를 이룬다. 이때, 반응 가스의 혼합비는 종래의 BPSG막 형성시 TMB는 13 내지 17%, TMP은 6 내지 9%인 것에 비하여, TMB은 30% 이상, TMP은 10% 이상으로 높이고, C2F6가스의 반응비율(Si-F%)은 3% 이하로 하여, 600℃ 이하의 온도에서 열공정을 진행시킴으로써 하부층인 실리사이드막의 저항을 높이지 않고 플로우가 가능하도록 한다.
FBPSG막(38)은 막 내의 붕소와 인의 상호작용을 제지하는 방해제(inhibitor)로 작용하는 불소(F)가 포함되어 있기 때문에 불순물 농도를 충분히 높일 수 있으므로(즉, 붕소의 농도를 15wt% 이상으로 할 수 있으므로) 상대적으로 낮은 온도에서 양호한 플로우가 가능해진다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어진 본 발명을 실시하면, 고집적 반도체 장치 개발을 위한 우수한 갭필링(gap filling) 특성을 가진 평탄화 절연막을 형성 가능하므로 소자의 집적도 향상 및 신뢰도 향상의 효과가 있으며, 아울러 공정 특성상 고온의 반응로를 사용하지 않기 때문에 공정의 단순화에 따른 제조 비용의 절감으로 제품 경쟁력 향상을 기대할 수 있다.

Claims (17)

  1. 반도체 장치에 있어서, 소정의 하부층이 형성된 반도체 기판 상에 형성되되, 불소를 포함하는 불순물이 도핑된 산화막을 포함하는 단층 또는 다층으로 구성된 층간절연막을 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서 상기 층간절연막이, Si(OCH5)4계 산화막, 플라즈마 산화막, 산화질화막, 질화막 중 어느 하나의 절연막과, 그 상부에 제공되는 상기 불소를 포함하는 불순물이 도핑된 산화막을 포함하여 이루어진 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서, 상기 층간절연막이 상기 불소를 포함하는 불순물이 도핑된 산화막 상부에 인(P)을 포함하는 불순물이 도핑된 산화막을 더 포함하여 이루어진 것을 특징으로 하는 반도체 장치.
  4. 제1항 또는 제2항에 있어서, 상기 불소를 포함하는 불순물이, 붕소(B), 인(P) 중 적어도 어느 하나를 더 포함하는 것을 특징으로 하는 반도체 장치.
  5. 제3항에 있어서, 상기 층간절연막이, 상기 인(P)을 포함하는 불순물이 도핑된 산화막과, 그 하부에 제공되는 실리콘-리치 산화막을 더 포함하여 이루어진 것을 특징으로 하는 반도체 장치.
  6. 소정의 하부층이 형성된 반도체 기판 상에 제1 층간절연막을 형성하는 단계 ; 상기 제1 층간절연막 상부에 불소를 포함하는 불순물이 도핑된 제2 층간절연막을 형성하는 단계 ; 및 상기 제2층간절연막을 플로우 시키는 단계를 포함하여 이루어진 반도체 장치 제조방법.
  7. 제6항에 있어서, 상기 제1 층간절연막이, Si(OCH5)4계 산화막, 플라즈마 산화막, 산화질화막, 질화막 중 어느 하나인 것을 특징으로 하는 반도체 장치 제조방법.
  8. 제6항 또는 제7항에 있어서, 상기 제2 층간절연막이 Si(OCH5)4, (CH3O3)3B, (CH3O)3P 및 C2F6가스를 포함하는 반응 가스를 사용하여 형성되는 것을 특징으로 하는 반도체 장치 제조방법.
  9. 제8항에 있어서, 상기 반응 가스가, 적어도 30%의 (CH3O)3B와, 적어도 10%의 (CH3O)3P를 포함하여 이루어진 것을 특징으로 하는 반도체 장치 제조방법.
  10. 제8항에 있어서, 상기 제2 층간절연막을 형성하는 단계가, 600℃를 넘지 않는 온도에서 수행되는 것을 특징으로 하는 반도체 장치 제조방법.
  11. 제8항에 있어서, 상기 반응 가스의 Si-F 반응 비율이, 3%를 넘지 않는 것을 특징으로 하는 반도체 장치 제조방법.
  12. 소정의 하부층이 형성된 반도체 기판 상에 제1 층간절연막을 형성하는 단계 ; 상기 제1 층간절연막 상부에 불소를 포함하는 불순물이 도핑된 제2 층간절연막을 형성하는 단계 ; 상기 제2 층간절연막을 플로우 시키는 단계 ; 및 상기 제2 층간절연막 상부에 제3 층간절연막을 형성하는 단계를 포함하여 이루어진 반도체 장치 제조방법.
  13. 제12항에 있어서, 상기 불소를 포함하는 불순물이, 붕소를 더 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  14. 제12항 또는 제13항에 있어서, 상기 제1 층간절연막 및 제3 층간절연막이 Si(OCH5)4계 산화막, 플라즈마 산화막, 산화질화막, 질화막, 인을 포함하는 산화막, 실리콘-리치 산화막 중 적어도 어느 하나로 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  15. 제12항 또는 제13항에 있어서, 상기 제2 층간절연막이, 2500Å 내지 5000Å 두께인 것을 특징으로 하는 반도체 장치 제조방법.
  16. 제12항 또는 제13항에 있어서, 상기 제2 층간절연막이, 유전율이 3.5를 넘지 않는 것을 특징으로 하는 반도체 장치 제조방법.
  17. 제12항 또는 제13항에 있어서, 상기 불소를 포함하는 불순물이, 상기 불소의 농도가 3wt% 내지 9wt%인 것을 특징으로 하는 반도체 장치 제조방법.
KR1019960025384A 1996-06-28 1996-06-28 반도체 장치 및 그 제조방법 KR100228348B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960025384A KR100228348B1 (ko) 1996-06-28 1996-06-28 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960025384A KR100228348B1 (ko) 1996-06-28 1996-06-28 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR980005687A KR980005687A (ko) 1998-03-30
KR100228348B1 true KR100228348B1 (ko) 1999-11-01

Family

ID=19464477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960025384A KR100228348B1 (ko) 1996-06-28 1996-06-28 반도체 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100228348B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445077B1 (ko) * 2001-06-28 2004-08-21 동부전자 주식회사 반도체소자의 제조방법
KR100583286B1 (ko) * 1998-12-02 2006-05-25 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100692557B1 (ko) 2005-09-27 2007-03-13 삼성전자주식회사 에너지 절감형 스위칭 전원장치 및 그의 에너지 절감방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583286B1 (ko) * 1998-12-02 2006-05-25 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
KR100445077B1 (ko) * 2001-06-28 2004-08-21 동부전자 주식회사 반도체소자의 제조방법

Also Published As

Publication number Publication date
KR980005687A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US6383951B1 (en) Low dielectric constant material for integrated circuit fabrication
JPH07312368A (ja) 絶縁膜の平坦化構造を形成するための方法
US6277764B1 (en) Interlayered dielectric layer of semiconductor device and method of manufacturing the same
KR100228348B1 (ko) 반도체 장치 및 그 제조방법
KR100476710B1 (ko) 반도체 소자의 금속배선 형성방법
KR20010021305A (ko) 평탄한 레벨간 절연층을 구비한 집적 회로 제조 방법
KR100301530B1 (ko) 반도체소자의 층간 절연막 형성방법
KR100596277B1 (ko) 반도체 소자 및 그의 절연막 형성 방법
KR100265051B1 (ko) 반도체 소자의 제조방법
KR100479816B1 (ko) 반도체소자의제조방법
KR100399903B1 (ko) 반도체 소자 제조시의 층간 평탄화방법
KR100224788B1 (ko) 반도체 소자의 제조방법
KR100367499B1 (ko) 반도체소자의제조방법
KR100353827B1 (ko) 반도체소자의 층간절연막 형성 방법
KR100256232B1 (ko) 반도체소자의층간절연막형성방법
KR0125782B1 (ko) 금속배선형성을 위한 평탄화방법
KR20050000871A (ko) 고밀도 플라즈마 갭필 향상 방법
KR100623595B1 (ko) 반도체 소자의 층간절연막 평탄화 방법
KR100261681B1 (ko) 반도체소자의 평탄화 방법
KR100486235B1 (ko) 도핑되지않은실리콘유리(usg)막의형성방법
KR20020041582A (ko) 반도체 장치의 층간절연막 형성 방법 및 이를 이용한반도체 장치의 제조 방법
KR19990004559A (ko) 반도체 소자의 소자분리막 제조방법
KR20020012106A (ko) 에이치에스큐막을 층간절연막으로 사용하는 배선 형성 방법
KR19980037185A (ko) 반도체 소자의 층간 절연막 형성방법
KR19980050428A (ko) 반도체 장치의 평탄화 절연막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 17

EXPY Expiration of term