KR100486235B1 - 도핑되지않은실리콘유리(usg)막의형성방법 - Google Patents

도핑되지않은실리콘유리(usg)막의형성방법 Download PDF

Info

Publication number
KR100486235B1
KR100486235B1 KR1019980009966A KR19980009966A KR100486235B1 KR 100486235 B1 KR100486235 B1 KR 100486235B1 KR 1019980009966 A KR1019980009966 A KR 1019980009966A KR 19980009966 A KR19980009966 A KR 19980009966A KR 100486235 B1 KR100486235 B1 KR 100486235B1
Authority
KR
South Korea
Prior art keywords
film
teos
gas
forming
ozone
Prior art date
Application number
KR1019980009966A
Other languages
English (en)
Other versions
KR19990075643A (ko
Inventor
김용갑
김원주
변정우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980009966A priority Critical patent/KR100486235B1/ko
Publication of KR19990075643A publication Critical patent/KR19990075643A/ko
Application granted granted Critical
Publication of KR100486235B1 publication Critical patent/KR100486235B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Abstract

실리콘 유리(USG)막의 형성방법을 개시한다. 이 방법은, 도전성 전극패턴이 형성된 반도체 기판을 준비하는 단계와, 상기 반도체 기판상에 친수성 하지막을 형성하는 단계와, 상기 친수성 하지막 상에 오존 및 TEOS를 반응챔버 내로 유입시키고 고온에서 반응시킴으로써 TEOS막을 형성하는 단계를 구비한다.

Description

도핑되지 않은 실리콘 유리(ＵＳＧ)막의 형성방법{Method for forming undoped silicate glass layer}
본 발명은 반도체 소자의 층간절연막 형성방법에 관한 것으로서, 상세하게는 오존(O3) 및 TEOS(Tetra Ethyl Ortho Silicate)를 이용하여 형성되는 도핑되지 않은 실리콘 유리(Undoped Silicon Glass; 이하 USG라 함))막의 형성방법에 관한 것이다.
반도체 장치가 급격히 고집적화됨에 따라, 제한된 면적에 다층 구조를 형성하는 고집적화 기술이 개발되고 있다. 이와 같이 다층 구조가 반도체 장치에 도입됨에 따라 그 단차가 증가되고 있다. 이러한 단차의 증가를 극복하기 위해서는, 우수한 평탄도를 구현할 수 있는 층간절연막 형성방법의 개발이 요구되고 있다.
우수한 평탄도를 구현할 수 있는 층간 절연막으로, USG막이 제안되고 있다. 이러한 USG막 중 특히, TEOS를 이용하여 형성되는 산화막(이하 TEOS막이라 한다)이 주목받고 있다.
TEOS막은 주로 오존 및 TEOS가 반응하여 형성된다. 이러한 TEOS막은, SiH4를 플라즈마 상태로 여기시켜 반응시킴으로써 형성되는 산화막에 비해 우수한 평탄도를 얻을 수 있다.
그러나 TEOS막은 하지막의 막질에 따라 그 증착 속도(deposition rate)가 감소되고, 거칠기(roughness)가 증가하는 등의 하지막 의존성(under layer dependence)을 갖는다. 즉, 하지막이 친수성인 고온산화막(High Temperature Oxide; 이하 HTO라 함)이나 열산화막이고, 이 친수성 하지막 상에 TEOS막을 형성하게 되면, 그 상반된 특성으로 인하여 TEOS 막의 표면이 매우 거칠고, 증착두께도 목표두께(target thickness)가 되지 않기 때문에 실제 소자에 적용하는 것이 곤란하다. 이를 개선하기 위해서, 종래에는 친수성인 HTO나 열산화막의 표면을 플라즈마 처리하여 소수성으로 변화시킨 후 TEOS막을 형성한다. 그러나 이 방법은 플라즈마 처리 공정이 추가되기 때문에 공정이 복잡하고 반도체 소자의 생산원가가 높아지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 플라즈마 처리공정의 추가없이 하지막 의존성을 줄일 수 있는 USG막의 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 도핑되지 않은 실리콘 유리(USG)막의 형성방법은, 도전성 전극패턴이 형성된 반도체 기판을 준비하는 단계와, 상기 반도체 기판상에 친수성 하지막을 형성하는 단계와, 상기 친수성 하지막 상에 오존 및 TEOS를 반응챔버 내로 유입시키고 고온에서 반응시킴으로써 TEOS막을 형성하는 단계를 구비한다.
상기 친수성 하지막은 열산화막, 고온산화막, PE-SiH4막, PE-TEOS막 및 BPSG(Boron Phosphorus Silicate Glass)막으로 이루어지는 군에서 선택되는 어느 하나의 막인 것이 바람직하다.
상기 오존 및 TEOS의 반응온도는 470-550℃이며, 상기 오존 가스와 상기 TEOS 가스의 유량은 모두 35-40slm인 것이 바람직하다.
상기 오존 가스와 가 상기 TEOS 가스가 반응챔버 내로 원활하게 유입되도록 하기 위하여 상기 오존 가스와 상기 TEOS 가스는 각각 운반가스와 한께 상기 반응챔버 내로 유입되는 것이 바람직하다.
상기 운반가스는 질소 가스인 것이 바람직하다.
이와 같은 본 발명에 따른 USG막의 형성방법은, 별도의 플라즈마 처리공정을 거치지 않더라도 우수한 표면 거칠기 및 양호한 단차도포특성을 갖는 TEOS막을 형성하는 것이 가능하다. 따라서, 층간절연막을 형성하거나, 종횡비가 큰 콘택홀을 채우거나 또는 깊은 트렌치를 채우는 공정에 적용될 수 있는 본 발명에 따른 USG막의 형성방법은 공정을 단순화시켜 반도체 소자의 제조시간 및 원가를 낮출 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다. 그러나 본 발명이 하기 실시예에 국한되는 것으로 해석되어져서는 안된다. 또한, 도면에서 층이나 영역들의 두께는 설명을 명확하게 하기 위하여 과장된 것이다. 도면에서 동일한 참조부호는 동일한 구성요소를 나타낸다. 또한 어떤 층이 다른 층 또는 기판의 "상부"에 있다고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 접촉하면서 존재할 수도 있고, 그 사이에 다른 제3의 층이 개재될 수도 있다.
도 1은 전극패턴이 형성된 반도체 기판을 나타내는 단면도이다.
도 1을 참조하면, 먼저 반도체 기판(10) 상에 통상의 방법으로 게이트전극 또는 금속배선과 같은 도전성 전극패턴(14)을 형성한다.
여기서, 하부전극(14)이 금속배선인 경우에는, 예를 들면 텅스텐층, 알루미늄층, 구리층 등과 같은 적당한 금속층을 상기 반도체 기판(10) 상에 형성한 후, 이어서, 상기 금속층을 통상의 방법으로 패터닝하여 상기 반도체 기판(10)의 소정영역 상에 전극패턴(14)을 형성한다. 한편, 하부전극(14)이 게이트전극인 경우에는, 폴리실리콘층과 같은 적당한 도전층을 상기 반도체 기판(10) 상에 형성한 후, 이어서, 상기 폴리실리콘층을 통상의 방법으로 패터닝하여 상기 반도체 기판(10)의 소정영역 상에 전극패턴(14)을 형성한다. 이때, 상기 반도체 기판 상에는 반도체 소자를 제조하기 위하여 소자분리 영역(미도시)에 의해 분리되는 활성영역들(미도시)이 정의되어 있을 수 있다. 여기서, 소자분리 영역은 통상의 선택적 산화에 의한 소자분리 방법 또는 트렌치를 이용한 소자분리 방법중 어느 것을 사용하여 형성되더라도 무방하다. 상기 반도체 기판(10)과 도전성 전극패턴(14) 사이에는 절연을 위하여 산화막과 같은 통상의 절연층(12)이 개재될 수 있다.
도 2는 도 1의 결과물 상에 하지막과 TEOS막이 차례로 형성된 것을 나타내는 단면도이다.
도 2를 참조하면, 도전성 전극패턴(14)이 형성된 상기 결과물 상에 하지막(22)으로 절연특성을 갖는 친수성의 물질막, 예를 들면 열산화막(thermal oxide), HTO막, PE-SiH4(Plasma Enhanced SiH4)막, PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막 및 BPSG(Boron Phosphorus Silicate Glass)막을 형성한다.
이어서, 하지막(22)이 형성된 상기 반도체 기판(10)을 반응챔버(미도시) 내에 로딩시킨다. 그리고 상기 반도체 기판(10)의 전면에 오존 및 TEOS를 소스 가스로 이용하여 TEOS막(24)을 형성한다.
TEOS막(24)의 하지막 의존성은 반응챔버 내의 오존의 농도에 비례한다. 그런데, 반응온도가 고온일 때에는 오존의 분해가 빠르고 따라서 오존의 농도가 낮아지기 때문에 오존의 반응성이 떨어진다. 그 결과, TEOS막(24) 내의 "-OH" 결합이 많아지게 되며, 이는 친수성의 하지막(22) 상에 TEOS막(24)이 보다 쉽게 형성되도록 함으로써 하지막 의존성이 줄어든다. 따라서, 상기 TEOS막의 형성은 고온에서 이루어지는 것이 바람직하다. 본 발명에 있어서, 오존 및 TEOS는 470℃ 이상의 온도에서 반응이 일어나도록 하였으며, 바람직한 반응온도는 470-550℃이다. 소스가스 즉, 오존과 TEOS은 모두 35-40slm(square liter per minute)의 유량으로 반응챔버 내에 유입되도록 하였는데, 바람직한 유량은 37slm이다. 상기 소스가스의 흐름을 원활히하기 위하여 질소를 캐리어가스로 이용하였다.
본 출원인이 주사전자현미경(SEM) 사진(미도시)으로 확인한 결과, 저온(대략 450℃ 이하)에서 TEOS막을 형성하는 종래의 방법에 따라 형성된 TEOS막에 비하여 본 발명에 따라 형성된 TEOS막은 그 표면 거칠기가 매우 우수하고 양호한 단차도포특성을 갖는다는 것을 확인하였다. 따라서, 본 발명의 TEOS막 형성방법은, 양호한 단차도포특성을 얻기 위하여 종래의 방법에서 사용하는 별도의 플라스마 처리공정을 요하지 않는다는 것을 알 수 있다.
이와 같이 우수한 표면 거칠기 및 양호한 단차도포특성을 갖는 본 발명의 TEOS막 형성방법은 상기의 층간절연막 형성에만 적용되는 것은 아니며, 예를 들면 종횡비가 큰 콘택홀을 채우거나, 또는 깊은 트렌치(trench)를 채우는 경우에도 적용할 수 있다는 것은 당업자에게 명백하다.
이상 실시예를 들어 본 발명에 대해 설명하였으나, 본발명은 상술한 실시예에 한정되는 것은 아니며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것으로서, 본 발명의 기술사상 및 범위내에서 당 분야의 통상의 지식을 가진 자에 의하여 각종 변형 및 개량이 가능함은 명백하다.
이상에서 살펴본 바와 같이 본 발명에 따른 USG막의 형성방법은, 별도의 플라즈마 처리공정을 거치지 않더라도 우수한 표면 거칠기 및 양호한 단차도포특성을 갖는 TEOS막을 형성하는 것이 가능하다. 따라서, 층간절연막을 형성하거나, 종횡비가 큰 콘택홀을 채우거나 또는 깊은 트렌치를 채우는 공정에 적용될 수 있는 본 발명에 따른 USG막의 형성방법은 공정을 단순화시켜 반도체 소자의 제조시간 및 원가를 낮출 수 있다.
도 1과 도 2는 본 발명에 따라 도핑되지 않은 실리콘 유리(USG)막을 형성하는 방법을 단계적으로 나타내는 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
10:반도체 기판 14:도전성 전극패턴
22:친수성 하지막 24:TEOS막

Claims (7)

  1. 도전성 전극패턴이 형성된 반도체 기판을 준비하는 단계;
    상기 반도체 기판상에 친수성 하지막을 형성하는 단계;
    상기 친수성 하지막 상에 오존 및 TEOS(Tetra Ethyl Ortho Silicate)를 반응챔버 내로 유입시키고 고온에서 반응시킴으로써 TEOS막을 형성하는 단계를 구비하고,
    상기 오존 및 TEOS의 반응 온도는 470-550℃인 것을 특징으로 하는 도핑되지 않은 실리콘 유리(USG)막의 형성방법.
  2. 제1항에 있어서,
    상기 친수성 하지막은 열산화막, 고온산화막, PE-SiH4막, PE-TEOS막 및 BPSG(Boron Phosphorus Silicate Glass)막으로 이루어지는 군에서 선택되는 어느 하나의 막인 것을 특징으로 하는 도핑되지 않은 실리콘 유리(USG)막의 형성방법.
  3. 제1항에 있어서,
    상기 오존 가스의 유량은 35-40slm인 것을 특징으로 하는 도핑되지 않은 실리콘 유리(USG)막의 형성방법.
  4. 제1항에 있어서,
    상기 TEOS 가스의 유량은 35-40slm인 것을 특징으로 하는 도핑되지 않은 실리콘 유리(USG)막의 형성방법.
  5. 제1항에 있어서,
    상기 오존 가스가 상기 반응챔버 내로 원활하게 유입되도록 하기 위하여 상기 오존 가스와 운반가스를 혼합하여 상기 반응챔버 내로 유입하는 것을 특징으로 하는 도핑되지 않은 실리콘 유리(USG)막의 형성방법.
  6. 제1항에 있어서,
    상기 TEOS 가스가 상기 반응챔버 내로 원활하게 유입되도록 하기 위하여 상기 TEOS 가스와 운반가스를 혼합하여 상기 반응챔버 내로 유입하는 것을 특징으로 하는 도핑되지 않은 실리콘 유리(USG)막의 형성방법.
  7. 제5항 또는 제6항에 있어서,
    상기 운반가스는 질소 가스인 것을 특징으로 하는 도핑되지 않은 실리콘 유리(USG)막의 형성방법.
KR1019980009966A 1998-03-23 1998-03-23 도핑되지않은실리콘유리(usg)막의형성방법 KR100486235B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980009966A KR100486235B1 (ko) 1998-03-23 1998-03-23 도핑되지않은실리콘유리(usg)막의형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980009966A KR100486235B1 (ko) 1998-03-23 1998-03-23 도핑되지않은실리콘유리(usg)막의형성방법

Publications (2)

Publication Number Publication Date
KR19990075643A KR19990075643A (ko) 1999-10-15
KR100486235B1 true KR100486235B1 (ko) 2005-06-16

Family

ID=37303048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980009966A KR100486235B1 (ko) 1998-03-23 1998-03-23 도핑되지않은실리콘유리(usg)막의형성방법

Country Status (1)

Country Link
KR (1) KR100486235B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172031B1 (ko) * 1995-10-13 1999-03-30 김광호 반도체장치의 층간 절연막 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172031B1 (ko) * 1995-10-13 1999-03-30 김광호 반도체장치의 층간 절연막 형성방법

Also Published As

Publication number Publication date
KR19990075643A (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
KR970011134B1 (ko) 반도체 소자 제조 공정
KR100630978B1 (ko) 반도체 디바이스 및 그 제조 방법
US20030143862A1 (en) Planarization using plasma oxidized amorphous silicon
JP2994616B2 (ja) 下地表面改質方法及び半導体装置の製造方法
KR20010077813A (ko) 반도체 장치의 제조 방법
US5750403A (en) Method of forming multi-layer wiring utilizing hydrogen silsesquioxane resin
US5567661A (en) Formation of planarized insulating film by plasma-enhanced CVD of organic silicon compound
KR20010089242A (ko) 반도체 장치 및 그 제조 방법
KR100234379B1 (ko) 비트라인의 산화를 방지하기 위한 반도체 메모리장치의 제조방법
KR100486235B1 (ko) 도핑되지않은실리콘유리(usg)막의형성방법
KR100322886B1 (ko) 반도체장치의 금속 콘택 형성 방법
KR100228348B1 (ko) 반도체 장치 및 그 제조방법
KR20050067555A (ko) 반도체 소자의 제조방법
KR100811258B1 (ko) 텅스텐실리사이드 게이트구조를 갖는 반도체소자의제조방법
JP3200858B2 (ja) 半導体装置の製造方法
JPH08250449A (ja) 半導体装置の接続孔の形成方法
KR20020041582A (ko) 반도체 장치의 층간절연막 형성 방법 및 이를 이용한반도체 장치의 제조 방법
KR20050039421A (ko) 반도체 장치의 박막 형성 방법
JPH07288254A (ja) 半導体装置およびその製造方法
KR100275110B1 (ko) 텅스텐폴리사이드형성방법
JP2782912B2 (ja) 半導体装置の製造方法
KR100326252B1 (ko) 듀얼 대머신 공정을 사용한 기상의 유전체를 갖는메탈라인 형성방법
KR20020011472A (ko) 쉘로우트렌치분리 형성방법
KR970013032A (ko) 고집적 반도체장치의 콘택트 형성방법
KR960039187A (ko) 평탄화된 절연막 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee